Full PDF

PLAGIAT MERUPAKAN TINDAKAN TIDAK TERPUJI
TUGAS AKHIR
MODULATOR 8 – PSK (Phase Shift Keying)

Diajukan untuk memenuhi salah satu syarat
Memperoleh gelar sarjana Teknik pada
Program Studi Teknik Elektro
Jurusan Teknik Elektro
Fakultas Sains dan Teknologi Universitas Sanata Dharma
Disusun oleh :
Alexander Boy Yogaswara
NIM : 145114034
JURUSAN TEKNIK ELEKTRO

FAKULATS SAINS DAN TEKNOLOGI
UNIVERSITAS SANATA DHARMA
YOGYAKARTA
2018,
i
FINAL PROJECT
MODULATOR 8 – PSK (Phase Shift Keying)

In a partial fulfilment of the requirements
For the degree of Sarjana Teknik
Department of Electrical Engineering
Faculty of Science and Technology, Sanata Dharma University
Arranged by :
Alexander Boy Yogaswara
NIM : 145114034
DEPARTMENT OF ELECTRICAL ENGINEERING

FACULTY OF SCIENCE AND TECHNOLOGY
SANATA DHARMA UNIVERSITY
YOGYAKARTA
2018
ii
HALAMAN PERSEMBAHAN DAN MOTTO HIDUP
MOTTO :
There is no easy walk to freedom anywhere, and many of us will

have to pass through the valley of the shadow of death. Again
and again before we reach the mountain top of our desires.
SkripSi ini kuberSembahkan untuk……

Semua mahluk yang ada didunia ini
vi
INTISARI
Permintaan akan kecepatan data yang tinggi tidak di imbangi ketersediaan badwidth
yang cukup, menuntut dikembangkannya suatu alat modulasi yang hemat bandwidth dan
mampu mentransmisikan data dengan kecepatan yang tinggi. Sejak lama, modulasi Phase
Shift Keying (PSK) menjadi andalan para konsumen data, terutama karena penggunaan
bandwidth yang efisien dan transfer kecepatan data yang tinggi. Pada modulasi M – ary PSK,
semakin besar nilai M akan meningkatkan maksimalitas penggunaan bandwidth. Penerapan
pada modulator 8-PSK belum banyak dilakukan di fakultas ini.Tujuan penelitian ini yaitu
membuat modulator 8-PSK sehingga mempermudah dosen dalam menjelaskan tentang
modulasi 8-PSK dan mempermudah mahasiswa dalam memahaminya.
Modulator 8-PSK memiliki dua blok utama yaitu blok masukan data dan blok pemrosesan
data. Blok masukan data berupa data digital terdiri dari saklar dan register SIPO. Sedangkan
blok pemrosesan data terdiri dari 2 to 4 converter, osilator, integrator, balance modulator,
summing amplifier, dan BPF.
Pergeseran fasa dari modulator 8-PSKsebanding dengan urutan data digital yang keluar
dari demodulator 8-PSK. Modulator 8-PSK memiliki kecepatan data sebesar 20kbps dengan
frekuensi carrier sebesar 100kHz. Untuk mengetahui keluaran data modulator 8-PSK
menggunakan osiloskop menggantikan demodulator 8-PSK.
Kata kunci : modulasi, modulasi QPSK, modulator QPSK.
viii
ABSTRAC
The demand for high data speeds are not in balance the availability of sufficient
badwidth, demanding developing a bandwidth efficient modulation that tools and is capable of
transmitting data with high speed. Since long, the modulation Phase Shift Keying (PSK)
became a mainstay of the consumer data, mainly because of the efficient use of bandwidth and
high data transfer speeds. On modulation of M – ary PSK, the greater the value of M will
increase maksimalitas bandwidth usage. The application on 8-PSK modulator hasn't been
much done in this faculty. The purpose of the research is to make 8-PSK modulator so
simplify lecturer in describes 8-PSK modulation and facilitate students in understanding them.
8-PSK modulator has two major blocks i.e. block of input data and data processing blocks.
Block data inputs in the form of digital data consisting of the switch and registers SIPO.
Whereas data-processing blocks consist of 2 to 4 converters, oscillators, modulators, balance
integrator, summing amplifier, and BPF.
Phase shift of 8-PSKsebanding modulator with a digital data order out of 8-PSK
demodulator. 8-PSK modulator has a data rate of 20 Kbps with carrier frequencies of 100kHz.
To know the output data 8-PSK modulator using oscilloscope replaces 8-PSK demodulator.
Keywords: modulation, QPSK modulation, QPSK modulator.
ix
KATA PENGANTAR
Puji dan syukur kepada Allah Bapa atas segala kasih dan karunia-Nya sehingga penulis
dapat menyelesaikan penulisan Tugas Akhir ini yang berjudul Modulator 8 PSK.
Skripsi ini ditulis bertujuan untuk memenuhi salah satu syarat dalam memperoleh gelar sarjana
teknik pada program studi Sains dan Teknologi Universitas Sanata Dharma. Penulisan skripsi
ini didasarkan pada hasil-hasil yang penulis peroleh berdasarkan pada perancangan alat,
pembuatan alat, dan sampai pada pengujian alat.
Penulisan skripsi ini dapat diselesaikan berkat bantuan, dorongan, dan bimbingan dari
berbagai pihak. Pada kesempatan ini penulis ingin mengucapkan terima kasih yang sebesar-
besarnya kepada :
1. Yesus Kristus sebagai penolong hidupku
2. Bapak Dr. Iswanjono sebagai dosen pembimbing 1 yang telah bersedia memberikan
ide, saran, bimbingan, dan waktu untuk penulis dalam menyelesaikan tugas akhir.
3. Bapak Martanto,S.T,M.T. yang telah bersedia memberikan ide, saran, bimbingan, dan
waktu untuk penulis dalam menyelesaikan tugas akhir.
4. Ibu, simbah, saudaraku Ray, Tio yang selalu mendukung dalam doa, memberikan
semangat dan kasih sayang selama ini
5. Teman – teman seperjuanganku Rinda, Bismar, Angga, Stanly, Antok, Adnan,
Bangun Yudo, Reino Eko, Tegar, mas Sodik, Markus, Joshe dalam membuat
Modulalator 8-PSK untuk kerja selama pembuata tugas akhir, semangat yang
memberikan dan hiburan saat jenuh dan stress di Lab.
6. Teman – teman angkatan 2014 yang memberikan ide masukan dan dorongan
semangat pada penulis untuk cepat lulus Okky, Ardi, Omry, Josh, dan teman -
teman lainnya yang tidak disebutkan satu-persatu.
7. Teman – teman OMK (Orang Muda Khatolik) di gereja Santo Yusup di pakem
yang selalu memberikan semangat dan doanya untuk cepat-cepat ujian.
8. Teman-teman “JonesSquat” yang telah memberikan caci maki, hinaan, penderitaan
tetapi membuat penulis semakin semangat dan motivasi untuk mengerjakan skripsi
ini.
x
DAFTAR ISI
HALAMAN JUDUL ...................................................................................................................i

FINAL PROJECT .................................................................................................................... ii
LEMBAR PENGESAHAN ..................................................................................................... iii
HALAMAN PENGESAHAN ..................................................................................................iv
PERNYATAAN KEASLIAN KARYA .................................................................................... v
HALAMAN PERSEMBAHAN DAN MOTTO HIDUP .......................................................vi
LEMBAR PERNYATAAN PERSETUJUAN PUBLIKASI KARYA ILMIAH UNTUK
KEPENTINGAN AKADEMIS ............................................................................................. vii
INTISARI ............................................................................................................................... viii
ABSTRAC .................................................................................................................................ix
KATA PENGANTAR ............................................................................................................... x
DAFTAR ISI ........................................................................................................................... xii
DAFTAR GAMBAR ............................................................................................................... xv
DAFTAR TABEL ................................................................................................................. xvii
BAB I .......................................................................................................................................... 1
PENDAHULUAN ...................................................................................................................... 1
1.1. Latar Belakang .............................................................................................................. 1
1.2. Pembatasan Masalah ..................................................................................................... 1
1.3. Tujuan dan Manfaat Tugas Akhir ................................................................................. 2
1.4. Metodologi Penulisan ................................................................................................... 2
BAB II ......................................................................................................................................... 4
DASAR TEORI ......................................................................................................................... 4
2.1. Modulasi ....................................................................................................................... 4
2.2. Modulasi Digital ........................................................................................................... 5
2.3. PSK ................................................................................................................................ 5
2.4 Modulasi 8-PSK ............................................................................................................ 6
2.5 Modulator 8-PSK .......................................................................................................... 9
2.6 Komponen Pendukung Rangkaian Modulator 8-PSK ................................................ 13
xii
2.6.1 Saklar Toggle ....................................................................................................... 13

2.6.2 Register SIPO ...................................................................................................... 14
2.6.3 2 to 4 level Converter ................................................................................................ 14
2.6.4. Osilator ..................................................................................................................... 16
2.6.6 Integrator ............................................................................................................ 19
2.6.7 Summing Amplifier .............................................................................................. 21
2.6.8 BPF ...................................................................................................................... 22
BAB III ..................................................................................................................................... 27
PERANCANGAN .................................................................................................................... 27
3.1 Register SIPO ..................................................................................................................... 27
3.2 2 to 4 level Converter ................................................................................................... 30
3.3 Osilator............................................................................................................................. 31
3.4 Balance Modulator ........................................................................................................... 32
3.5 Integrator .......................................................................................................................... 35
3.6 Summing Amplifier .......................................................................................................... 37
3.7 BPF ............................................................................................................................. 38
BAB IV ..................................................................................................................................... 42
HASIL DAN PEMBAHASAN................................................................................................ 42
4.1 Perangkat Hasil Penelitian ............................................................................................... 42
4.2 Pengujian Perangkat Secara Keseluruhan ........................................................................ 42
4.2.1 Pengujian Modulator 8-PSK................................................................................ 42
4.2.2.1 Register SIPO ......................................................................................................... 44
4.2.2.2 2 to 4 Converter..................................................................................................... 45
4.2.2.3 Osilator ................................................................................................................... 47
4.2.2.4 Balance Modulator ................................................................................................. 49
4.2.2.5 Integrator ................................................................................................................ 50
4.2.2.6 Summing Amplifier................................................................................................ 51
4.2.2.7 BPF ......................................................................................................................... 52
BAB V ....................................................................................................................................... 55
PENUTUP ................................................................................................................................ 54
5.1. Kesimpulan ..................................................................................................................... 55
5.2. Saran ............................................................................................................................... 56
xiii
DAFTAR PUSTAKA .............................................................................................................. 57

LAMPIRAN ............................................................................................................................ L.1
LAMPIRAN………………………………………………………………………………….L.2
LAMPIRAN………………………………………………………………………………….L.3
xiv
DAFTAR GAMBAR
Gambar 2.1 Proses Modulasi ....................................................................................................... 4

Gambar 2.2 Proses modulasi digital ............................................................................................. 5
Gambar 2.3 Sinyal Keluaran PSK ................................................................................................ 5
Gambar 2. 4 Diagram Fasor 8-PSK ............................................................................................. 8
Gambar 2. 5 Analisis Bandwidth modulasi 8-PSK ...................................................................... 8
Gambar 2. 6 Diagram Konstelasi 8-PSK ..................................................................................... 9
Gambar 2. 7 Diagram Blok proses signaling modulasi 8-PSK ................................................. 10
Gambar 2. 8 Proses Perkalian pada Product Modulator I ......................................................... 12
Gambar 2. 9 Proses Perkalian pada Product Modulator Q ........................................................ 12
Gambar 2. 10 Simbol Saklar SPDT ........................................................................................... 13
Gambar 2. 11 Rangkaian register SIPO menggunakan flip-flop data ....................................... 14
Gambar 2. 12 IC 74LS139......................................................................................................... 15
Gambar 2. 13 Rangkaian pada 2 to 4 level converter ................................................................ 16
Gambar 2. 14 Blok osilator........................................................................................................ 17
Gambar 2. 15 Pin IC 74LS393 .................................................................................................. 17
Gambar 2. 16 Pin IC MC 1496 .................................................................................................. 18
Gambar 2. 17 Rangkaian dasar integrator ................................................................................. 19
Gambar 2. 18 Rangkaian integrator AC .................................................................................... 21
Gambar 2. 19 Penguat penjumlah ............................................................................................. 21
Gambar 2. 20 Karakteristik ideal BPF....................................................................................... 23
Gambar 2. 21 Rangkaian dasar BPF .......................................................................................... 23
Gambar 2. 22 Kurva tanggapan BPF ......................................................................................... 25
Gambar 3. 1 Diagram rangkaian SIPO ...................................................................................... 29
Gambar 3. 2 Rangkaian register SIPO dengan menggunakan IC 74LS74 ................................ 29
Gambar 3. 3 Blok rangkaian dari 2 to 4 level converter............................................................ 31
Gambar 3. 4 Rangkaian Osilator ............................................................................................... 32
Gambar 3. 5 IC MC 1496 dengan rangkaian eksternal ............................................................. 33
Gambar 3. 6 Rangkaian pengali antara sinyal pemodulasi dengan sinyal carrier ..................... 34
xv
Gambar 3. 7 Sinyal keluaran hasil simulasi rangkaian pengali ................................................. 34

Gambar 3. 8 Hasil perancangan rangkaian integrator ............................................................... 36
Gambar 3. 9 Sinyal keluaran hasil simulasi rangkaian integrator ............................................. 36
Gambar 3. 10 Summing amplifier ............................................................................................. 37
Gambar 3. 11 Sinyal keluaran hasil simulasi rangkaian summing amplifier ............................ 38
Gambar 3. 12 Blok rangkaian summing amplifier .................................................................... 38
Gambar 3. 13 Rangkaian BPF ................................................................................................... 41
Gambar 3. 14 Sinyal keluaran hasil simulasi BPF. ................................................................... 41
Gambar 4. 1 Pengujian antara sinyal carrier dengan keluaran modulator 8-PSK ..................... 43
Gambar 4. 2 Sinyal carrier dalam 1 periode Fasa sinyal termodulasi sebesar 45̊ .................... 43
Gambar 4. 3 Keluaran rangkaian register SIPO ........................................................................ 44
Gambar 4. 4 Keluaran rangkaian register SIPO kanal C ........................................................... 44
Gambar 4. 5 Keluaran 2 to 4 converter pada kanal I ................................................................. 46
Gambar 4. 6 Keluaran 2 to 4 converter pada kanal Q ............................................................... 47
Gambar 4. 7 Amplitudo sinyal keluaran osilator ....................................................................... 48
Gambar 4. 8 Amplitudo sinyal keluaran AFG ........................................................................... 48
Gambar 4. 9 Spektrum frekuensi balance modulator ................................................................ 49
Gambar 4. 10 Sinyal keluaran integrator ................................................................................... 50
Gambar 4. 11 Keluaran summing amplifier .............................................................................. 51
Gambar 4. 12 Grafik tanggapan BPF ........................................................................................ 53
xvi
DAFTAR TABEL
Tabel 2. 1 Quadrature Signal Coefficiens for 8-psk Modulation .................................................. 7
Tabel 2. 2 menunjukkan tabel kondisi keluaran tegangan modulasi 8-PSK ............................. 11
Tabel 3. 1 Pergerakan Dasar Data Melalui Register Geser ....................................................... 28
Tabel 4. 1 Data Pengukuran BPF .............................................................................................. 52
Tabel 4. 2 Data pengukuran BPF............................................................................................... 53
xvii
BAB I
PENDAHULUAN
1.1. Latar Belakang

Permintaan akan kecepatan data yang tinggi tidak di imbangi ketersediaan badwidth
yang cukup, menuntut dikembangkannya suatu alat modulasi yang hemat bandwidth dan
mampu mentransmisikan data dengan kecepatan yang tinggi. Sejak lama, modulasi Phase
Shift Keying (PSK) menjadi andalan para konsumen data, terutama karena penggunaan
bandwidth yang efisien dan transfer kecepatan data yang tinggi [1].Pada modulasi M – ary
PSK, semakin besar nilai M akan meningkatkan maksimalitas penggunaan bandwidth.
Adapun penelitian yang telah dilakukan di antaranya dengan membuat alat modulator
Quadrature Phase Shift Keying (QPSK) [2]. Modulator QPSK yang ada didalam penelitian ini
dapat menggambarkan proses kerja secara sederhana, sehingga mempermudah memahami
proses kerja dari pengiriman dan penerimaan pada teknik modulasi QPSK. Modulator QPSK
tersebut dapat menampilkan sinyal hasil proses dengan masukan n=2 terdiri dari 4 fasa
(quadrature, QPSK).
Berdasarkan permasalahan di atas, penulis akan mengembangkan suatu alat modulasi

QPSK menjadi modulasi 8-PSK. Penulis ingin membuat suatu alat modulasi yang dapat
mengirimkan data dengan cepat dan dapat mengurangi penggunaan bandwidth. Informasi
yang sampai di tujuan diharapkan sesuai dengan yang dikirim.
Metode 8 – PSK merupakan bentuk modulasi fase delapan fungsi pemodulasi fase
gelombang termodulasi berada di antara nilai – nilai diskrit yang telah ditetapkan sebelumnya.
Dalam proses modulasi ini, fase dari frekuensi gelombang pembawa berubah – ubah sesuai
dengan perubahan sinyal informasi digital. Sudut fase harus mempunyai acuan kepada
pengirim dan penerima.
1.2. Pembatasan Masalah
Batasan masalah pada tugas akhir ini adalah:
1
1. Keluaran modulator 8 – PSK memiliki pergeseran fasa sebesar +22.5˚, +67.5˚,

+157.5˚, +112.5˚, -22.5˚, -67.5˚, -157.5˚, -112.5˚ yang mewakili data 3 bit. Dapat
diketahui jarak antar fase adalah 360˚/M, sehingga jarak fasa antar sandi untuk 8 –
PSK adalah sebesar 360˚/8 = 45˚
2. Modulator 8 – PSK memiliki kecepatan data sebesar 20kbps dan frekuensi carrier
100kHz.
3. Urutan masukan data berupa data digital hanya mengalami perubahan setiap 1 bit
yaitu 000, 001,010,011,101,110,111 dan kembali lagi ke 000.
1.3. Tujuan dan Manfaat Tugas Akhir
Tujuan dari penulisan tugas akhir ini adalah membuat suatu perangkat modulator 8 –
PSK. Manfaat dari tugas akhir adalah bagi peneliti, peneliti mampu menerapkan media yang
sesuai dalam materi pembelajaran PSK. Serta peneliti mempunyai pengetahuan dan wawasan
mengenai materi dan media pembelajaran yang sesuai, penerapan media ini dalam
pembelajaran dapat memfasilitasi mahasiswa dalam belajar dan mempelajari materi dengan
mudah dan bermakna.
1.4. Metodologi Penulisan
Metode dalam penulisan Tugas Akhir ini yang digunakan:
1. Studi literatur adalah cara mengumpulkan dan mempelajari bahan-bahan yang

digunakan dalam penulisan tugas akhir berupa referensi seperti buku-buku, artikel,
jurnal, dan alat atau penelitian yang sudah pernah dikerjakan sebelumnya untuk
mengetahui dan mempelajari prinsip kerja dari alat tersebut.
2. Perancangan alat
Perencanaan peralatan menggunakan teori yang ada untuk mendapatkan karakteristik
yang sesuai dengan spesifikasi yang ditentukan. Pembuatan modulator 8 – PSK
menggunakan komponen sebagai berikut: Register serial to parallel, converter 2 to 4
level, produk modulator, osilator, bandpass filter, linear summer, transistor inverter
not dan pergeseran fase 45˚.
3. Pengolahan sinyal
Tahap ini adalah mengolah sinyal yang dihasilkan oleh osilator menjadi pulsa yang
diolah dengan bandpass filter lalu dijumlahkan dengan linear summer untuk
menghasilkan sudut fase dari setiap masukan data bit setelah itu akan ditapis kembali
dengan bandpass filter yang menghasilkan sinyal digital.
4. Pengambilan data
Pembuatan peralatan untuk setiap bagian sesuai dengan fungsi masing-masing
dan kemudian diujikan.
BAB II
DASAR TEORI
2.1. Modulasi
Pengertian modulasi yaitu proses pencampuran dua sinyal menjadi satu sinyal [2].
Sinyal yang dicampur adalah gelombang pembawa (carrier) berfrekuensi tinggi dan sinyal
pemodulasi berfrekuensi rendah.Tujuan dari modulasi yaitu [4]:
a. Memudahkan pemancaran
b. Menekan derau atau interferensi
c. Memudahkan pengaturan alokasi frekuensi radio
d. Mengatasi keterbatasan hardware
sinyal pemodulasi modulasi sinyal termodulasi
sinyal carrier
Gambar 2.1 Proses Modulasi [2]
Gambar 2.1 menunjukkan proses modulasi. Sinyal pemodulasi dimodulasi dengan

sinyal carrier sehingga menghasilkan sinyal termodulasi. Sinyal termodulasi merupakan
keluaran dari proses modulasi.
Jenis modulasi dikelompokkan berdasarkan sinyal informasi akan dikirim yaitu
modulasi analog dan modulasi digital. Proses dalam modulasi analog adalah sinyal data yang
berbentuk gelombang kontinyu (terus – menerus). Sedangkan modulasi digital adalah proses
penumpangan sinyal digital ke dalam sinyal pembawa (carrier) dan proses modifikasi
gelombang pembawa sehingga keluarannya memiliki ciri-ciri bit (0 atau 1).
4
2.2. Modulasi Digital

Modulasi digital diperoleh dengan mengubah parameter sinyal carrier (amplitudo,
frekuensi, fasa) sesuai dengan sinyal pemodulasi yang berupa sinyal digital [2]. Gambar 2.2
merupakan proses modulasi digital dengan sinyal masukan berupa sinyal digital, sedangkan
sinyal carrier berupa sinyal analog.
Modulasi
digital
Pemodulasi (digital) Sinyal carrier (analog)
Gambar 2.2 Proses modulasi digital [2]
Teknik modulator digital terdiri atas 3 yaitu Amplitude Shift Keying (ASK),
Frequency Shift Keying (FSK), dan PSK. Pada ASK, salah satu bentuk modulasi yang
gelombang pembawa dimodulasi berdasarkan amplitudo sinyal informasi digitalnya. Pada
FSK, bentuk modulasi digital yang gelombang pembawanya dimodulasi berdasarkan
pergeseran frekuensi [5]. Pada PSK, bentuk modulasi yang proses pemodulasi
menggunakan cara pergeseran fase.
2.3. PSK
PSK merupakan proses representasi bit “1” dan bit “0” dengan fasa yang beda. Setiap
bit dipresentasikan dalam fase tertentu. Sinyal keluaran pada PSK ditunjukkan pada Gambar 2.3
Gambar 2.3 Sinyal Keluaran PSK [2]

Keadaan fasa yang digunakan pada PSK yaitu 2𝑛 . sesuai dengan M – ary coding untuk
modulasi 8 – PSK jumlah n yang digunakan adalah n=3 sehingga menghasilkan beda fase
sebanyak delapan atau M=8. Modulasi 8 – PSK memiliki delapan posisi beda fase yang
masing – masing sebesar 45˚ dengan 3 bit setiap simbol, yaitu 000, 001, 010, 100,
101,011,110, dan 111, untuk n = 1 terdiri atas 2 fasa (binary, BPSK), n = 2 terdiri dari 4 fasa
(quadrature, QPSK).
Pada M-ary PSK, tiap 3 bit direpresentasikan oleh fasa yang berbeda. Perbedaan fasa
pada M – ary PSK sebesar 45˚. Pada QPSK tiap 2 bit direpresentasikan oleh fasa yang berbeda.
Perbedaan fasa pada QPSK sebesar 90˚.Pada BPSK tiap bit direpresentasikan oleh fasa yang
berbeda. Perbedaan fasa pada BPSK sebesar 180˚ [3].
Sinyal keluaran dari PSK dinyatakan dengan [6]

s(t) = Acos [θ(t)] (2.1)
dan
s(t) = Acos [2𝝅fc + ɸ(t)] (2.2)
2.4 Modulasi 8-PSK

Modulasi 8-PSK memiliki keluaran 8 fasa yang berbeda. Masukan data digital pada 8 –
PSK terdiri atas 3 bit dengan 8 kondisi yaitu 000, 001, 010, 011, 100, 101, 110, dan 111.
Dengan demikian ada delapan sandi yang harus dinyatakan delapan fasa yang berbeda pula.
Secara umum dapat diketahui jarak antar fasa adalah 360˚/M, sehingga jarak antar fasa untuk
sandi 8-PSK adalah sebesar 360˚/8 = 45˚.[10] Maka keluaran 8 – PSK terdiri atas sinyal dengan
delapan fasa yang berbeda yaitu 0(-112,5), 𝝅/4(-157,5˚), 3𝝅/4(-67,5˚), 𝝅/2(-22,5˚), -
𝝅/4(112,5˚), 𝝅/2(157,5˚), 𝝅(67,5˚), -3𝝅/4(22,5˚). [8] Setiap data 3 bit yang masuk akan
mengakibatkan adanya satu perubahan fasa di sisi keluaran. Sehingga kecepatan perubahan
keluaran adalah tiga kali kecepatan bit di sisi masukan. Quadrature Signal Coefficiens for 8-psk
Modulation ditunjukkan pada Tabel 2.1.
Tabel 2. 1 Quadrature Signal Coefficiens for 8-psk Modulation [10]
Gambar 2.4 menunjukkan seluruh kemungkinan dari kombinasi yang ada untuk 8-fasa
PSK beserta diagram fasor . Jarak anguler antara kedua fasor yang berdekatan pada 8-PSK yaitu
sebesar 90˚. Karena itu suatu sinyal 8-PSK bisa mengalami pergeseran fasa dari +45˚ ke +135˚
selama transmisi. Kedelapan fasa keluaran pada 8-PSK memiliki amplitudo yang sama. Karena
itu informasi biner harus disandikan dalam bentuk perbedaan fasa sinyal keluaran. Hal ini
merupakan karakteristik yang paling penting pada 8-PSK yang membedakan dengan QAM
(Quadrature Amplitude Modulation).
Gambar 2. 4 Diagram Fasor 8-PSK [9]
Spektrum frekuensi untuk modulasi 8-PSK analog sama dengan modulasi BPSK. Hanya,
frekuensi dasarnya adalah fa = fb / 6, yaitu frekuensi terbesar yang terjadi atas kombinasi 3 digit
yang masuk ke serial to parallel converter secara berurutan terdiri atas susunan digit-digit 111
dan 000, atau sebaliknya [30]. Bandwidth modulasi 8-PSK = 2.fa = 2.(fb/6) = fb/3 [30]. Analisis
bandwidth modulasi 8-PSK ditunjukan pada Gambar 2.5.
Gambar 2. 5 Analisis Bandwidth modulasi 8-PSK [30]
Pada Teknik modulasi 8-PSK dapat menaikan data rate lebih tinggi dengan memakai
delapan fasa gelombang pembawa yang berbeda. Jika modulation rate sama dengan yang
digunakan pada BPSK, 8-PSK memiliki bit rate tiga kali lebih tinggi daripada BPSK tetapi
menempati pita frekuensi yang sama dengan BPSK. Daya transmisi yang digunakan pada
BPSK dan 8-PSK sama jarak titik sinyal dari titik tengah pada kedua sistem adalah sama.
Tetapi, jarak antar titik sinyal pada 8-PSK jauh lebih berdekatan dibandingkan dengan BPSK
sehingga noise yang jauh lebih rendah akan dapat menyebabkan error di penerima. Karena
jarak antar kedua titik saling berdekatan dengan intensitas noise tertentu sinyal 000 lebih
mudah berubah menjadi 100 (ataupun sebaliknya) [8][9]. Perbedaan bit pada 8-PSK yang
berdekatan adalah 3 bit, contohnya 000, 001,010, 011,100, 101, 110, 111. Hal ini dilakukan
untuk meminimalisasi terjadinya error dalam penyandian karena 3 bit yang berubah. Gambar
2.6 menunjukan diagram konstelasi 8-PSK. [8].
Gambar 2. 6 Diagram Konstelasi 8-PSK [9]
2.5 Modulator 8-PSK

Penyandian pada 8-PSK terdiri atas 2 proses yaitu modulasi dan demodulasi. Modulasi
8-PSK merupakan proses penyandian sinyal pemodulasi berupa data digital menjadi sinyal
analog dengan 8 perubahan fasa. Sedangkan demodulasi 8-PSK merupakan penyandian
kembali sinyal pemodulasi berupa sinyal analog menjadi data digital dengan 8 keadaan.
Diagram blok modulator 8-PSK ditunjukkan pada Gambar 2.7.
10
Gambar 2. 7 Diagram Blok proses signaling modulasi 8-PSK [9]
Pada diagram blok modulator 8-PSK, sinyal data yang dibangkitkan oleh rangkaian
pembangkit gelombang acak dibagi menjadi tiga bit serial yang diumpankan ke pembelah bit
sehingga menjadi data parallel dengan menggunakan rangkaian SIPO (Serial Input Paralel
Output) ke kanal I (Inphase), kanal Q (Quadrature) dan kanal C (Coefficiens). Setelah itu
diumpankan kembali ke rangkaian penyearah 2 ke 4 level yang merupakan rangkaian 4 level
PAM (Pulse Amplitude Modulation) dimana kanal I dan kanal Q akan menentukan fasa dari
sinyal keluaran sedangkan keluaran kanal C akan dibagi menjadi dua arah yang pertama
diumpankan ke kanal I untuk menentukan amplitude dan yang kedua kanal C akan di Not
terlebih dahulu sebelum menentukan amplitude.
Setelah didapatkan sinyal 4 level PAM dari masing-masing rangkaian penyearah 2 ke 4

level, kemudian akan di tumpakan ke gelombang pembawa yang dihasilkan oleh osilator
reference kanal I memodulasi suatu carrier yang fasanya sama dengan osilator reference
keluarannya berupa sinyal sinus. Sedangkan kanal Q memodulasi suatu carrier yang berbeda
fasa 90˚ dengan osilator reference keluarannya berupa sinyal kosinus. Sinyal pemodulasi akan
diubah dari NRZ (Nonreturn to Zero) unipolar menjadi bipolar, sehingga diperoleh logic 1
=+𝑉𝑒 dan logic 0 = −𝑉𝑒. NRZ merupakan suatu penyandian yang menggunakan dua tingkat
tegangan yang berlainan untuk 2 digit biner. Sinyal carrier dibangkitkan oleh osilator
kemudian sinyal pemodulasi dari masing-masing kanal akan dikalikan dengan sinyal carrier
dengan menggunakan product modulator.
11
Keluaran modulator dari kanal I yang diperoleh dari hasil perkalian antara sinyal
pemodulasi dan sinyal carrier adalah +sin 𝜔𝑐 t dan - sin 𝜔𝑐 t [2][9]. Sedangkan keluaran
modulator dari kanal Q adalah +cos𝜔𝑐 t dan - cos𝜔𝑐 t [2]. Keluaran modulator tersebut
dijumlahkan sehingga ada 8 fasa yang berbeda yaitu (+sin 𝜔𝑐 t + cos 𝜔𝑐 t), (+sin 𝜔𝑐 t + cos
𝜔𝑐 t), (-sin 𝜔𝑐 t + cos 𝜔𝑐 t), (+sin 𝜔𝑐 t - cos 𝜔𝑐 t), (-sin 𝜔𝑐 t -cos 𝜔𝑐 t), (-sin 𝜔𝑐 t - cos 𝜔𝑐 t), (+sin
𝜔𝑐 t+cos 𝜔𝑐 t). Proses modulasi 8-PSK dinyatakan dengan [9]:
Tabel kondisi keluaran tegangan modulasi 8-PSK di tunjukkan pada Tabel 2.2. Kanal I
dan kanal Q menentukan polaritas sinyal analog keluaran 1+Ve dan 0-Ve, kemudian C atau c
menentukan besar tegangannya (1 = 1,307V dan 0 = -541V ). 2 polaritas dan 2 besaran
tegangan yang keluar akan menentukan 4 kondisi keluaran yang berbeda [9].
Tabel 2. 2 menunjukkan tabel kondisi keluaran tegangan modulasi 8-PSK
I C Output Q C’ Output
0 0 -0,541 0 1 -1,307
0 1 -1,307 0 0 -0,541
1 0 +0,541 1 1 +1,307
1 1 +1,307 1 0 +0,541
Sinyal pemodulasi 00(I,C) maka keluaran pada kanal I dan C adalah – 0,541
sedangkan untuk sinyal pemodulasi 01 (Q,𝐶) keluaran kanal Q dan 𝑐 adalah 1,307. Proses
perkalian BM I dan BM Q ditunjukkan pada Gambar 2.8 dan Gambar 2.9. Dari data yang
diperoleh akan di jumlahkan menggunakan rangkaian Linnear Summer, maka hasil penjumlah
dari Linnear Summer yaitu:
Linnear Summer = -0.541 sin ωc t -1.307cos ωct .= 1.41 sin(wc t – 112.5 ).
Pemisahan sudut antara dua phasors yang berdekatan di 45 derajat. Jadi sinyal 8-PSK
dapat mengalami pergeseran +22,5 derajat selama transmisi dan masih mempertahankan
integritasnya. Berdasarkan gambar 2.7, rangkaian modulator 8-PSK menggunakan beberapa
test point yang terdiri atas test point saklar toggle, serial to paralel 1, serial to paralel 2, serial
to paralel 3, conver Channel I, conver Channel Q, conver Channel C, Osc, Int, BM I, BM Q,
12
Summing, Output 8-PSK yang digunakan untuk mengamati ataupun mengukut setiap
rangkaian pendukung pada modulator 8-PSK.
-0,541 V Product
Mod I
0,541 sinωc t
Sinωc t
Gambar 2. 8 Proses Perkalian pada Product Modulator I
Product
-1,307 V -1,307 cosωc t
Mod Q
Gambar 2. 9 Proses PerkalianCosωc

pada Product
t Modulator Q
Fungsi dari masing-masing test point adalah:

1. Test point Saklar toggle digunakan untuk menghubungkan atau memutuskan arus
dengan cara menggerakkan toggle/tuas yang ada secara mekanis untuk
mendapatkan logic masukan data “0” dan “1”.
2. Test point SIPO 1, SIPO 2, dan SIPO 3 digunakan untuk mengamati urutan data
yang masuk kemudian akan diumpankan ke kanal I,Q, dan C.
3. Test point Conver Channel I dan Conver Channel Q digunakan untuk mengamati
dan mengukur keluaran dari 2 to 4 level converter sebagai penghasil pemodulasi
kanal I maupun kanal Q.
4. Test point Osc digunakan untuk mengamati dan mengukur sinyal sinus sebagai
pembangkit sinyal carrier pada kanal I.
13
5. Test point Int digunakan untuk mengamati adanya pergeseran fasa sebesar +90˚
dari kanal I.
6. Test point BM I dan BM Q digunkana untuk mengamati dan mengukur hasil sinyal
termodulasi dari kanal I dank anal Q.
7. Test point Summing digunakan untuk mengamati dan mengukur hasil pergeseran
fasa setelah sinyal termodulasi dari kanal I dijumlahkan dengan sinyal termodulasi
dari kanal Q.
8. Test point Output 8-PSK digunakan untuk mengamati hasil keluaran dari
modulator 8-PSK setelah ditapis dengan menggunakan BPF.
2.6 Komponen Pendukung Rangkaian Modulator 8-PSK

Modulator 8-PSK terdiri atas saklar toggle, serial to parallel, 2 to 4 level converter, product
modulator, osilator, integrator, penguat penjumlahan (summing amplifier), BPF (BandPass
Filter).
2.6.1 Saklar Toggle

Saklar toggle merupakan bentuk saklar yang paling sederhana, dioperasikan oleh
sebuah tuas toggle yang dapat ditekan ke atas dan ke bawah. Posisi tuas ke bawah
mengindikasikan kondisi Off atau kontak saklar terputus dan posisi tuas ke atas
mengindikasikan kondisi On atau kontak saklar terhubung.
Saklar toggle ini berukuran kecil memiliki tiga buah tag terminal, yaitu kontak jenis
single pole double throw atau satu kutub dua arah, disingkat dengan istilah saklar SPDT. Tag
terminal yang berada ditengah adalah jalur bersama dan dapat membentuk kontak dengan
salah satu dari kedua tag lainnya. Simbol untuk saklar SPDT seperti terlihat pada gambar 2.10.
Gambar 2. 10 Simbol Saklar SPDT

14
2.6.2 Register SIPO

Register SIPO merupakan suatu rangkaian yang masukannya dihubungkan secara
serial, dan keluarannya paralel. Dalam perancangan, register SIPO digunakan untuk
memisahkan data digital menjadi 3 kanal yaitu kanal I , kanal Q, dan kanal C. Perancangan
register SIPO digunakan dua buah flip-flop D yang berfungsi untuk memasukkan dan
mengeluarkan data. Gambar 2.12 menunjukkan rangkaian register SIPO dengan menggunakan
flip-flop data.
Pada gambar 2.11, setiap pulsa clock tepi positif terpicu, maka akan menggeser bit-bit
data satu posisi ke kanan. Data akan masuk secara berurutan kemudian akan ditampilkan
secara serentak.
Gambar 2. 11 Rangkaian register SIPO menggunakan flip-flop data
2.6.3 2 to 4 level Converter

Rangkaian 2 to 4 level converter berfungsi sebagai rangkaian pengubah masukan data
dari serial menjadi data keluaran parallel, dimana kecepatan data keluaran dari kecepatan
masukan data serial. Rangkaian bit splitter terdiri atas : Rangkaian shift register, Rangkaian
buffer register, Rangkaian pembagi tiga. Gambar 2.12 menunjukkan perancangan pada 2 to 4
level converter menggunakan IC 74139.
15
Gambar 2. 12 IC 74LS139[21]
Pada dasarnya 74139 adalah decoder/demultiplexer 2 ke 4 berkecepatan tinggi ganda

dibuat dengan proses diode barrier schottky. Fungsi dari inverter adalah mengubah tegangan
input DC menjadi tegangan output AC simetris dengan besaran magnituda dan frekuensi yang
diinginkan. Besar magnituda tegangan keluaran dapat dibuat tetap atau berubah-ubah begitu
juga dengan besar frekuensinya. Nilai tegangan keluaran yang berubah-ubah ini dapat dibuat
dengan cara memvariasikan nilai input DC dan mengatur besar penguatan dari inverter. Jadi,
ketika nilai tegangan input DC tetap, nilai tegangan AC keluaran dapat diatur dengan
mengatur besarnya penguatan inverter [22]. Penguatan inverter didefinisikan sebagai
perbandingan tegangan output AC dengan tegangan input DC. Gambar 2.13 menunjukkan
rangkaian pada 2 to 4 level converter.
16
Gambar 2. 13 Rangkaian pada 2 to 4 level converter
Rangkaian ini memiliki dua decoder independen yang masing – masing menerima dua
input biner dan menyediakan empat output Low aktif secara bergantian, setiap decoder
memiliki aktif Low Enable (E). Ketika E tinggi semua output dipaksa tinggi, pengaktifan
dapat digunakan sebagai input data untuk 4-output
2.6.4. Osilator
Osilator berfungsi untuk membangkitkan sinyal sinusoidal. Pada perancangan, osilator
digunakan untuk membangkitkan gelombang carrier. [23] Karakteristik yang terpenting pada
suatu osilator adalah bentuk gelombang, amplitudo serta frekuensi dari sinyal yang
dibangkitkan. Osilasi dapat diperoleh dengan pemberian umpan balik positif pada sebuah
rangkaian penguat (amplifier). Masukan (Vi) dikalikan dengan suatu penguat (A) untuk
memberikan keluaran (Vo). Sebagian kecil dari Vo diumpan balikkan (β) kemudian diberikan
pada Vi. Sehingga diperoleh :

𝐴β Vi = Vi (2.8)
𝐴β = 1 (2.9)
17
𝐴β =1 merupakan suatu kondisi yang diperlukan untuk memperoleh osilasi dengan

amplitudo yang stabil dengan bentuk gelombang yang tidak terdistorsi,jika loop gain lebih
besar dari satu, maka akan terjadi pertambahan amplitudo yang terjadi secara terusmenerus
yang pada akhirnya menghasilkan distorsi bentuk gelombang [24]. Perancangan pada osilator
menggunakan IC 74LS393 yang bekerja pada rentang frekuensi dari 0.01Hz sampai 35MHz.
Gambar 2.14 menunjukkan skematik dari blok osilator.
Gambar 2. 14 Blok osilator [24]
Gambar 2.15 menunjukkan bentuk fisik dari IC 74LS393. Frekuensi keluaran dari
osilator dinyatakan dengan [25]
1
ƒo = 𝑅𝐶 (2.8)
Gambar 2. 15 Pin IC 74LS393 [25]

18
2.6.5 Balance Modulator (BM)

Balance modulator berfungsi untuk mengalikan dua tegangan masukan yaitu sinyal
pemodulasi dan sinyal carrier. Apabila digunakan sebagai modulator, masukan osilator
menjadi masukan carrier dan masukan sinyal menjadi masukan sinyal pemodulasi. Balance
modulator beroperasi sebagai rangkaian multiplier yang keluarannya merupakan sinyal
termodulasi tetapi hanya berupa pasangan sideband yaitu LSB ( Lower Side Band ) dan USB (
Upper Side Band ) dari sinyal termodulasi tersebut. Untuk menghilangkan pasangan sideband,
dibutuhkan suatu filter [24]. Perancangan pada balance modulator menggunakan IC MC 1496.
Gambar 2.16 menunjukkan bentuk fisik dari IC MC 1496. Arus bias internal pada IC MC
1496 diatur pada pin 5. Asumsi arus dinyatakan dengan [26]
I5=I6=I12 (2.9)
Besarnya nilai R5 pada pin 5 dinyatakan dengan [26]
𝑉−( − φ)
R5 = – 500 Ω (2.10)
𝐼5
Berdasarkan datasheet MC 1496, nilai φ = 0.75 pada suhu TA = 25°C dan V =12V
Gambar 2. 16 Pin IC MC 1496 [26]

19
2.6.6 Integrator
Integrator adalah rangkaian yang membentuk suatu operasi matematis yang disebut
integrasi karena dapat menghasilkan tegangan keluaran yang sebanding dengan integral
masukan [27]. Dalam perancangan, integrator digunakan untuk menggeser fasa dari masukan.
Rangkaian dasar integrator adalah sebuah op-amp yang memiliki komponen umpan balik
berupa suatu kapasitor.
Gambar 2. 17 Rangkaian dasar integrator [27]

Gambar 2.17 merupakan rangkaian dasar dari integrator. Keluaran (Vo) integrator
dinyatakan dengan
1 𝑡
V0 = - 𝑅𝐶 ∫0 𝑉𝑖𝑛 dt (2.11)
Impedansi masukan (Zi) dan impedansi umpan balik (Zf) integrator dinyatakan dengan
1
𝑍𝑖 = R dan 𝑍𝑓 = 𝐽𝜔𝐶 (2.12)
Fungsi transfer H(jω)dinyatakan dengan
−1/𝑗𝜔𝐶 −1
H (jω) = (2.13)
𝑅 𝑗𝜔𝑅𝐶
sehingga menghasilkan respon amplitudo M(ω) yang dinyatakan dengan

20
1
M(ω) = 𝜔𝑅𝐶 (2.14)
Semua masukan menuju kapasitor. Karena kapasitor dalam keadaan terbuka untuk
sinyal-sinyal DC, maka tidak ada umpan balik negatif pada frekuensi nol. Tanpa umpan balik
negatif pada frekuensi nol, rangkaian akan memperlakukan tegangan offset masukan sebagai
tegangan masukan yang valid.
Offset masukan akhirnya akan mengisi kapasitor dan menggerakkan keluaran menjadi
saturasi positif dan saturasi negatif. Cara untuk menurunkan efek tegangan offset masukan
adalah dengan menurunkan gain tegangan pada frekuensi rendah dengan menyertakan suatu
resistor secara paralel terhadap kapasitor. Hal ini disebut dengan integrator AC [28]. Gambar
2.18 adalah rangkaian integrator AC.
Impedansi umpan balik dinyatakan dengan [28]
1 𝑅ƒ × 1/𝐽𝜔𝐶 ƒ 𝑅
Zƒ = Rƒ // 𝐽𝜔𝐶 = 1 = 1+𝐽𝜔𝑅 (2.15)
𝑅ƒ +( ) 𝐶 ƒ
𝐽𝜔𝐶
Impedansi masukan dinyatakan dengan
𝑍𝑖 = Ri (2.16)
Fungsi transfer dinyatakan dengan
−𝑅 /𝑅
ƒ 𝑖 ƒ 𝑖 −𝑅 /𝑅
H(Jω) = 1+𝐽𝜔𝑅 = 1+𝐽𝜔𝜏 (2.17)
𝐶 ƒ ƒ
Dengan R C f f τ = adalah waktu konstan pada rangkaian umpan balik.
Respon amplitudo dinyatakan dengan
𝑅ƒ /𝑅𝑖 𝑅ƒ /𝑅𝑖
Mω = = (2.18)
√1+(𝜔𝑅ƒ 𝐶)2 √1+( 𝜔𝜏ƒ )2
21
Gambar 2. 18 Rangkaian integrator AC [28]
2.6.7 Summing Amplifier

Summing amplifier adalah suatu rangkaian op-amp yang merupakan kombinasi dari
beberapa masukan dan menghasilkan keluaran berupa penjumlahan dari masukan tersebut
[29]. Summing amplifier berfungsi untuk menjumlahkan hasil kali dari kanal I (cos) dan hasil
kali dari kanal Q (sin). Gambar 2.19 menunjukkan rangkaian penguat penjumlah.
Gambar 2. 19 Penguat penjumlah [29]
Persamaan KCL pada titik a adalah [29]
I = i1 +i2 +i3 (2.19)

dengan
22
𝑣1− 𝑣𝑎
ii = (2.20)
𝑅1
𝑣2− 𝑣𝑎
ii = (2.21)
𝑅2
𝑣3− 𝑣𝑎
ii = (2.22)
𝑅3
𝑣𝑎− 𝑣𝑜
ii = (2.23)
𝑅ƒ
Tegangan keluaran pada penguat inverting dinyatakan dengan [28]
𝑅
V0 = - 𝑅 ƒ × Vi (2.24)
1
Tegangan va= 0, sehingga tegangan keluaran pada penguat penjumlah dapat

dinyatakan dengan [29]
𝑅 𝑅 𝑅
V0 = - (𝑅 ƒ 𝑣1 + 𝑅 ƒ 𝑣2 + 𝑅 ƒ 𝑣3 ) (2.25)
1 2 3
2.6.8 BPF
Filter adalah rangkaian yang menghasilkan karakteristik tanggapan frekuensi yang telah
ditentukan dengan tujuan melewatkan sinyal dengan rentang frekuensi tertentu dan menekan
atau menolak sinyal dengan rentang frekuensi yang lain [28]. Klasifikasi filter berdasarkan
band terdiri atas LPF (Low Pass Filter), HPF (High Pass Filter). BPF akan melewatkan semua
frekuensi dengan bandwidth tertentu dari frekuensi rendah sampai frekuensi tinggi. Filter
terdiri atas 2 jenis yaitu filter aktif dan filter pasif. Filter pasif terdiri atas kombinasi resistor,
kapasitor, dan induktor (L). Filter aktif terdiri atas kombinasi RC dan satu atau lebih
23
komponen aktif (seperti op-amp) dengan feedback. Gambar 2.20 menunjukkan karakteristik
ideal BPF.
Gambar 2. 20 Karakteristik ideal BPF [28]
Ada dua area pada filter pada karakteristik ideal yaitu:
1. Pass Band, rentang frekuensi yang dilewatkan (ditunjukkan dengan nilai satu)
2. Stop Band, rentang frekuensi yang ditolak (ditunjukkan dengan nilai nol).
Gambar 2.21 merupakan rangkaian BPF aktif 2 pole dengan komponen ternormalisasi
satu.
Gambar 2. 21 Rangkaian dasar BPF [28]

Untuk merancang BPF digunakan prosedur penskalaan frekuensi (Frequency scaling) dan
penskalaan impedansi (Impedance Scaling) yang dinyatakan dengan [28]
24
1. Konstanta Penskalaan Frekuensi (Kf)
𝜔𝑟 = frekuensi referensi pada rancangan ternormalisasi
𝜔𝑟 2𝜋ƒ𝑟
Kƒ = = (2.26)
𝜔𝑟 𝜔𝑟
a. bisa fc untuk tapis pelewat rendah dan tapis pelewat tinggi, atau fo untuk BPF dan
BRF (Band Reject Filter).
b. biasanya bernilai 1 rad/dt.
ωr = frekuensi referensi pada rancangan actual
Setelah Kf diketahui, maka hal-hal yang perlu dilakukan yaitu:
1. nilai R/C diubah dengan faktor Kf (kali / bagi).

2. Jika frekuensi pada rancangan aktual lebih tinggi, maka R/C dibagi Kf.
Nilai Cbasic dinyatakan dengan
𝐶𝑡𝑒𝑟𝑛𝑜𝑟𝑚𝑎𝑙𝑖𝑠𝑎𝑠𝑖
Cbasic = (2.27)
𝑘ƒ
2. Konstanta Penskalaan Impedansi (Kr)
Level Impedansi pada Rangkaian Aktual

Kr = (2.28)
Level Impedansi pada Rangkaian Ternormalisasi
𝑅𝑎𝑘𝑡𝑢𝑎𝑙
Kr =
𝑅𝑡𝑒𝑟𝑛𝑜𝑟𝑚𝑎𝑙𝑖𝑠𝑎𝑠𝑖
Nilai Caktual dinyatakan dengan

25
𝐶𝑏𝑎𝑠𝑖𝑐
Caktual = (2.29)
𝐾𝑟
Tanggapan amplitudo M(ω) pada rangkaian BPF dinyatakan dengan
𝑀0
M(ω) = (2.30)
ƒ ƒ 2
√1+Q2 ( − 0 )
ƒ0 ƒ
Dengan M0 adalah penguatan maksimum dalam bidang frekuensi dan f0 sering disebut
dengan frekuensi pusat geometris (geometric center frequency). Parameter Q adalah ukuran
selektifitas atau ketajaman suatu filter. Disarankan nilai Q tidak lebih dari 20. Tanggapan
relatif (dalam decibel), MdB (ω) dinyatakan dengan
ƒ ƒ0 2
MdB (ω) = - 10log [1 + Q2 (ƒ ) ] (2.31)
0 ƒ
Gambar 2. 22 Kurva tanggapan BPF [28]
Gambar 2.22 menunjukkan kurva tanggapan BPF. Dari gambar menunjukkan bahwa
BPF memiliki frekuensi pusat (fo). Sedangkan BW pada BPF merupakan selisih antara
frekuensi tinggi (f2) dan rendah (f1). Jika f1 dan f2 menyatakan frekuensi tinggi dan rendah
26
yang mempunyai tanggapan 1 2 kali tanggapan maksimum (-3,01 dB), maka BW BPF
dinyatakan dengan [28]
BW = f2 – f1 (2.32)
Parameter Q berhubungan dengan frekuensi pusat dan BW dinyatakan dengan

ƒ
0
Q =𝐵𝑊 (2.33)
Jika Q meningkat, maka tapis semakin selektif. Artinya BW yang dibatasi oleh atenuasi
3 dB semakin sempit untuk frekuensi pusat tertentu.
BAB III
PERANCANGAN
Perancangan modulator 8-PSK ini akan dibagi dalam beberapa bagian, yaitu penentuan
diagram blok yang digunakan, penjelasan tentang cara kerja dari diagram blok, dan penentuan
komponen rangkaian yang akan digunakan. Diagram blok modulator 8-PSK mengacu pada
Gambar 2.7.
Saklar yang menggunakan saklar toggle SPDT berfungsi untuk menghubungkan dan
memutuskan arus listrik secara mekanik dan berfungsi sebagai masukan data berupa logic “1”
ketika “ON” dan “0” ketika “0FF”. Kemudian data digital masuk melalui rangkaian SIPO.
Keluaran dari SIPO diumpankan serentak secara paralel. Setiap bit akan diumpankan ke kanal
yang berbeda. Bit yang satu menunjuk ke kanal I , bit menuju ke kanal Q dan bit yang lainnya
menuju ke kanal C. Bit-bit digital akan diubah dari bentuk NRZ unipolar ke bipolar yaitu
logic 0 = -1V dan logic 1 = +1V dengan menggunakan 2 to 4 line decoder. Data –data digital
ini merupakan sinyal pemodulasi. Kanal I memiliki perbedaan fasa sebesar 90֯ dari kanal Q.
Integrator digunakan untuk membedakan fasa. Setiap sinyal pemodulasi yang ada di kanal I
maupun kanal Q masing-masing akan dikalikan dengan frekuensi carrier yang menggunakan
balance modulator. Frekuensi carrier dibangkitkan oleh osilator. Keluaran dari balance
modulator dari kanal I maupun dari kanal Q secara serempak akan dijumlahkan. Kemudian
hasil penjumlahan akan ditapis dengan menggunakan bandpass filter.
3.1 Register SIPO

Perancangan register SIPO menggunakan flip-flop data yang dirangkai secara terpisah.
Gambar 3.2 menunjukkan rangkaian register SIPO dengan menggunakan IC 74LS74.
Rangkaian diasumsikan bahwa semua flip-flop (FFA ke FFD) baru saja RESET (Clear Input)
dan semua output QA sampai QC berada pada level logika “0” yaitu tidak ada output data
paralel. Ketika logika “1” terhubung ke pin input data FFA maka pada pulsa clock pertama
output QA yang dihasilkan akan diset tinggi ke logika “1” dengan semua keluaran lainnya
masih tersisa rendah pada logika “0”. Asumsikan pin input data FFA telah mengembalikan
rendah lagi ke logika “0” yang memberi satu pulsa data atau 0-1-0.
27
28
Gambar tabel kebenaran 3.1 menunjukan pergerakan dasar data melalui register geser.
Pulsa clock kedua akan mengubah output dari FFA logika “0” dan output dari data QB tinggi
logika “1” sebagai input D memiliki logika “1” tingkat di atasnya dari QA. Logika “1” telah
bergeser satu tempat di sepanjang register ke kanan.
Tabel 3. 1 Pergerakan Dasar Data Melalui Register Geser
Clock Pulse No. QA QB QC
0 0 0 0
1 1 0 0
2 0 1 0
3 0 0 1
4 0 0 0
5 0 0 0
Ketika pulsa clock ketiga nilai logika “1” bergerak ke keluaran FFC (QC) dan kembali
ke tingkat logika “0” karena input ke FFA tetap konstan pada level logika “0”. Efek dari setiap
pulsa clock adalah menggeser isi data dari setiap stage satu tempat ke kanan, pada nilai data
tabel tersebut dapat dibaca langsung dari output QA ke QC kemudian data telah dikonversi
dari sinyal data serial ke output paralel dan saat bersamaan keluaran dari QA,QB,QC akan
dikeluarkan paralel secara serentak.
29
Gambar 3. 1 Diagram rangkaian SIPO

Pada perancangan SIPO dengan menggunakan flip-flop data, terdapat sebuah flip-flop
JK. Flip-flop JK berfungsi sebagai pembagi frekuensi. Frekuensi pemodulasi yang diinginkan
sebesar 10kHz, sehingga frekuensi yang masuk pada rangkaian SIPO harus bernilai 2 kali
lebih besar dari frekuensi pemodulasi yaitu 20kHz. Oleh karena itu, frekuensi pada Generator
Frekuensi Aditeg (AFG) disetel sebesar 20kHz. Flip-flop JK kemudian akan membagi
frekuensi dari AFG yaitu 20kHz,sehingga menghasilkan frekuensi pemodulasi yang
diinginkan. IC 74HC164 digunakan untuk memasukkan data dan digunakan untuk
mengeluarkan data secara serempak. Pada gambar 3.1 menunjukan diagram rangkaian SIPO
dan gambar 3.2 menunjukan rangkaian register SIPO dengan menggunakan IC 74LS74.
Gambar 3. 2 Rangkaian register SIPO dengan menggunakan IC 74LS74

30
3.2 2 to 4 level Converter

Rangkaian 2 to 4 level converter berfungsi sebagai rangkaian pengubah masukan data
dari serial menjadi data keluaran parallel, dimana kecepatan data keluaran dari kecepatan
masukan data serial dan untuk mengubah polaritas sinyal analog keluaran 1+Ve dan 0-Ve.
Tegangan masukan (Vin) dari pergeseran sinyal ini menjadi 0V – 5V berasal dari tegangan I-
Channel dan Q-Channel pada pencacah digital.
Pada perancangan menggunakan IC 74139. Berdasarkan datasheet IC 74139, jika
tegangan masukan bernilai ±5V, maka keluaran dari 2 to 4 level converter sebesar ±3,5V
dalam kondisi high. Ketika berada di kondisi low, maka keluaran dari 2 to 4 level converter
sebesar ±0,5V. Kemudian keluaran dari 2 to 4 level converter dihubungkan dengan sebuah
attenuator menghasilkan Vo = +1Volt dan Vo = -1Volt. Attenuator merupakan suatu
rangkaian yang digunakan untuk mengatur level sinyal, mengurangi level tegangan.
Rangkaian attenuator yang digunakan berupa pembagi tegangan dengan menggunakan sebuah
op-amp sebagai buffer.
Pada perancangan blok rangkaian 2 to 4 converter menggunakan 2 to 4 line decoder,
masukan data ada 2 input digital akan menghasilkan satu dari empat pin pada output yang
terhubung ke +5V. Asumsikan bahwa dapat menetapkan 00 untuk menghasilkan 0V, 01 untuk
menghasilkan 1,667V, 10 untuk menghasilkan 3,333V dan 11 untuk menghasilkan 5V, jika
menggunakan switch analog sebagai elemen decode tidak ada antar ketergantungan antara
tingkat tegangan yang dihasilkan yaitu hanya satu saklar aktif sekaligus dan tiga resistor seri
lainnya tidak memiliki bantalan pada tegangan output. Berikutnya adalah unipolar to bipolar
convertor yang dibuat dari satu opamp mengkonversi kisaran 0 hingga 5V ke -5V ke +5V, jika
tegangan unipolar adalah 0V, 1,6667V, 3,3333V dan 5V output akan menjadi -5V, -1,6667V,
+1,6667V dan +5V dan memiliki jarak tegangan identik antara level 3,3333V.
Osilator frekuensi berfungsi untuk mengatur frekuensi kerja dari rangkaian ini.
Rangkaiannya berupa IC 74LS393. Dengan menggunakan IC counter biner 74HCT393 dapat
dengan mudah membagi sinyal 8 MHz dari kristal menjadi 100Khz. Gambar 3.3 menunjukan
blok rangkaian dari 2 to 4 level converter.
31
Gambar 3. 3 Blok rangkaian dari 2 to 4 level converter
3.3 Osilator
Perancangan osilator menggunakan IC 7400 dan IC 74393. Keluaran pada osilator
akan dihubungkan dengan balance modulator. Rangkaian pada osilator menggunakan
beberapa gerbang NAND (74HCT00 IC) untuk osilator kristal 8Mhz. Kapasitor C2 membantu
menyesuaikan kristal dengan frekuensi yang tepat, Gunakan nilai C2 dari sekitar 22pf hingga
sekitar 82pf untuk mendapatkan osilator pada frekuensi. Dalam prototipe, 68pf bekerja dengan
baik untuk sebagian besar kristal yang diuji. Untuk frekuensi yang tepat, ganti C2 dengan 22pf
dan tambahkan kapasitor pemangkas 50pf secara paralel. Dengan menyesuaikan kapasitor
pemangkas 50pf, dapat dengan mudah mendapatkan kristal tepat pada frekuensi. Gerbang
NAND pertama adalah osilator, sedangkan gerbang NAND kedua bertindak sebagai
penyangga dan mengkondisikan sinyal. Sinyal ini kemudian dimasukkan ke input pulsa jam
dari salah satu penghitung biner 4 bit di IC 74393. Dengan mengambil output dari sinyal
Q3.Sekarang membagi sinyal dengan 16 memberi 500Khz. Sinyal ini sekarang dimasukkan ke
input pulsa clock dari penghitung biner 4 bit kedua. Di konter pertama mengikat garis MR
(reset jam) ke ground.
Di penghitung kedua, diperlukan menghitung ulang ketika mencapai lima biner, yang
akan memungkinkan kita membagi 500Khz dengan 5. Untuk penghitung ini, rangkaian
32
osilator menggunakan 2 gerbang NAND tersisa di IC 7400 untuk mendeteksi nilai yang
diinginkan. Ketika mencapai interval reset yang benar, garis MR pergi mengatur ulang tinggi
counter ke nol dan memungkinkan kita untuk secara efektif membagi dengan 5. Output
100Khz diambil dari garis Q2 dan digabungkan melalui kapasitor C4. IC ini bekerja pada
rentang frekuensi antara 0,01Hz sampai 35MHz, sehingga dapat digunakan pada perancangan
yang membangkitkan sinyal carrier dengan frekuensi sebesar 100kHz. IC ini membutuhkan
tegangan catu +12V dan ground.
Rangkaian ini untuk menghasilkan birdie akurat di setiap 100Khz dan akan menjadi
bantuan yang sangat baik dalam mendapatkan rig tua itu tepat pada frekuensi. Keakuratan
birdie 100Khz akan tergantung pada seberapa dekat osilator 8Mhz pada frekuensi. Dengan
kesulitan mendapatkan kristal untuk frekuensi tertentu,
Keluaran amplitudo berupa gelombang sinus yaitu sekitar 60mVpeak setiap 1 kΩ.
Sedangkan berdasarkan datasheet MC1496, amplitudo carrier yang masuk ke balance
modulator disarankan bernilai 60mVrms atau 84,85mVpeak,. Gambar 3.4 menunjukkan
rangkaian osilator.
Gambar 3. 4 Rangkaian Osilator
3.4 Balance Modulator

Balance Modulator digunakan untuk mengalikan sinyal pemodulasi dengan sinyal
carrier. Balance modulator menggunakan IC MC 1496 yang dirangkai sebagai AM-DSBSC
33
(Amplitude Modulation Double Side Band Supression Carrier). Arus bias internal pada
balance modulator mengacu pada persamaan (2.22). Nilai R5 pada pin 5 mengacu pada
persamaan (2.23), sehingga diperoleh nilai R5 yang dinyatakan dengan
12𝑉−0,75
R5 = − 500Ω (3.6)
1×10−3
= 10750 Ω
Berdasarkan datasheet MC 1496, besarnya arus pada I5 sebesar 1mA. Pada praktek
dipilih R5 = 10kΩ.
Gambar 3. 5 IC MC 1496 dengan rangkaian eksternal

Gambar 3.5 menunjukkan IC MC 1496 dengan rangkaian eksternal, sedangkan
Gambar 3.6 menunjukkan rangkaian pengali antara sinyal pemodulasi dengan sinyal carrier
pada salah satu kanal. Vs sebagai masukan sinyal pemodulasi dan Vc sebagai masukan sinyal
carrier. Sinyal pemodulasi berupa sinyal kotak dengan frekuensi 10kHz, sedangkan sinyal
carrier berupa sinyal sinus dengan frekuensi 100kHz. Sinyal keluaran berupa sinyal
termodulasi memiliki perbedaan fasa setiap 7,50us atau setengah dari periode sinyal
pemodulasi, yaitu saat sinyal termodulasi beralih dari +Vs ke –Vs dan saat –Vs beralih ke
+Vs. Gambar 3.7 menunjukkan sinyal keluaran hasil simulasi rangkaian pengali dari salah satu
kanal.
34
Gambar 3. 6 Rangkaian pengali antara sinyal pemodulasi dengan sinyal carrier
Gambar 3. 7 Sinyal keluaran hasil simulasi rangkaian pengali
Pada datasheet MC 1496, grafik hubungan antara keluaran balance modulator terhadap
sinyal carrier dan sinyal pemodulasi menunjukkan bahwa jika sinyal pemodulasi (Vs) sebesar
430mV dan sinyal carrier (Vc) sebesar 84,85mV, maka keluaran dari balance modulator sebesar
35
0,45Vrms atau 0,64Vpeak. . Dari grafik tersebut diperoleh keluaran amplitudo pada masing-
masing kanal. Keluaran amplitudo pada balance modulator untuk kanal I dinyatakan dengan :
1. saat Vs = +430mV, dan Vc = 84,85mVsin ωt, Vo = 0,64V sin ωt
2. saat Vs = -430mV, dan Vc = 84,85mVsin ωt, Vo = -0,64V sin ωt
Keluaran amplitudo pada balance modulator untuk kanal Q dinyatakan dengan:

1. saat Vs = +430mV, dan Vc = 84,85mVcos ωt, Vo = 0,64V cos ωt
2. saat Vs = -430mV, dan Vc = 84,85mVcos ωt, Vo = -0,64V cos ωt
3.5 Integrator
Integrator digunakan untuk menggeser fasa dari sinyal masukan. Sinyal masukan pada
integrator berupa sinyal sinus. Keluaran pada integrator mengacu pada persamaan 2.11.
1 𝑡
Vo = − ∫ sin 𝜔𝑡 (3.7)
𝑅𝐶 0
1
Vo = − (−𝑐𝑜𝑠𝜔𝑡)
𝑅𝐶
1
Vo = 𝑐𝑜𝑠ωt
𝑅𝐶
Keluaran yang diperoleh dari integrator berupa sinyal kosinus. Perbandingan antara
sinyal masukan dan keluaran yaitu 1. Berdasarkan persamaan (2.27) dapat diperoleh nilai R
dan C.
1
1= (3.8)
2𝜋×100×103 ×𝑅×150×10−12
1
R=
2𝜋×100×103 ×150×10−12
R = 10,610KΩ
Nilai C diasumsi sebesar 150pF karena lebih mudah diperoleh dipasaran. R yang dipilih
sebesar 10kΩ diseri dengan 390Ω dan 220Ω. Untuk mencegah adanya offset yang terjadi pada
integrator, maka ditambahkan sebuah Rf bernilai sangat besar yang terpasang secara paralel
dengan C. Besar nilai Rf [24] dinyatakan dengan
Rf ≥ 10R
36
sehingga diperoleh nilai Rf sebesar 106,10Ω. Gambar 3.8 menunjukkan hasil perancangan
rangkaian integrator, sedangkan Gambar 3.9 merupakan sinyal keluaran hasil simulasi dari
rangkaian integrator.
Gambar 3. 8 Hasil perancangan rangkaian integrator
Gambar 3. 9 Sinyal keluaran hasil simulasi rangkaian integrator

37
3.6 Summing Amplifier
Summing amplifier digunakan untuk menjumlahkan keluaran dari balance modulator

yang berasal dari kanal I maupun dari kanal Q. Besar penguatan untuk rangkaian inverting
mengacu pada persamaan 2.20. Nilai R1 dinyatakan dengan
10𝑘
-1 = − (3.9)
𝑅1
R1 = 10kΩ
Nilai Rf diasumsikan sebesar 10kΩ karena lebih mudah diperoleh di pasaran. Karena
penguatan pada rangkaian penjumlah sebesar 1, maka nilai R1 =R2 yaitu 10kΩ.
Keluaran dari summing amplifier pada modulator 8-PSK, dinyatakan dengan

Vo = − (VI + VQ) (3.10)
= −√0,642 𝑠𝑖𝑛𝜔𝑐 𝑡 + 0,642 𝑐𝑜𝑠𝜔𝑐 𝑡
= −0,905 cos(𝜔𝑐 𝑡 + 45˚)
VQ adalah amplitudo keluaran dari kanal Q dan VI adalah amplitude keluaran dari
kanal I. Keluaran pada penguat penjumlah bernilai negatif. Olehkarena itu, rangkaian dari
penguat penjumlah diumpankan ke penguat inverting untuk membalik fasa dari keluaran
summing amplifier. Gambar 3.10 menunjukkan rangkaian dari summing amplifier, sedangkan
Gambar 3.10 menunjukkan sinyal keluaran hasil simulasi rangkaian summing amplifier dan
Gambar 3.12 menunjukkan blok rangkaian summing amplifier.
Gambar 3. 10 Summing amplifier

38
Gambar 3. 11 Sinyal keluaran hasil simulasi rangkaian summing amplifier
Gambar 3. 12 Blok rangkaian summing amplifier
3.7 BPF
Keluaran dari balance modulator berupa DSBSC memiliki frekuensi yaitu 97,5kHz
yang merupakan frekuensi lower side band (f LSB), dan 102,5kHz yang merupakan frekuensi
upper side band (f USB). Perancangan BPF pada modulator 8-PSK hanya akan melewatkan
salah satu dari frekuensi tersebut yaitu 97,5kHz, sehingga keluaran dari modulator 8-PSK
yaitu SSB (single side band). Frekuensi center pada BPF adalah 97,5kHz sedangkan
39
bandwidth sebesar 20kHz, sehingga nilai Q pada BPF diperoleh dengan mengacu pada
persamaan (2.33) yaitu :
97,5×103
Q= (3.11)
20×103
= 4,875 = 5
Perhitungan nilai resistor dan kapasitor menggunakan penskalaan frekuensi dan impedansi
sebagai berikut :
1. Penskalaan frekuensi berdasarkan persamaan (2.26)
2𝜋×90×103
Kf = (3.12)
1
Kf = 612,61k
2. Penentuan Cbasic berdasarkan persamaan (2.27)

𝐶 ternormalisasi
C basic = (3.13)
𝐾𝑓
3. Penskalaan impedansi berdasarkan persamaan (2.28)
𝑅 𝑎𝑘𝑡𝑢𝑎𝑙
Kr = (3.14)
𝑅 𝑡𝑒𝑟𝑛𝑜𝑟𝑚𝑎𝑙𝑖𝑠𝑎𝑠𝑖
R ternormalisasi untuk R1 = Q = 5. Nilai R1 (aktual) yang dipilih yaitu 20kΩ, karena lebih
mudah diperoleh dipasaran. Nilai Kr dinyatakan dengan
20×103
Kr = (3.15)
5
= 4000 rad/s
Setelah diperoleh nilai Kr, maka nilai Raktual mengacu pada persamaan (2.28)
dinyatakan dengan
R aktual = R ternormalisasi × Kr (3.16)
40
𝑄
R2 = × 𝐾𝑟
2𝑄2 −1
5
= × 𝐾𝑟
2×52 −1
= 408,16Ω
R3 = R4 = 2Q× 𝐾𝑟
= 2× 5 × 4000
= 40kΩ
Nilai R2 yang digunakan yaitu 408,16Ω. Kemudian nilai R3 = R4 yang digunakan yaitu 40kΩ.
4. Penentuan Caktual berdasarkan persamaan (2.29)

𝐶 𝑏𝑎𝑠𝑖𝑐
C aktual =
𝐾𝑟
Dengan mengacu pada persamaan (2.37) dan (2.39) maka diperoleh nilai Caktual yang
dinyatakan dengan
𝐶 𝑡𝑒𝑟𝑛𝑜𝑟𝑚𝑎𝑙𝑖𝑠𝑎𝑠𝑖
C aktual = (3.17)
𝐾𝑓 .𝐾𝑟
1
C aktual =
612,610×103 ×4000
= 408 pF
41
Gambar 3. 13 Rangkaian BPF

Nilai Caktual yang digunakan yaitu 408pF. Gambar 3.13 menunjukkan rangkaian BPF.
Gambar 3.14 menunjukkan sinyal keluaran hasil simulasi BPF. Dari Gambar 3.14 ditunjukkan
bahwa frekuensi cutoff yang dihasilkan sebesar 90kHz, sedangkan bandwdith pada -3dB
sebesar 20kHz dengan rentang frekuensi antara 78kHz sampai 99kHz.
Gambar 3. 14 Sinyal keluaran hasil simulasi BPF.

BAB IV
HASIL DAN PEMBAHASAN
4.1 Perangkat Hasil Penelitian

Perangkat yang dihasilkan pada penelitian ini adalah modulator 8-PSK. Pengujian
perangkat ini menggunakan osiloskop sebanyak 1 buah. Gambar 4.1 menunjukkan perangkat
modulator 8-PSK yang tampak dari atas.
Gambar 4.1 Perangkat Modulator 8-PSK
Perangkat modulator 8-PSK terdiri dari register SIPO, 2 to 4 converter, osilator,

integrator, balance modulator, summing amplifier, dan BPF. Selain itu, di dalam perangkat
modulator juga terdapat power supply.
4.2 Pengujian Perangkat Secara Keseluruhan

4.2.1 Pengujian Modulator 8-PSK
Pengujian pada perangkat modulator 8-PSK dilakukan dengan pengujian antara sinyal
carrier dengan keluaran modulator. Gambar 4.2 menunjukkan pengujian dengan
42
43
menggunakan osiloskop antara sinyal carrier dan keluaran modulator 8-PSK yang berupa
sinyal termodulasi dengan 8 pergeseran fasa. Channel 1 digunakan untuk mengamati keluaran
sinyal carrier, sedangkan channel 2 digunakan untuk mengamati keluaran dari modulasi 8-
PSK. Hal ini dilakukan untuk membuktikan bahwa rangkaian modulasi bekerja dengan baik.
Gambar 4. 1 Pengujian antara sinyal carrier dengan keluaran modulator 8-PSK

Keluaran dari modulator 8-PSK yang berupa sinyal termodulasi dengan 8 pergeseran
fasa dihubungkan dengan osiloskop dikarenakan tidak ada pengiriman dengan demodulator 8-
PSK. Osiloskop akan membaca keluaran dari modulator 8-PSK untuk menentukan apakah
modulator 8-PSK berjalan dengan baik. Perubahan fasa yang akan dihasilkan oleh modulator
8-PSK yaitu 22.5̊, 67.5̊, 157.5̊, 112.5̊, -22.5̊, -67.5̊, -157.5̊, -112.5̊. Periode sinyal carrier yang
berasal dari audio function generator (AFG) dalam 1 periode seperti ditunjukkan pada
Gambar 4.3. Perancanga rangkaian pada osilator tidak sesuai dengan harapan maka dalam
penelitian ini menggunakan AFG sebagai pengganti osilator. Periode sinyal carrier dapat
dihitung dengan menggunakan persamaan (4.1).
Tcarrier = T2-T1 = 2,1x10-6-(-7,9x10-6 )=10x10-6S
Gambar 4. 2 Sinyal carrier dalam 1 periode Fasa sinyal termodulasi sebesar 45

44
4.2.2 Pengujian Tiap Blok

4.2.2.1 Register SIPO
Masukkan bit “0” dan “1” dari saklar yang digabungkan dengan sinyal clock input
10kHz data serial yang selalu mengeluarkan nilai bit “1”. Ketika nilai keluaran clock “0”
maka sinyal clock tidak akan mengeluarkan nilai bit dikarenakan sinyal clock akan tertutup
dengan saklar sehingga keluaran dari register SIPO yaitu 10, dan 11
Data digital
kanal I
Data digital
kanal Q
Gambar 4. 3 Keluaran rangkaian register SIPO
Data digital
kanal C
Data
digital kanal
Q
Gambar 4. 4 Keluaran rangkaian register SIPO kanal C

45
Gambar 4.3 menunjukkan sinyal keluaran dari rangkaian register SIPO dan Gambar
4.4 menunjukkan sinyal keluaran kanal C dari rangkaian register SIPO. Periode untuk kanal I
pada register SIPO dapat dihitung dengan menggunakan persamaan (4.1)
Tkanal I =T2-T1 = 360,0x10−3 - 0 =360x10−3 S
Periode kanal I pada register SIPO sama dengan periode pada kanal Q yaitu -500uS
dengan frekuensi 2,77kHz. Presentase error yang dihasilkan oleh register SIPO untuk kanal I
dan kanal Q setelah dibandingkan dengan perancangan yaitu
360×10−3 −360×10−3
× 100% = 0 %
360×10−3
Dengan presentase error 0% yang dihasilkan rangkaian SIPO, menunjukkan bahwa rangkaian
dapat bekerja dengan baik karena sesuai dengan perancangan. Presentase error pada register
SIPO tidak mempengaruhi keseluruhan kinerja alat. Secara keseluruhan kecepatan data
modulator 8-PSK sebesar 20 kbps. Penelitian ini tidak dapat dimodulasikan kembali oleh
demodulator 8-PSK karena penelitian ini tidak memakai demodulator 8-PSK tetapi
menggunakan Osiloskop sebagai pengganti demodulator 8-PSK. Frekuensi pada kanal I dan
kanal Q ini merupakan frekuensi pemodulasi yang akan dijumlahkan dan akan dikurangkan
dengan frekuensi carrier pada spektrum frekuensi sinyal termodulasi.
4.2.2.2 2 to 4 Converter
Proses modulasi 8-PSK diawali pada 2 to 4 converter, dimana logic 1 diubah menjadi
+1V dan logic 0 menjadi -1V. Pada Gambar 4.5 terlihat bahwa tegangan register SIPO bernilai
3,16V, yang merupakan tegangan masukan pada 2 to 4 converter. Tegangan masukan ini akan
dibandingkan dengan tegangan refrensi pada 2 to 4 converter sebesar ±5V, kemudian
dilemahkan menjadi 200mVp Sebelum masuk ke balance modulator. Gambar 4.5
menunjukkan hasil keluaran dari 2 to 4 converter untuk kanal I.
46
Gambar 4. 5 Keluaran 2 to 4 converter pada kanal I

Pada hasil pengukuran, terlihat bahwa amplitude yang dihasilkan pada 2 to 4 converter
sebesar 248mVpp atau 124mVp. Presentase error yang dihasilkan pada amplitudo 2 to 4
converter kanal I setelah dibandingkan dengan perancangan yaitu
200×10−3 −124×10−3
× 100% = 38%.
200×10−3
Dengan presentase error 38%, menunjukkan bahwa rangkaian 2 to 4 converter kurang

sesuai dengan perancangan karena keluarannya bercampur dengan jala-jala frekuensi PLN
(Perusahaan Listrik Negara) dan terjadinya short yang menyebabkan nilai komponen menjadi
turun. Sedangkan amplitude yang diperoleh pada 2 to 4 converter sebesar 720mVpp atau
360mVp. Presentase error yang dihasilkan pada amplitude 2 to 4 converter kanal Q setelah
dibandingkan dengan perancangan yaitu
1−360×10−3
× 100% = 64%
1
Dengan presentase error 64%, menunjukkan bahwa rangkaian 2 to 4 converter kurang

sesuai dengan perancangan karena keluarannya bercampur dengan jala-jala frekuensi PLN
(Perusahaan Listrik Negara) dan terjadinya short yang menyebabkan nilai komponen menjadi
turun, maka dari penelitian ini belum bisa menjadi syarat rangkaian balance modulator.
47
Rangkaian 2 to 4 converter sudah bekerja sesuai dengan perancangan. Gambar 4.7

menunjukkan keluaran dari 2 to 4 converter untuk kanal Q.
Gambar 4. 6 Keluaran 2 to 4 converter pada kanal Q
4.2.2.3 Osilator
Osilator berfungsi sebagai penghasil sinyal carrier dikanal I dengan frekuensi 100kHz.
Pada awal penelitian ini menggunakan osilator tetapi karena terjadi masalah pada keluaran
osilator, maka rangkaian ini akan diganti menggunakan AFG sebagai masukan frekuensi
carrier 100kHz sebagai syarat sinyal masuk ke balance modulator . Perancangan rangkaian
osilator ini dengan nilai keluaran frekuensi 134,9MHz, penyebab osilator tidak dapat bekerja
dengan baik karena terjadi masalah dengan jalur pcb dan rangkaian osilator yang dirancang
oleh penulis kurang sesuai. Presentase error yang dihasilkan pada frekuensi osilator setelah
100×10−3 −66×10−3
dibandingkan dengan perancangan yaitu × 100% = 34%. Dengan
100×10−3
presentase error 34%, rangkaian menghasilkan sinyal frekuensi sebesar 134,9MHz sehingga
rangkaian tidak sesuai dengan perancangan.
48
Gambar 4. 7 Amplitudo sinyal keluaran osilator
Gambar 4. 8 Amplitudo sinyal keluaran AFG

Gambar 4.7 menunjukkan amplitudo sinyal keluaran dari osilator dan Gambar 4.8
menunjukkan amplitude sinyal keluaran dari AFG. Sedangkan amplitude sinyal carrier yang
masuk ke balance modulator sebesar 4,60 Vpp atau 2,3 Vpp, sehingga sesuai dengan yang
disarankan pada datasheet balance modulator. Presentase error yang dihasilkan pada
49
2,5−2,3
amplitude AFG sebesar × 100% = 8%. Dengan presentase error 8% rangkaian masih
2,5
dapat bekerja sesuai syarat rangkaian balance modulator.
4.2.2.4 Balance Modulator

Balance modulator berfungsi untuk memodulasi sinyal carrier dan pemodulasi
sehingga menghasilkan sinyal termodulasi. Sinyal termodulasi yang dihasilkan memiliki
perbedaan fasa sebesar 90°. Gambar 4.9 menunjukkan spektrum frekuensi dari balance
modulator dari kanal I maupun dari kanal Q.
F1 dan F2 merupakan frekuensi fundamental yang menunjukkan puncak
tertinggi dari sinyal termodulasi. Spektrum frekuensi terdiri atas 2 yaitu F1 (USB penjumlahan
frekuensi carrier terhadap frekuensi pemodulasi yang terletak pada frekuensi 1,2MHz dan F2
(USB) yang merupakan hasil pengurangan frekuensi carrier terhadap frekuensi pemodulasi
yang terletak pada frekuensi 735,3kHz dan Dari hasil spektrum balance modulator,
menunjukkan bahwa rangkaian belum bekerja sesuai dengan perancangan. Berdasarkan grafik
antara sinyal pemodulasi, dan sinyal carrier terhadap sinyal termodulasi pada datasheet
MC1496, keluaran yang akan dihasilkan oleh balance modulator sekitar 0,64Vp.
Data keluaran
kanal Q
Data keluaran kanal I
Gambar 4. 9 Spektrum frekuensi balance modulator

50
Pada hasil pengambilan data diperoleh sinyal termodulasi dengan amplitude sebesar
780mVpp atau 390mVp. Presentase error yang dihasilkan oleh amplitude dari balance
modulator kanal I setelah dibandingkan dengan perancangan yaitu
0,64−390×10−3
× 100% = 0,39%
0,64
Pada kanal Q diperoleh sinyal termodulasi dengan amplitudos ebesar 576mVpp atau
288mVp. Presentase error yang dihasilkan oleh amplitude dari balance modulator kanal Q
setelah dibandingkan dengan perancangan yaitu
0,64×288×10−3
× 100% = 55%
0,64
Presentase error yang diperoleh amplitudo balance modulator pada kanal I dan kanal Q
tidak mempengaruhi kinerja alat sehingga rangkaian
4.2.2.5 Integrator
Integrator berfungsi sebagai penghasil sinyal carrier dikanal Q. Integrator berfungsi
untuk menggeser fasa dari osilator sebesar 90°. Seperti halnya dengan osilator, pada awalnya
amplitudo keluaran dari osilator bernilai 2V Gambar 4.10 menunjukkan sinyal keluaran
integrator.
Gambar 4. 10 Sinyal keluaran integrator

Frekuensi yang dihasilkan oleh integrator berdasarkan persamaan (4.3) sebesar
100kHz. Prosentase error yang dihasilkan pada frekuensi integrator setelah dibandingkan
51
100×10−3 ×100×10−3
dengan perancangan yaitu | | × 100% = 0%. Prosentase error sebesar
100×10−3
o%, tidak begitu mempengaruhi kinerja sistem. Secara keseluruhan rangkaian dapat
menghasilkan snyal termodulasi dengan frekuensi sebesar 100kHz, sehingga rangkaian sudah
dapat bekerja sesuai dengan perancangan.
Sedangkan amplitudo sinyal carrier yang akan masuk ke balance modulator, seperti
pada Gambar 4.14 tidak sama dengan yang disarankan pada datasheet balance modulator
tetapi sebesar 1,76Vpp atau 0,88Vp. Prosentase error yang dihasilkan oleh amplitudo
2−0,88
integrator setelah dibandingkan dengan perancangan sebesar × 100 = 56%.
2
Dengan presentase error 56%, rangkaian tidak bisa bekerja dengan baik sesuai
dengan perancangan. rangkaian pada integrator ini tidak bisa menggeser yg
diharapkan. Selisih periode dari sinyal frekuensi carrier dari AFG terhadap sinyal
integrator seperti pada Gambar 4.13 dapat dihitung dengan menggunakan persamaan (4.1)
Tselisih = T2-T1 = 4,36mS – 2,92mS = 1,44mS
4.2.2.6 Summing Amplifier

Summing amplifier berfungsi untuk menjumlahkan amplitude dan fasa dari sinyal
termodulasi dari kanal I dan kanal Q.
Gambar 4. 11 Keluaran summing amplifier

Gambar 4.11 menunjukkan hasil penjumlahan sinyal termodulasi dari kanal Q dan
kanal I. Amplitudo keluaran dari summing amplifier sebesar 480mVpp atau 240mVp.
52
Sedangkan berdasarkan perancangan, amplitudo keluaran dari summing amplifier yaitu

sebesar 0,905Vp.
Presentase error yang diperoleh dari amplitudo summing amplifier setelah
0,905−480×10−3
dibandingkan dengan perancangan yaitu × 100% = 0,46% Prosentase
0,905
error 0,46% tidak mempengaruhi kinerja dari alat, sehingga rangkaian summing amplifier
dapat bekerja sesuai dengan perancangan. Pada intinya amplitudo yang diperoleh modulator 8-
PSK dapat dibaca melalui osiloskop untuk memodulasi kembali sinyal. Nilai amplitudo dari
summing amplifier tidak sama dengan perancangan. Hal ini disebabkan karena masukan pada
rangkaian summing amplifier dari kanal Q maupun dari kanal I tidak tepat bernilai 0,64Vp.
4.2.2.7 BPF
Band Pass Filter digunakan hanya untuk melewatkan salah satu pasangan side band
dari sinyal termodulasi yaitu LSB yang merupakan frekuensi rendah dari sinyal tersebut.
Dalam hal ini sinyal termodulasi yang dilewatkan sebesar 97,5kHz. Pada perancangan, BPF
memiliki fc sebesar 90kHz dengan bandwidth yaitu 20kHz yang berada pada rentang frekuensi
80kHz (f1) sampai 100kHz (f2), seperti ditunjukkan pada Tabel 4.1
Tabel 4. 1 Data Pengukuran BPF
Vout AV
frek (kHz) Vin (V) (V) (db)
43,48 1 0,1 0,1
51,95 1 0,2 0,2
62,5 1 0,3 0,3
69,44 1 0,4 0,4
73,53 1 0,5 0,5
77,52 1 0,6 0,6
82,365 1 0,7 0,7
84,96 1 0,8 0,8
87,74 1 0,9 0,9
90 1 1 1
92,6 1 0,9 0,9
96,15 1 0,8 0,8
101,01 1 0,7 0,7
104,17 1 0,6 0,6
53
107,5 1 0,5 0,5

113,64 1 0,4 0,4
125 1 0,3 0,3
149,25 1 0,2 0,2
177,27 1 0,1 0,1
Dari hasil pengamatan data BPF yang ditunjukkan pada Tabel 4.1 dapat juga dibuat
dalam bentuk grafik tanggapan antara frekuensi terhadap penguatan (Av) seperti yang
ditunjukkan pada Gambar 4.12.
Gambar 4. 12 Grafik tanggapan BPF

Frekuensi cutoff ditentukan saat Av = 0,707 dari penguatan maksimum. Data
pengamatan BPF menunjukkan bahwa fc berada pada frekuensi 90kHz, sehingga prosentase
error yang diperoleh setelah dibandingkan dengan perancangan yaitu
90×10−3 −90×10−3
× 100% = 0%
90×10−3
Dengan prosentase error 0%, menunjukkan bahwa rangkaian sudah bekerja sesuai
dengan perancangan.Berdasarkan hasil pengambilan data, diperoleh f1 yaitu 82,365kHz
sehingga presentase error yang diperoleh setelah dibandingkan dengan perancangan yaitu
80×103 −82,365×103
× 100% =2,96%
80×103
Sedangkan nilai f2 yaitu 101,01kHz, sehingga prosentase error yang diperoleh setelah
dibandingkan dengan perancangan yaitu
100×103 −101,01×103
× 100% = 1,01%
100×103
54
Bandwidth yang diperoleh dari hasil pengamatan berdasarkan persamaan (2.42) yaitu
BW = f2 – f1 = 101,01kHz – 82,365kHz = 18,645kHz. Prosentase error yang diperoleh pada
bandwidth pada BPF setelah dibandingkan dengan perancangan yaitu
20×103 −18,645×103
× 100% = 6,78%
20×103
Dengan prosentase error 6,78%, rangkaian bisa melewatkan frekuensi LSB dari sinyal
termodulasi sehingga BPF dapat bekerja sesuai dengan perancangan.
BAB V
PENUTUP
5.1. Kesimpulan
Berdasarkan perancangan dan pengamatan yang telah dilakukan, maka
diperoleh beberapa kesimpulan sebagai berikut :
1. Secara keseluruhan modulator 8-PSK ini presentase keberhasilan lebih kecil dan lebih
banyak presentase error, karena cara membuat rangkaian pcb kurang teliti atau nilai
komponen yang menurun.
2. Modulator 8-PSK memiliki frekuensi carrier sebesar 100kHz dengan kecepatan data
sebesar 19,8kbps
3. Keluaran pada modulator 8-PSK dapat dibaca dengan baik dengan osiloskop
4. Ketika masukan data menggunakan saklar akan kesulitan menggunakan karena
frekuensi modulasinya sebesar 10kHz
5.2. Saran
Saran bagi pengembangan penelitian ini untuk menuju ke arah lebih baik dan
sempurna diantaranya adalah data digital pada modulator 8-PSK yang memiliki kecepatan
yang lebih kecil, dapat diuji dengan indicator LED untuk membuktikan bahwa data masukan
sudah benar, sehingga tidak perlu menggunakan osiloskop dan untuk pemilihan rangkaian
beserta simulasi pengerjaannya secara teliti sesuai dengan perhitungan.
55
DAFTAR PUSTAKA
[1] Maydhona Saputra, Efa .,Budianto, Prasetya, Budi., 2010, Perancangan dan Realisasi
Modulator dan Demodulator 16-ARY PSK,
https://www.google.com/url?sa=t&rct=j&q=&esrc=s&source=web&cd=3&ved=0ahUKEwimy
_ArsvXAhVF4yYKHaF1DRAQFgg2MAI&url=https%3A%2F%2Fopenlibrary.telkomuniversity.ac.i
d%2Fpustaka%2Ffiles%2F91630%2Fresume%2Fperancangan-dan-realisasi-modulator-dan-
demodulator-16-ary-psk.pdf&usg=AOvVaw1ivk7kj5-5lzZKpmXXya_p, diakses pada 12
November 2017.
[2] Novita, Inggit., 2008, Modulator QPSK, Tugas Akhir, Jurusan Teknik Elektro, FST,
Universitas Sanata Dharma, Yogyakarta.
[3] Susilawati, Indah., 2009, Simulasi Pembangkit Sinyal 8-Phase Shift Keying, Teknik
Elektro Universitas Mercu Buana, Yogayakarta.
[4] Fahmizal.,2011, Modulasi Sinyal,

https://fahmizaleeits.wordpress.com/2011/02/25/modulasi-sinyal/, diakses pada 17
November 2017.
[5] Kho, Dickson., 2012, Pengertian Dan Jenis-Jenis Modulasi Digital,

http://elektronika-dasar.web.id/pengertian-dan-jenis-jenis-modulasi-digital/, diakses pada 17
November 2017.
[6] Phase Shift Keying, 2002, http://pop.umm.ac.id/johan/uploads/elektro, Diakses pada

17 November 2017.
[7] Ariyanti, Sri., 2013, Analisis Kinerja Penggunaan Modulasi QPSK, 8PSK, 16QAM
Pada satelit Telkom-1,
http://download.portalgaruda.org/article.php?article=298969&val=7282&title=Analisis%20kinerja%2
0penggunaan%20%20%20modulasi%20QPSK,%208PSK,%2016QAM%20pada%20satelit%20Telkom-1,
diakses pada 5 Maret 2018.
56
57
[8] Sinatra, via., 2016, ET2080 JARINGAN TELEKOMUNIKASI,

http://slideplayer.info/slide/3788653/, diakses pada 5 Maret 2018.
[9] Nigam, Anil., 2014, DIGITAL MODULATION UNIT 3,

https://www.slideshare.net/aknigin/digital-communicationunit-3 diakses pada 5 Maret 2018.
[10] R.Smith, David., 2004, Digital Transmission System,

https://books.google.co.id/books?id=4IASeihofskC&pg=PA387&lpg=PA387&dq=Diagram+Fas
or+8psk&source=bl&ots=fbb8klmHuN&sig=kClyhiwfdQnfAOKVGBjqPpjKivY&hl=id&sa=X&ved
=0ahUKEwjxo6bZ2dXZAhUeTY8KHbdVBhwQ6AEIPTAF#v=onepage&q&f=false, diakses pada 5
Maret 2018.
[11] Tokheim, L.R., 1994,Prinsip-Prinsip Digital, edisi kedua, Erlangga, Jakarta.
[12] Coughlin.R., 1983, Penguat Operasional dan Rangkaian Terpadu Linear,

Erlangga, Jakarta.
[13] LM555TIMER,2000,http://eecs.oregonstate.edu/education/docs/datasheets/LM555.pdf,
diakses pada 5 Maret 2018
[14] DRS. Bisman P., M.ENG.SC., 2003, Pengendalian Papan Reklame Dengan
PROM Sistem PLA, USU digital library.http://library.usu.ac.id/download/fmipa/fisika-
bisman2.pdf, diakses pada 5 Maret 2018
[15] Widjanarka, W., 2006, Teknik Digital, Erlangga, Jakarta,
[16] _____, ______, 7476, Dual J-K Flip Flops with Preset and Clear, Texas
Instrument Incorporated, 1988.
[17] _____, ______, 7486, Quadruple 2-Input Exclusive-OR Gates, Texas

Instrument Incorporated, 1999.
[18] _____,2016, Demultiplexer (DEMUX) Digital Decoder Tutorial, https://www.electronics-
tutorials.ws/combination/comb_3.html, diakses pada 6 Maret 2018
[19] _____, ______, 74154, DM74LS154 4-Line to 16-Line Decoder/Demultiplexer,
Fairchild Semiconductor Corporation,2000
58
[20] _____, ______, M74HC4072, DUAL 4 INPUT OR GATE, SGS-THOMSON

MICROELECTRONICS, 1992
[21] _____, ______, CD 4047, CMOS LOW-POWER MONOSTABLE/ASTABLE
MULTIVIBRATOR, TEXAS INSTRUMENTS, 1997.
[22] _____, 2017, Rangkaian Inverter DC to AC menggunakan IC CD4047 dan IRFZ44,
http://syarif-projects.blogspot.co.id/2017/10/rangkaian-inverter-dc-to-ac-menggunakan_55.html
(Diakses pada 7 Maret 2018)
[23] Clayton, G., Winder, S., Operational Amplifier, Erlangga, Jakarta, 2004.
[24] Roddy, D., Coolen, J., Komunikasi Elektronika, edisi ketiga, Prenhallindo,
Jakarta, 2001.
[25] _____, ______, DM74LS393, Dual 4-Bit Binary Counter, FAIRCHILD

SEMICONDUCTORTM, 2002.
[26] _____, ______, MC 1496, Balanced Modulator/Demodulator, Motorola,1996.
[27] Malvino, P., Prinsip-Prinsip Elektronika, buku dua, Salemba Teknik,

Jakarta, 2004.
[28] Stanley, W.D., Operational Amplifier With Linear Integrated Circuit,

Macmillan Company, New York, 1994.
[29] Alexander, K., Sadiku, O., Fundamental of Electrical Circuit, 2nd ed,
McGraw-Hill Companies Inc, New York, 2004
[30] Prof. DR. Zuhal M.Sc.EE, Ir. Zhanggischan., Prinsip Dasar Elektroteknik, Gramedia ,
Jakarta,2004.https://books.google.co.id/books?id=9a4i21Li0A0C&pg=PR3&hl=id&source=gbs_
selected_pages&cad=2#v=onepage&q&f=false (Diakses pada 14 Oktober 2018)
LAMPIRAN
• Rangkaian Modulator 8-PSK
• Rangkaian Osilator
12V
R1
Pin 14
470
U1:A C1
1
U1:B 1nF D1
3 1N4733A
2 4
6
7400 5
7400
R2 U2:A U2:B U1:C U1:D
1 3 13 11 10 13
10M CLK Q0 CLK Q0
4 10 8 11
Q1 Q1
5 9 9 12
Q2 Q2
2 6 12 8
MR Q3 MR Q3
X1 7400 7400
C2 74393 74393
C4
1nF
22pF
CRYSTAL
C3
1nF
Output
• Rangkaian Balance Modulator

12V
R1
Pin 14
470
U1:A C1
1
U1:B 1nF D1
3 1N4733A
2 4
6
7400 5
7400
R2 U2:A U2:B U1:C U1:D
1 3 13 11 10 13
10M CLK Q0 CLK Q0
4 10 8 11
Q1 Q1
5 9 9 12
Q2 Q2
2 6 12 8
MR Q3 MR Q3
X1 7400 7400
C2 74393 74393
C4
1nF
22pF
CRYSTAL
C3
1nF
Output
L.1
L.2
• Tabel Nilai Vrms Pada Keluaran Q dan Clock

No Clock Q Vrms (Volt) •
1 1 0 4.37
2 1 1 4.39
3 1 0 3.54
4 1 1 2.38
5 1 0 2.55
6 1 1 2.71
7 1 0 3.33
8 1 1 2.50
9 1 0 3.39
10 1 1 2.74
11 1 0 3.31
12 1 1 2.63
13 1 0 3.43
14 1 1 2.77
15 1 0 3.47
16 1 1 2.82
17 1 0 2.59
18 1 1 3.39
19 1 0 2.64
20 1 1 3.27
21 1 0 2.70
22 1 1 3.29
23 1 0 3.67
Tabel Nilai Vrms Pada Keluaran I dan Clock
No Clock I Vrms (Volt)
1 1 0 4.88
2 1 1 4.89
3 1 0 3.94
4 1 0 2.65
5 1 1 2.84
6 1 0 3.02
7 1 0 3.71
8 1 1 2.80
9 1 0 3.79
10 1 0 3.07
11 1 1 3.70
12 1 0 2.94
L.3
13 1 0 3.84
14 1 1 3.11
15 1 0 3.89
16 1 0 3.15
17 1 1 2.92
18 1 0 3.81
19 1 0 2.96
20 1 1 3.66
21 1 0 3.03
22 1 0 3.69
23 1 1 3.00
24 1 0 3.30
• Tabel Nilai Vrms Pada Keluaran C dan Clock

No Clock C Vrms
1 1 0 810 mV
2 1 1 806mV
3 1 0 812mV
4 1 0 2.30V
5 1 1 3.24V
6 1 0 3.14V
7 1 0 2.64V
8 1 1 2.28V
9 1 0 2.62V
10 1 0 2.71V
11 1 1 2.69V
12 1 0 2.66V
13 1 0 2.72V
14 1 1 2.71V
15 1 0 2.89V
16 1 0 2.30V
17 1 1 3.13V
18 1 0 2.44V
19 1 1 1.99V
20 1 0 2.72V
21 1 1 2.78V
22 1 1 2.74V
23 1 0 2.75V
24 1 1 2.58V

Full PDF

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Full PDF

Diunggah oleh

Hak Cipta:

Format Tersedia

PLAGIAT MERUPAKAN TINDAKAN TIDAK TERPUJI

MODULATOR 8 – PSK (Phase Shift Keying)

JURUSAN TEKNIK ELEKTRO

MODULATOR 8 – PSK (Phase Shift Keying)

Alexander Boy Yogaswara

DEPARTMENT OF ELECTRICAL ENGINEERING

HALAMAN PERSEMBAHAN DAN MOTTO HIDUP

There is no easy walk to freedom anywhere, and many of us will

SkripSi ini kuberSembahkan untuk……

Kata kunci : modulasi, modulasi QPSK, modulator QPSK.

Keywords: modulation, QPSK modulation, QPSK modulator.

HALAMAN JUDUL ...................................................................................................................i

2.6.1 Saklar Toggle ....................................................................................................... 13

DAFTAR PUSTAKA .............................................................................................................. 57

Gambar 2.1 Proses Modulasi ....................................................................................................... 4

Gambar 3. 7 Sinyal keluaran hasil simulasi rangkaian pengali ................................................. 34

1.1. Latar Belakang

Berdasarkan permasalahan di atas, penulis akan mengembangkan suatu alat modulasi

1.2. Pembatasan Masalah

Batasan masalah pada tugas akhir ini adalah:

1. Keluaran modulator 8 – PSK memiliki pergeseran fasa sebesar +22.5˚, +67.5˚,

1.4. Metodologi Penulisan

Metode dalam penulisan Tugas Akhir ini yang digunakan:

1. Studi literatur adalah cara mengumpulkan dan mempelajari bahan-bahan yang

sinyal pemodulasi modulasi sinyal termodulasi

Gambar 2.1 menunjukkan proses modulasi. Sinyal pemodulasi dimodulasi dengan

2.2. Modulasi Digital

Pemodulasi (digital) Sinyal carrier (analog)

Gambar 2.2 Proses modulasi digital [2]

Gambar 2.3 Sinyal Keluaran PSK [2]

Sinyal keluaran dari PSK dinyatakan dengan [6]

2.4 Modulasi 8-PSK

Tabel 2. 1 Quadrature Signal Coefficiens for 8-psk Modulation [10]

Gambar 2. 4 Diagram Fasor 8-PSK [9]

Gambar 2. 5 Analisis Bandwidth modulasi 8-PSK [30]

Gambar 2. 6 Diagram Konstelasi 8-PSK [9]

2.5 Modulator 8-PSK

Gambar 2. 7 Diagram Blok proses signaling modulasi 8-PSK [9]

Setelah didapatkan sinyal 4 level PAM dari masing-masing rangkaian penyearah 2 ke 4

Tabel 2. 2 menunjukkan tabel kondisi keluaran tegangan modulasi 8-PSK

Linnear Summer = -0.541 sin ωc t -1.307cos ωct .= 1.41 sin(wc t – 112.5 ).

Gambar 2. 8 Proses Perkalian pada Product Modulator I

Gambar 2. 9 Proses PerkalianCosωc

Fungsi dari masing-masing test point adalah:

2.6 Komponen Pendukung Rangkaian Modulator 8-PSK

2.6.1 Saklar Toggle

Gambar 2. 10 Simbol Saklar SPDT

2.6.2 Register SIPO

Gambar 2. 11 Rangkaian register SIPO menggunakan flip-flop data

2.6.3 2 to 4 level Converter

Pada dasarnya 74139 adalah decoder/demultiplexer 2 ke 4 berkecepatan tinggi ganda

Gambar 2. 13 Rangkaian pada 2 to 4 level converter

pada Vi. Sehingga diperoleh :

𝐴β =1 merupakan suatu kondisi yang diperlukan untuk memperoleh osilasi dengan

Gambar 2. 14 Blok osilator [24]

Gambar 2. 15 Pin IC 74LS393 [25]

2.6.5 Balance Modulator (BM)

Besarnya nilai R5 pada pin 5 dinyatakan dengan [26]

Gambar 2. 16 Pin IC MC 1496 [26]

Gambar 2. 17 Rangkaian dasar integrator [27]

Fungsi transfer H(jω)dinyatakan dengan

sehingga menghasilkan respon amplitudo M(ω) yang dinyatakan dengan

Impedansi umpan balik dinyatakan dengan [28]