LABORATORIUM

TEKNIK DIGITAL DAN MIKROPROSESOR

PROGRAM STUDI TEKNIK ELEKRO

FAKULTAS TEKNIK
UNIVERSITAS UDAYANA

LAPORAN
PRAKTIKUM TEKNIK DIGITAL
PERCOBAAN 1

Laporan pratikum ini sudah dibuat secara bersama oleh:

GRUP 1

I Putu Sugiantara NIM. 2105541028

Muhammad Kalimullah NIM. 2105541032

PROGRAM STUDI TEKNIK ELEKTRO

FAKULTAS TEKNIK
UNIVERSITAS UDAYANA
2021
 PERCOBAAN 1
GERBANG DASAR

1. Tujuan percobaan
a. Memahami sifat komponen gerbang dasar dari IC digital
b. Memahami operasional komponen gerbang dasar dari IC digital
c. Memahami kode bilangan

2. Alat-alat Percobaan
a. Laptop
b. Perangkat lunak simulator digital yaitu proteus

3. Dasar teori
4. Langkah-langkah percobaan
4.1 Percobaan NAND gate

Gambar 4.1. NAND gate

Perhatikan gambar 4.1. di atas. Input NAND gate terdiri dari 2 yaitu A
dan B serta 1 output Y. Indikator untuk input A menggunakan LED L1
dan input B menggunakan LED L2 serta output Y menggunakan LED
L3. Jika LED menyala berarti logika ‘1’ dan bila padam berarti logika
‘0’.
Langkah-langkah yang harus dilakukan untuk melakukan percobaan
ini adalah :
1. Gambarkan rangkaian 4.1 pada simulator yang anda pakai
2. Kemudian isilah tabel 4.1, dengan mengatur saklar input A dan B
Tabel 4.1 Percobaan Nand gate
B A Y
0 0
0 1
1 0
1 1
3. Perhatikan dan catat tipe IC yang anda pakai percobaan

4.2 Percobaan NOT gate

Gambar 4.2. NOT gate

 Perhatikan gambar 4.2.. Input NOT gate terdiri dari 1 yaitu A serta 1
output Y. Langkah-langkah percobaan ini adalah :
1. Gambarkan rangkaian 4.2 pada simulator yang anda pakai
2. Kemudian isilah tabel berikut, dengan mengatur saklar input A
Tabel 4.2 Percobaan Not gate
A Y Vin Vout
0
1
3. Lakukan pengukuran tegangan pada masing masing kombinasi,
(Hati3 short).
4. Perhatikan dan catat tipe IC yang anda pakai percobaan

4.3 Percobaan AND gate

Gambar 4.3. AND gate

Perhatikan gambar 4.3. Input AND gate terdiri dari 2 yaitu A dan B serta
1 output Y. Langkah-langkah percobaan ini adalah :
1. Gambarkan rangkaian 4.3 pada simulator yang anda pakai
2. Kemudian isilah tabel 4.3, dengan mengatur saklar input A dan B
Tabel 4.3 Percobaan And gate
B A Y
0 0
0 1
1 0
1 1
3. Perhatikan dan catat tipe IC yang anda pakai percobaan
4.4 Percobaan NOR gate

Gambar 4.4. NOR gate

Perhatikan gambar 4.4. Input NOR gate terdiri dari 2 yaitu A dan B
serta 1 output Y. Langkah-langkah percobaan adalah sbb:
1. Gambarkan rangkaian 4.4 pada simulator yang anda pakai
2. Kemudian isilah tabel 4.4, dengan mengatur saklar input A dan B

Tabel 4.4 Percobaan Nor gate

B A Y
0 0
0 1
1 0
1 1
3. Perhatikan dan catat tipe IC yang anda pakai percobaan

4.5 Percobaan OR gate

Gambar 4.5. OR gate

Perhatikan gambar 4.5. Input OR gate terdiri dari 2 yaitu A dan B serta
1 output Y. Langkah-langkah yang dilakukan untuk melakukan
percobaan ini adalah :
1. Gambarkan rangkaian 4.5 pada simulator yang anda pakai
2. Kemudian isilah tabel berikut, dengan mengatur saklar input A dan B
 Tabel 4.5 Percobaan OR gate
B A Y
0 0
0 1
1 0
1 1
3. Perhatikan dan catat tipe IC yang anda pakai percobaan

4.6 Percobaan XOR gate

Gambar 4.6. XOR gate

Perhatikan gambar 4.6. Input XOR gate terdiri dari 2 yaitu A dan B
serta 1 output Y.
Langkah-langkah percobaan ini adalah :
1. Gambarkan rangkaian 4.6 pada simulator yang anda pakai
2. Kemudian isilah tabel 4.6, dengan mengatur saklar input A dan B
Tabel 4.6 Percobaaan XOR gate
B Teg(volt) A Teg(volt) Y Teg(volt)
0 0
0 1
1 0
1 1

3.Lakukan pengukuran teg output dan teg input pada masing-masing

kombinasi saklar, catat hasilnya pada tabel 4.6
4. Perhatikan dan catat tipe IC yang anda pakai percobaan
4.7 Percobaan XNOR gate

Gambar 4.7. XNOR gate

Perhatikan gambar 4.7. Input XNOR gate terdiri dari 2 yaitu A dan B
serta 1 output Y. Langkah-langkah percobaan ini adalah sbb:
.
1. Gambarkan rangkaian 4.6 pada simulator yang anda pakai
2. Kemudian isilah tabel 4.7, dengan mengatur saklar input A dan B
Tabel 4.7 Percobaan Xnor gate
B A Y VA VB VY
0 0
0 1
1 0
1 1
3.Lakukan pengukuran teg output dan teg input pada tiap kombinasi
saklar
4. Perhatikan dan catat tipe IC yang anda pakai percobaan

4.8 Desain rangkaian logika konversi kode biner 4 bit ke kode gray 4 bit
Langkah-langkah percobaan:
1. Tuliskan table kebenaran kode biner 4 bit dan kode gray 4 bit
pasangannya
2. Carilah persaman aljabar sederhana yang menghubungkan ke dua
kode ini dengan memasukkanya ke dalam Kmap
4. Dari langkah 2, buktikan persamaan aljabar yang didapat adalah(*
= xor)
G3=B3; G2=B3  B2; G1=B1  B2 ; G0=B1 B0;
 5. Gambarkan persamaan pada langkah 4 pada simulator yang anda
pakai dan buktikan bahwa hasilnya sesuai dengan table kebenaran
pada langkah 1

4.9 Desain rangkaian logika konversi kode gray 4 bit ke kode biner 4 bit
Langkah-langkah percobaan dilakukan dengan menyesuaikan seperti
Percobaan 4.8 dengan variable input adalah kode gray 4 bit
(G3,G2,G1,G0) dan variable output adalah kode biner 4 bit
(B3,B2,B1,B0)

4.10Gerbang Universal (nand dan nor)

Langkah-langkah percobaan:
1. Dari hasil langkah 4 pada percobaan 4.8 buatlah persamaan tersebut
hanya dengan menggunakan gerbang NAND,
2. Gambarkan rangkaian pada langkah 1 pada simulator anda dan
buktikan berupa table kebenaran bahwa hasilnya sama dengan hasil
pada langkah 1 percobaan 4.8.

5. Pertanyaan
1. Gerbang Nand dan Nor adalah gerbang universal apa maksudnya dan berikan
contoh gambar gerbang logikanya masing-masing satu.
2. Apa yg dimaksud dgn VOH, VIH, VIL,,VOL, IIL, IIH,IOH, IOL
3. Berikan nilai/harganya sesuai dg soal 2 untuk IC TTL 74LS04
4. Gerbang XNOR adalah fungsi genap apa maksudnya, berikan persamaan
aljabarnya untuk 3 variabel input ABC dan buat table kebenarannya.
5. Apa arti prefik ALS, LS, HC, HCT pada IC digital
6. IC 74LS00 adalah IC ... karena terdiri dari...nand gate pada satu IC
7. Gambarkan rangkain gerbang internal IC 74LS86 (connection diagram)
8. Berikan tabel kebenaran gerbang NAND 3 input, NOR 3 input
9. Berikan table kebenaran konversi kode biner 3 bit dengan kode gray 3 bit
10. Persamaan theorem de Morgan 3 input adalah (xyz)’=(x’+y’+z’), buktikan
persamaan ini dalam bentuk table kebenaran
6. Hasil Percobaan
6.1 Percobaan NAND gate

Gambar 6.1. NAND gate

Dari gambar 6.1. di atas. Input NAND gate terdiri dari 2 yaitu A dan B
serta 1 output LED D3 Green. Indikator untuk input A menggunakan
LED D1 Blue dan input B menggunakan LED D2 Blue serta output Y
menggunakan LED D3 Green. Jika LED menyala berarti logika ‘1’
dan bila padam berarti logika ‘0’.
Hasil yang didapat dalam percobaan ini yaitu :
1. isian tabel 6.1, dengan mengatur saklar input A dan B
Tabel 6.1 Percobaan Nand gate
B A Y
0 0 1
0 1 1
1 0 1
1 1 0

2. tipe IC yang dipakai dalam percobaan ini adalah IC 74S00

3. DataSheet NAND Gate
 IC ini berisi empat gerbang independen yang masing-masing
melakukan fungsi logika NAND

6.2 Percobaan NOT gate

Gambar 6.2. NOT gate

Dari gambar 6.2. Input NOT gate terdiri dari 1 yaitu A serta 1 output Y.
Hasil dari percobaan ini adalah :
1. Isian tabel percobaan Not Gate, dengan mengatur saklar input A
Tabel 6.2 Percobaan Not gate
A Y Vin Vout
0 1 0,00 4,99
1 0 4,99 0,00

2. tipe IC yang kami pakai dalam percobaan ini adalah IC 74LS04

3. DataSheet Not Gate
 Gerbang NOT ini berfungsi sebagai pembalik keadaan. Jika input
bernilai 1 maka outputnya akan bernilai 0 dan begitu juga sebaliknya

6.3 Percobaan AND gate

Gambar 6.3. AND gate

Dari gambar 4.3. Input AND gate terdiri dari 2 yaitu A dan B serta 1
output Y. Hasil percobaan ini adalah :
1. Isian tabel 6.3, dengan mengatur saklar input A dan B
Tabel 6.3 Percobaan And gate
B A Y
0 0 0
0 1 0
1 0 0
1 1 1
2. Tipe IC yang dipakai dalam percobaan ini yaitu IC 74LS08
 3. DataSheet AND Gate

setiap jalur dari AND gate tersebut memiliki 2 pin untuk input dan 1 pin
untuk output dari AND gate tersebut dan ada 2 pin untuk power dan
ground pada ic tersebut.

6.4 Percobaan NOR gate

Gambar 6.4. NOR gate

Dari gambar 6.4. Input NOR gate terdiri dari 2 yaitu A dan B serta 1
output Y. Hasil percobaan adalah :
1. Isian tabel 6.4, dengan mengatur saklar input A dan B
Tabel 6.4 Percobaan Nor gate
B A Y
0 0 1
0 1 0
1 0 0
1 1 0
2. tipe IC yang dipakai dalam percobaan ini adalah 74S02
 3. DataSheet NOR Gate

Setiap jalur NOR gate memiliki 2 pin input dan 1 pin output dan
memiliki 2 pin untuk power dan ground. NOR gate adalah gabungan
antara gerbang OR dan gerbang NOT, maka hasil dari NOR gate ini
akan menjadi Kebalikan dari gerbang OR.

6.5 Percobaan OR gate

Gambar 6.5. OR gate

Dari gambar 6.5. Input OR gate terdiri dari 2 yaitu A dan B serta 1
output Y. Hasil percobaan ini adalah :
1. Isian tabel 6.5, dengan mengatur saklar input A dan B
Tabel 6.5 Percobaan OR gate
B A Y
0 0 0
0 1 1
1 0 1
1 1 1
2. tipe IC yang dipakai dalam percobaan ini adalah IC 7432
 3. DataSheet OR Gate

setiap jalur OR gate memiliki 2 pin input dan 1 pin output dan memiliki
2 pin untuk power dan ground. IC 7432 ini akan menghasilkan output 1
jika semua atau salah satu input merupakan bilangan biner 1.
Sedangkan output akan menghasilkan 0 jika semua inputnya adalah
bilangan biner 0

6.6 Percobaan XOR gate

Gambar 6.6. XOR gate

Dari gambar 6.6. Input XOR gate terdiri dari 2 yaitu A dan B serta 1
output Y.
Hasil percobaan ini adalah :
1. isilan tabel 6.6, dengan mengatur saklar input A dan B
Tabel 6.6 Percobaaan XOR gate
B Teg(volt) A Teg(volt) Y Teg(volt)
0 0v 0 0v 0 0v
0 0v 1 4,9 v 1 3,2 v
1 4,9 v 0 0v 1 3,2 v
 1 4,9 v 1 4,9 v 0 0v

2. tipe IC yang dipakai dalam percobaan adalah IC 74HC86

3. DataSheet XOR Gate

Gerbang XOR ini memerlukan dua input untuk menghasilkan satu

output. Jika input berbeda (misalkan: input A=1, input B=0) maka
output yang dihasilkan adalah bilangan biner 1. Sedangkan jika input
adalah sama maka akan menghasilkan output dengan bilangan biner
0.

6.7 Percobaan XNOR gate

Gambar 6.7. XNOR gate

Dari gambar 4.7. Input XNOR gate terdiri dari 2 yaitu A dan B serta 1
output Y. hasil percobaan ini adalah sbb:
1. isilan tabel 6.7, dengan mengatur saklar input A dan B
 Tabel 4.7 Percobaan Xnor gate
B A Y VA VB VY
0 0 1 0v 0v 2,2 v
0 1 0 0v 4,9 v 0v
1 0 0 4,9 v 0v 0v
1 1 1 4,9 v 4,9 v 2,2 v
2. tipe IC yang dipakai dalam percobaan adalah IC 4077
3. DataSheet XNOR Gate

Gerbang XNOR ini memerlukan dua input untuk menghasilkan satu

output. Jika input berbeda (misalkan: input A=1, input B=0) maka
output yang dihasilkan adalah bilangan biner 0. Sedangkan jika input
adalah sama maka akan menghasilkan output dengan bilangan biner 1

6.8 Desain rangkaian logika konversi kode biner 4 bit ke kode gray 4 bit
Hasil percobaan:
1. Table kebenaran kode biner 4 bit dan kode gray 4 bit pasangannya
Binary Grey
B3 B2 B1 B0 G3 G2 G1 G0
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 0
0 1 0 0 0 1 1 0
0 1 0 1 0 1 1 1
0 1 1 0 0 1 0 1
 0 1 1 1 0 1 0 0
1 0 0 0 1 1 0 0
1 0 0 1 1 1 0 1
1 0 1 0 1 1 1 1
1 0 1 1 1 1 1 0
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 1
1 1 1 0 1 0 0 1
1 1 1 1 1 0 0 0

2. persaman aljabar sederhana yang menghubungkan ke dua kode ini

dengan memasukkanya ke dalam Kmap
a. Kmap G0
B1,B0
B3,B2
00 01 11 10

00
0 1 0 1

01 0 1 0 1

11 0 1 0 1

10 0 1 0 1

Biru : ̅𝐵̅1̅𝐵0
Jingga : 𝐵1̅𝐵̅0̅
Persamaan : 𝐺0 = 𝐵̅1̅𝐵0 + 𝐵1̅𝐵̅0̅
𝐺0 = 𝐵1 ⊕ 𝐵0

b. Kmap G1
B1,B0 B3,B2
00 01 11 10

00
0 0 1 1

01 1 1 0 0

11 1 1 0 0

10 0 0 1 1

Biru : 𝐵1̅𝐵̅2̅
Jingga : ̅𝐵̅1̅𝐵2
Persamaan : 𝐺1 = 𝐵1𝐵̅̅̅2̅ + 𝐵̅̅̅1̅𝐵2
 𝐺1 = 𝐵2 ⊕ 𝐵1

c. Kmap G2
B1,B0 B3,B2
00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 0 0 0 0

10 1 1 1 1

Jingga : 𝐵2̅𝐵̅3̅
Biru : ̅𝐵̅2̅𝐵3
Persamaan : 𝐺2 = 𝐵2𝐵̅̅̅3̅ + 𝐵̅̅̅2̅𝐵3
𝐺2 = 𝐵3 ⊕ 𝐵2

d. Kmap G3
B1,B0 B3,B2
00 01 11 10

00 0 0 0 0

01 0 0 0 0

11 1 1 1 1

10 1 1 1 1

Jingga : 𝐵3
Persamaan : 𝐺3 = 𝐵3

4. Dari langkah 2, pembuktian persamaan aljabar yang

didapat adalah(* = xor)
a. G3=B3
Jingga : 𝐵3
Persamaan : 𝐺3 = 𝐵3

b. G2=B3  B2
Jingga : 𝐵2̅𝐵̅3̅
Biru : ̅𝐵̅2̅𝐵3
Persamaan : 𝐺2 = 𝐵2𝐵̅̅̅3̅ + 𝐵̅̅̅2̅𝐵3
𝐺2 = 𝐵3 ⊕ 𝐵2
G2 = B3*B2
 c. G1=B1  B2
Biru : 𝐵1̅𝐵̅2̅
Jingga :𝐵̅ ̅1̅𝐵2
Persamaan : 𝐺1 = 𝐵1𝐵̅̅̅2̅ + 𝐵̅̅̅1̅𝐵2
𝐺1 = 𝐵2 ⊕ 𝐵1
G1 = B2 * B1

d. G0=B1 B0
Biru : ̅𝐵̅1̅𝐵0
Jingga : 𝐵1̅𝐵̅0̅
Persamaan : 𝐺0 = 𝐵̅1̅𝐵0 + 𝐵1̅𝐵̅0̅
𝐺0 = 𝐵1 ⊕ 𝐵0
G0 = B1*B0

5. Gambaran persamaan pada langkah 4 pada simulator Proteus dan

pembuktian bahwa hasilnya sesuai dengan table kebenaran pada
langkah 1
1. Rangakain Binary to Gray

2. Pembuktian dengan Truth Table

Binary Grey
B3 B2 B1 B0 G3 G2 G1 G0
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 0
0 1 0 0 0 1 1 0
0 1 0 1 0 1 1 1
0 1 1 0 0 1 0 1
0 1 1 1 0 1 0 0
1 0 0 0 1 1 0 0
1 0 0 1 1 1 0 1
1 0 1 0 1 1 1 1
1 0 1 1 1 1 1 0
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 1
1 1 1 0 1 0 0 1
1 1 1 1 1 0 0 0
6.9 Desain rangkaian logika konversi kode gray 4 bit ke kode biner 4 bit
Hasil percobaan:
1. Table kebenaran kode Grey 4 bit dan kode Binary 4 bit pasangannya
Grey Binary
G3 G2 G1 G0 B3 B2 B1 B0
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 0
0 1 0 0 0 1 1 1
0 1 0 1 0 1 1 0
0 1 1 0 0 1 0 0
0 1 1 1 0 1 0 1
1 0 0 0 1 1 1 1
1 0 0 1 1 1 1 0
1 0 1 0 1 1 0 0
1 0 1 1 1 1 0 1
1 1 0 0 1 0 0 0
1 1 0 1 1 0 0 1
1 1 1 0 1 0 1 1
1 1 1 1 1 0 1 0

2. persaman aljabar sederhana yang menghubungkan ke dua kode ini

dengan memasukkanya ke dalam Kmap

a. Kmap B0
G1,G0 G3,G2
00 01 11 10

00
0 1 0 1

01 1 0 1 0

11 0 1 0 1

10 1 0 1 0

Merah : ̅𝐺̅3̅𝐺̅2̅𝐺̅1̅𝐺0
Jingga : ̅𝐺̅3̅𝐺̅2̅𝐺1𝐺̅̅̅0̅
Kuning : ̅𝐺̅3̅𝐺2̅𝐺̅1̅𝐺0
 Hijau Muda: ̅𝐺̅3̅𝐺2𝐺1𝐺0
Hijau Tua : 𝐺3𝐺2̅𝐺̅1̅𝐺0
Biru Muda : 𝐺3𝐺2𝐺1̅𝐺̅0̅
Biru Tua : 𝐺3̅𝐺̅2̅𝐺̅1̅𝐺̅0̅
Ungu : 𝐺3̅𝐺̅2̅𝐺1𝐺0

Persamaan : 𝐵0 = ̅𝐺̅3̅𝐺̅2̅𝐺̅1̅𝐺0 + 𝐺̅3̅𝐺̅2̅𝐺1𝐺̅0̅ +

𝐺̅̅̅3̅𝐺2̅𝐺̅1̅𝐺0 + 𝐺̅̅̅3̅𝐺2𝐺1𝐺0 + 𝐺3𝐺2𝐺̅̅̅1̅𝐺0 + 𝐺3𝐺2𝐺1̅𝐺̅0̅ +
𝐺3̅𝐺̅2̅𝐺̅1̅𝐺̅0̅ + 𝐺3̅𝐺̅2̅𝐺1𝐺0

b. Kmap B1
G1,G0 G3,G2
00 01 11 10

00
0 0 1 1

01
1 1 0 0

11 0 0 1 1

10 1 1 0 0

Jingga : ̅𝐺̅3̅𝐺̅2̅𝐺1
Kuning : ̅𝐺̅3̅𝐺2̅𝐺̅1̅
Hijau : 𝐺3𝐺2𝐺1
Biru : 𝐺3̅𝐺̅2̅𝐺1

Persamaan : 𝐵1 = 𝐺̅3̅𝐺̅2̅𝐺1 + 𝐺̅̅̅3̅𝐺2𝐺̅̅̅1̅ + 𝐺3𝐺2𝐺1 +

𝐺3̅𝐺̅2̅𝐺1
 c. Kmap G2
G1,G0 G3,G2
00 01 11 10

00
0 0 0 0

01
1 1 1 1

11 0 0 0 0

10 1 1 1 1

Jingga : ̅𝐺̅3̅𝐺2
Biru : 𝐺3̅𝐺̅2̅
Persamaan : 𝐵2 = 𝐺̅̅̅3̅𝐺2 + 𝐺3𝐺̅̅̅2̅
𝐵2 = 𝐺3 ⊕ 𝐺2

d. Kmap G3
G1,G0 G3,G2
00 01 11 10

00
0 0 0 0

01 0 0 0 0

11 1 1 1 1

10 1 1 1 1

Jingga : 𝐺3
Persamaan : 𝐵3 = 𝐺3
𝐵3 = 𝐺3

4. Dari langkah 2, pembuktian persamaan aljabar yang

didapat adalah(* = xor)
a. B3=G3
Jingga : 𝐺3
Persamaan : 𝐵3 = 𝐺3

b. B2=G3  G2
Jingga : ̅𝐺̅3̅𝐺2
Biru : 𝐺3̅𝐺̅2̅
Persamaan : 𝐵2 = 𝐺̅̅̅3̅𝐺2 + 𝐺3𝐺̅̅̅2̅
𝐵2 = 𝐺3 ⊕ 𝐺2
B2 = G3*G2
c. B1 =G3  G2 * G1
Jingga : ̅𝐺̅3̅𝐺̅2̅𝐺1
Kuning : ̅𝐺̅3̅𝐺2̅𝐺̅1̅
Hijau : 𝐺3𝐺2𝐺1
Biru : 𝐺3̅𝐺̅2̅𝐺1

Persamaan : 𝐵1 = 𝐺̅3̅𝐺̅2̅𝐺1 + ̅𝐺̅3̅𝐺2𝐺̅̅̅1̅ + 𝐺3𝐺2𝐺1 +

𝐺3̅𝐺̅2̅𝐺1

B1 = G3*G2*G1

d. B0=G3*G2*G1*G0
Merah : ̅𝐺̅3̅𝐺̅2̅𝐺̅1̅𝐺0
Jingga : ̅𝐺̅3̅𝐺̅2̅𝐺1𝐺̅̅̅0̅
Kuning : ̅𝐺̅3̅𝐺2̅𝐺̅1̅𝐺0
Hijau Muda: ̅𝐺̅3̅𝐺2𝐺1𝐺0
Hijau Tua : 𝐺3𝐺2̅𝐺̅1̅𝐺0
Biru Muda : 𝐺3𝐺2𝐺1̅𝐺̅0̅
Biru Tua : 𝐺3̅𝐺̅2̅𝐺̅1̅𝐺̅0̅
Ungu : 𝐺3̅𝐺̅2̅𝐺1𝐺0

Persamaan : 𝐵0 = ̅𝐺̅3̅𝐺̅2̅𝐺̅1̅𝐺0 + 𝐺̅3̅𝐺̅2̅𝐺1𝐺̅0̅ +

𝐺̅̅̅3̅𝐺2̅𝐺̅1̅𝐺0 + 𝐺̅̅̅3̅𝐺2𝐺1𝐺0 + 𝐺3𝐺2𝐺̅̅̅1̅𝐺0 + 𝐺3𝐺2𝐺1̅𝐺̅0̅ +
𝐺3̅𝐺̅2̅𝐺̅1̅𝐺̅0̅ + 𝐺3̅𝐺̅2̅𝐺1𝐺0

B0 = G3*G2*G1*G0
 5. Gambaran persamaan pada langkah 4 pada simulator Proteus dan
pembuktian bahwa hasilnya sesuai dengan table kebenaran pada
langkah 1
1. Rangakain Binary to Gray

2. Pembuktian dengan Truth Table

Grey Binary
G3 G2 G1 G0 B3 B2 B1 B0
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 0
0 1 0 0 0 1 1 1
0 1 0 1 0 1 1 0
0 1 1 0 0 1 0 0
0 1 1 1 0 1 0 1
1 0 0 0 1 1 1 1
1 0 0 1 1 1 1 0
1 0 1 0 1 1 0 0
1 0 1 1 1 1 0 1
1 1 0 0 1 0 0 0
1 1 0 1 1 0 0 1
1 1 1 0 1 0 1 1
1 1 1 1 1 0 1 0

6.10 Gerbang Universal (nand dan nor)

Hasil percobaan:
1. Dari hasil langkah 4 pada percobaan 4.8 didapati persamaan yang
hanya dengan menggunakan gerbang NAND
a. Kmap G0
B1,B0 B3,B2
00 01 11 10

00
0 1 0 1

01 0 1 0 1

11 0 1 0 1

10 0 1 0 1

Biru : ̅𝐵̅1̅𝐵0
Jingga : 𝐵1̅𝐵̅0̅
Persamaan : 𝐺0 = 𝐵̅1̅𝐵0 + 𝐵1̅𝐵̅0̅
𝐺 = 𝐵1 𝐵 ̅ ̅1 + 𝐵1 𝐵̅̅̅0 + 𝐵0 𝐵̅̅̅1 + 𝐵0 ̅𝐵̅0
𝐺0 = 𝐵1 (𝐵̅̅̅1 + ̅𝐵̅0 ) + 𝐵0 (𝐵̅̅̅1 + ̅𝐵̅0 )
𝐺0 = (𝐵1 (𝐵̅1𝐵 ̅ ̅0 )) + (𝐵0 (𝐵 ̅ ̅1𝐵
̅ ̅0 ))
̅
𝐺0 = (𝐵(1 𝐵𝐵̅ ̅̅ ̅ ̅ ̅̅ ̅ ̅
̅ 1)̅ )0+ (𝐵(𝐵𝐵 ̅ ̅ ̅ ̅ ̅
̅ 0)̅ 1 0
𝐺0 = (̅𝐵̅̅̅(1 ̅𝐵̅̅̅𝐵 ̅ 1̅)̅ ̅)0+ (̅𝐵̅(̅𝐵̅𝐵 ̅ 0̅)̅ 1 0
𝐺0 = (̅𝐵̅̅̅(1 ̅𝐵̅+ ̅ 1̅𝐵̅)̅ ̅)̅.̅(0̅𝐵̅̅̅(̅𝐵̅+
̅ ̅𝐵0 ̅̅̅)̅ 1 0

b. Kmap G1
B1,B0 B3,B2
00 01 11 10

00
0 0 1 1

01 1 1 0 0

11 1 1 0 0

10 0 0 1 1

Biru : 𝐵1̅𝐵̅2̅
Jingga : ̅𝐵̅1̅𝐵2
Persamaan : 𝐺1 = 𝐵1𝐵̅̅̅2̅ + 𝐵̅̅̅1̅𝐵2
𝐺1 = 𝐵2 ̅𝐵̅2 + 𝐵2 𝐵̅̅̅1 + 𝐵1 𝐵̅̅̅2 + 𝐵1 ̅𝐵̅1
𝐺1 = 𝐵2 (𝐵̅̅̅2 + ̅𝐵̅1 ) + 𝐵1 (𝐵̅̅̅2 + ̅𝐵̅1 )
𝐺1 = (𝐵2 (𝐵̅2̅𝐵̅1 )) + (𝐵1 (̅𝐵̅2̅𝐵̅1 ))
𝐺1 = (̅𝐵̅̅̅(2 ̅𝐵̅̅̅̅𝐵2̅)̅ ̅)1+ (̅𝐵̅(̅𝐵̅̅𝐵1̅)̅ 2 1
𝐺1 = (̅𝐵̅̅̅(2 ̅𝐵̅+ ̅ 2̅𝐵̅)̅ ̅)̅.̅(1̅𝐵̅̅̅(̅𝐵̅+
̅ ̅𝐵1 ̅̅̅)̅ 2 1
 c. Kmap G2
B1,B0 B3,B2
00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 0 0 0 0

10 1 1 1 1

Jingga : 𝐵2̅𝐵̅3̅
Biru : ̅𝐵̅2̅𝐵3
Persamaan : 𝐺2 = 𝐵2𝐵̅̅̅3̅ + 𝐵̅̅̅2̅𝐵3
𝐺2 = 𝐵3 ̅𝐵̅3 + 𝐵3 𝐵̅̅̅2 + 𝐵2 𝐵̅̅̅3 + 𝐵2 ̅𝐵̅2
𝐺2 = 𝐵3 (𝐵̅̅̅3 + ̅𝐵̅2 ) + 𝐵2 (𝐵̅̅̅3 + ̅𝐵̅2 )
𝐺2 = (𝐵3 (𝐵̅3̅𝐵̅2 )) + (𝐵2 (̅𝐵̅3̅𝐵̅2 ))
𝐺2 = (̅𝐵̅̅̅(3 ̅𝐵̅̅̅𝐵
̅ 3̅)̅ ̅)2+ (̅𝐵̅(̅𝐵̅𝐵 ̅ 2̅)̅ 3 2
𝐺2 = (̅𝐵̅̅̅(3 ̅𝐵̅+ ̅ 3̅𝐵̅)̅ ̅)̅.̅(̅𝐵̅̅̅(̅𝐵̅+
̅ ̅𝐵2 ̅̅̅)̅ 3 2
2

d. Kmap
G3
B1,B0 B3,B2
00 01 11 10

00 0 0 0 0

01 0 0 0 0

11 1 1 1 1

10 1 1 1 1

Jingga : 𝐵3
Persamaan : 𝐺3 = 𝐵3

2. Gambaran rangkaian pada langkah 1 pada simulator proteus dan

pembuktian berupa table kebenaran bahwa hasilnya sama dengan
hasil pada langkah 1 percobaan 4.8.
1. Rangakain Binary to Gray with NAND Gate

2. Pembuktian dengan Truth Table

Binary Grey
B3 B2 B1 B0 G3 G2 G1 G0
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 0
0 1 0 0 0 1 1 0
0 1 0 1 0 1 1 1
0 1 1 0 0 1 0 1
0 1 1 1 0 1 0 0
1 0 0 0 1 1 0 0
1 0 0 1 1 1 0 1
1 0 1 0 1 1 1 1
1 0 1 1 1 1 1 0
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 1
1 1 1 0 1 0 0 1
1 1 1 1 1 0 0 0
7. Analisis Hasil Percobaan
Dari hasil rangkain percobaan paktikum diatas terbuksi bahwa sifat sifat
gerbang logika dapat dijbarkan sebagai berikut :
Gerbang NAND (Not – AND) memiliki output yang biasanya pada level
logika “1” dan hanya menjadi “LOW” ke level logika “0” ketika SEMUA
inputnya berada pada level logika “1”. Gerbang Logika NAND adalah kebalikan
atau bentuk “Pelengkap” dari gerbang AND. Ekspresi logika atau Boolean yang
diberikan untuk gerbang logika NAND adalah untuk Penjumlahan Logika, yang
merupakan kebalikan dari gerbang AND, dan yang dibuktikan pada hasil
percobaan 6.1 serta dapat mengonfersi kode bilangan binary to gray yang
dibuktikan pada hasil percobaan 6.10.
Gerbang NOT (pembalik) adalah perangkat input tunggal yang memiliki level
output yang biasanya pada level logika "1" dan menjadi "LOW" ke level logika
"0" ketika input tunggalnya berada pada level logika "1", dengan kata lain "
membalikkan” sinyal inputnya. Output dari gerbang NOT hanya mengembalikkan
"TINGGI" lagi ketika inputnya berada pada level logika "0" yang dibuktikan pada
hasil percobaan 6.2.
Gerbang AND hanya mengembalikan “LOW” lagi ketika APAPUN dari
inputnya berada pada level logika “0”. Dengan kata lain untuk gerbang logika
AND, setiap input LOW akan memberikan output LOW yang dibuktikan pada
hasil percobaan 6.3.
Gerbang inklusif NOR (Not-OR) memiliki output yang biasanya pada level
logika "1" dan hanya menjadi "RENDAH" ke level logika "0" ketika APAPUN
dari inputnya berada pada level logika "1". Gerbang Logika NOR adalah bentuk
kebalikan atau “Pelengkap” dari gerbang OR inklusif yang dibuktikan pada hasil
percobaan 6.4 .
Gerbang Logika OR hanya mengembalikan "RENDAH" lagi ketika SEMUA
inputnya berada pada level logika "0". Dengan kata lain untuk gerbang logika OR,
setiap input “TINGGI” akan memberikan output “TINGGI”, level logika “1”
yang dibuktikan pada hasil percobaan 6.5.
Gerbang XOR ini memerlukan dua input untuk menghasilkan satu output. Jika
input berbeda (misalkan: input A=1, input B=0) maka output yang dihasilkan
adalah bilangan biner 1. Sedangkan jika input adalah sama maka akan
menghasilkan output dengan bilangan biner 0 yang dibuktikan pada hasil
percobaan 6.6 serta XOR Gate juga mampu untuk mengonversi kode bilangan
binary to gray dan gray to binary yang dibuktikan pada hasil percobaan 6.8 dan
6.9. Gerbang XNOR ini memerlukan dua input untuk menghasilkan satu
output.
Jika input berbeda (misalkan: input A=1, input B=0) maka output yang dihasilkan
adalah bilangan biner 0. Sedangkan jika input adalah sama maka akan
menghasilkan output dengan bilangan biner 1 yang dibuktikan pada hasil
percobaan 6.7.
8. Jawaban Pertanyaan
1. Gerbang Nand dan Nor adalah gerbang universal apa maksudnya dan berikan
contoh gambar gerbang logikanya masing-masing satu.
Jawab :

Gerbang NAND dan NOR merupakan gerbang universal, artinya

hanya dengan menggunakan jenis gerbang NAND saja atau NOR saja dapat
menggantikan fungsi dari 3 gerbang dasar yang lain (AND, OR, NOT).

2. Apa yg dimaksud dgn VOH, VIH, VIL,,VOL, IIL, IIH,IOH, IOL

Jawab :
Yang dimaksud dengan
a.
VOH (Voltage On High) adalah nilai output minimum dari level voltase
pada suatu perangkat TTL yang menyediakan sinyal high atau 1.
b.
VIH (Voltage Input High) merupakan nilai input terkecil dari level
voltase yang akan ditafsirkan sebagai input high.
c.
VIL (Voltage Input Low) adalah nilai input tertinggi pada level voltase
yang tetap dianggap sebagai input low.
d.
VOL (Voltage On Low) merupakan nilai output maksimum dari level
voltase pada suatu perangkat TTL yang menyediakan sinyal low atau
0.
e.
IOH (On High Current) adalah nilai output minimum dari level arus
pada suatu perangkat TTL yang menyediakan sinyal high atau 1.
f.
IIH (Input High Current) merupakan nilai input terkecil dari level arus
yang akan ditafsirkan sebagai input high.
g.
IIL (Input Low Current) adalah nilai input tertinggi pada level arus
yang tetap dianggap sebagai input low.
h.
IOL (On Low Current) merupakan nilai output maksimum dari level
arus pada suatu perangkat TTL yang menyediakan sinyal low atau 0.
3. Berikan nilai/harganya sesuai dg soal 2 untuk IC TTL 74LS04
Jawab :
TTL IC 74LS04

4. Gerbang XNOR adalah fungsi genap apa maksudnya, berikan persamaan

aljabarnya untuk 3 variabel input ABC dan buat table kebenarannya.
Jawab :
Fungsi logika dilaksanakan oleh 2-input gerbang logika Ex-NOR
diberikan sebagai “ketika kedua A DAN B adalah SAMA” akan memberikan
output di Q. Secara umum, gerbang logika Exclusive-NOR akan memberikan
nilai output dari logika "1" SAJA ketika ada nomor GENAP 1 pada input ke
gerbang (kebalikan dari gerbang Ex-OR ) kecuali ketika semua inputnya
adalah "RENDAH".
Kemudian fungsi gerbang logika Ex-NOR dengan lebih dari dua input
disebut "fungsi genap" atau modulo-2-sum (Mod-2-SUM), bukan Ex-NOR.
Deskripsi ini dapat diperluas untuk diterapkan ke sejumlah input individual
seperti yang ditunjukkan di bawah ini untuk 3-input gerbang logika
Exclusive- NOR.
5. Apa arti prefik ALS, LS, HC, HCT pada IC digital.
Jawab :
Arti prefik ALS, LS, HC, HCT pada IC digital yaitu
a.
ALS = Advanced low-power Schottky logika TTL (subkelompok dari
TTL).
b.
LS = Logika TTL Schottky daya rendah (suatu subkelompok dari TTL).
c.
HC = Logika CMOS kecepatan tinggi (suatu kelompok CMOS).
d.
HCT = Logika CMOS kecepatan tinggi (suatu kelompok CMOS dan
masukan TTL).

6. IC 74LS00 adalah IC ... karena terdiri dari...nand gate pada satu

IC Jawab :
IC 74LS00 adalah IC Low Power Schottky dalam keluarga TTL (Transistor-
Transistor Logic) karena terdiri dari 4 NAND gate pada satu IC

7. Gambarkan rangkain gerbang internal IC 74LS86 (connection

diagram) Jawab :
rangkain gerbang internal IC 74LS86 (connection diagram)

8. Berikan tabel kebenaran gerbang NAND 3 input, NOR 3 input

Jawab :
tabel kebenaran gerbang NAND 3 input, NOR 3 input yaitu

9. Berikan table kebenaran konversi kode biner 3 bit dengan kode gray 3
bit. Jawab :
table kebenaran konversi kode biner 3 bit dengan kode gray 3 bit yaitu
 Binary Grey
B2 B1 B0 G2 G1 G0
0 0 0 0 0 0
0 0 1 0 0 1
0 1 0 0 1 1
0 1 1 0 1 0
1 0 0 1 1 0
1 0 1 1 1 1
1 1 0 1 0 1
1 1 1 1 0 0

10. Persamaan theorem de Morgan 3 input adalah (xyz)’=(x’+y’+z’),

buktikan persamaan ini dalam bentuk table kebenaran
Jawab :
Pembuktian Persamaan theorem de Morgan 3 input adalah
(xyz)’=(x’+y’+z’) dalam bentuk table kebenaran yaitu
9. kesimpulan
 DAFTAR PUSTAKA

alldatasheet.com. 2021. 74HC86 Datasheet (PDF) - NXP Semiconductors.

https://pdf1.alldatasheet.com/datasheet-
pdf/view/15668/PHILIPS/74HC86.html. [23 Oktober 2021]

alldatasheet.com. 2021. 74LS00 Datasheet (PDF) - Fairchild Semiconductor.

https://pdf1.alldatasheet.com/datasheet-
pdf/view/51021/FAIRCHILD/74LS00.html. [23 Oktober 2021]

alldatasheet.com. 2021. 74LS04 Datasheet (PDF) - Motorola, Inc.

https://pdf1.alldatasheet.com/datasheet-
pdf/view/5638/MOTOROLA/74LS04.html. [23 Oktober 2021]

alldatasheet.com. 2021. 74LS08 Datasheet (PDF) - Fairchild Semiconductor.

https://pdf1.alldatasheet.com/datasheet-
pdf/view/51024/FAIRCHILD/74LS08.html. [23 Oktober 2021]

circuitsdiy.com. 2021. CD407BM/CD4070BC Qud 2-Input EXCLUSIVE-OR Gate.

https://circuits-diy.com/wp-content/uploads/2021/01/CD4077.pdf. [23
Oktober 2021]
datasheetspdf.com. 2021. 7432. https://datasheetspdf.com/pdf-
file/245534/FairchildSemiconductor/7432/1. [23 Oktober 2021]

electronicstutorials.ws. 2021. Logic NAND Gate Tutorial. https://www.electronics-

tutorials.ws/logic/logic_5.html. [23 Oktober 2021]

electronicstutorials.ws. 2021. Logic NOR Gate Tutorial. https://www.electronics-

tutorials.ws/logic/logic_6.html. [23 Oktober 2021]

rocelec.widen.net. 2021. DM74S02.

https://rocelec.widen.net/view/pdf/zwp9qoz4pr/FAIRS32009- 1.pdf?
t.download=true&u=5oefqw. [23 Oktober 2021]