LAPORAN
PRAKTIKUM TEKNIK DIGTAL
PERCOBAAN I GERBANG DASAR
Kelompok 7
3. Dasar Teori
Gerbang Logika atau dalam bahasa Inggris disebut dengan Logic Gate
adalah dasar pembentuk Sistem Elektronika Digital yang berfungsi untuk
mengubah satu atau beberapa Input (masukan) menjadi sebuah sinyal
Output (Keluaran) Logis. Gerbang Logika beroperasi berdasarkan sistem
bilangan biner yaitu bilangan yang hanya memiliki 2 kode simbol yakni 0
dan 1 dengan menggunakan Teori Aljabar Boolean.
Terdapat 7 jenis Gerbang Logika Dasar yang membentuk sebuah
Sistem Elektronika Digital, yaitu :
1. Gerbang AND
2. Gerbang OR
Gerbang OR adalah suatu rangkaian logika yang hanya memiliki satu
input, gerbang ini memiliki paling sedikit 2 jalur input. Artinya, input nya
bisa lebih dari dua, misalnya empat atau delapan. Gerbang OR akan
memberikan sinyal keluaran tinggi jika salah satu atau semua sinyal
masukan bernilai tinggi. Sehingga dapat dikatakan bahwa gerbang OR
hanya memiliki sinyal keluaran rendah jika semua sinyal masukan bernilai
rendah.
3. Gerbang NOT
Gerbang NAND (NOT AND) adalah suatu fungsi AND yang dibalikkan.
Dengan kata lain bahwa gerbang NAND akan menghasilkan sinyal keluaran
rendah jika semua sinyal masukan bernilai tinggi.
Gambar 3.4 Gerbang NAND
A Y Vin Vout
0
1
Tabel 4.2. Percobaan NOT gate
1. Gambarkan rangkaian 4.2. pada simulator yang digunakan
2. Kemudian isilah tabel 4.2. dengan mengatur saklar input A
3. Lakukan pengukuran tegangan pada masing masing kombinasi
4. Perhatikan dan catat tipe IC yang digunakan ketika percobaan
B A Y
0 0
0 1
1 0
1 1
Tabel 4.3. Percobaan AND gate
1. Gambarkan rangkaian 4.3. pada simulator yang digunakan
2. Kemudian isilah tabel 4.3. dengan mengatur saklar input A dan B
3. Perhatikan dan catat tipe IC yang digunakan ketika percobaan
B A Y
0 0
0 1
1 0
1 1
Tabel 4.4. Percobaan NOR gate
1. Gambarkan rangkaian 4.4. pada simulator yang digunakan
2. Kemudian isilah tabel 4.4. dengan mengatur saklar input A dan B
3. Perhatikan dan catat tipe IC yang anda pakai percobaan
4.5.Percobaan OR gate
B A Y
0 0
0 1
1 0
1 1
Tabel 4.5. Percobaan OR gate
1. Gambarkan rangkaian 4.5. pada simulator yang digunakan
2. Kemudian isilah tabel 4.5. dengan mengatur saklar input A dan B
3. Perhatikan dan catat tipe IC yang digunakan pada saat percobaan
5. Pertanyaan
1. Gerbang NAND dan NOR adalah gerbang universal, apa maksudnya
dan berikah contoh gambar gerbang logikanya masing masing satu.
2. Apa yang dimaksud dengan VOH, VIH, VIL, VOL, IIL, IIH, IOH, IOL.
3. Berikan nilai/harganya sesuai dengan soal 2 untuk IC TTL 74LS04.
4. Gerbang XNOR adalah fungsi genap apa maksudnya, berikan
persamaan aljabarnya untuk 3 variabel input ABC dan buat tabel
kebenarannya
5. Apa arti prefik ALS, LS, HC, HCT pada IC digital
6. IC 74LS00 adalah IC … karena terdiri dari … NAND gate pada satu IC
7. Gambarkan rangkaian internal IC 74LS86 (connection diagram)
8. Berikan tabel kebenaran gerbang NAND 3 input, NOR 3 input
9. Berikan tabel kebenaran konversi kode biner 3 bit dengan kode gray 3
bit
10. Persamaan Theorema de Morgan 3 input adalah (xyz)’ = (x’+y’+z’),
buktikan persamaan ini dalam bentuk tabel kebenaran
6.5.Percobaan OR gate
Dari percobaan OR gate yang telah dilakukan didapatkan nilai yang
telah diinput ke dalam truth table berdasarkan hasil eksekusi simulasi.
6.5.1. Gambar Rangkaian
6.6.3. IC
Dari percobaan yang telah dilakukan menggunakan IC 74LS86.
6.7. Percobaan XNOR
Dari percobaan XNOR gate yang telah dilakukan didapatkan nilai yang
telah diinput ke dalam truth table berdasarkan hasil eksekusi simulasi.
Biner Gray
B3 B2 B1 B0 G3 G2 G1 G0
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 0
0 1 0 0 0 1 1 0
0 1 0 1 0 1 1 1
0 1 1 0 0 1 0 1
0 1 1 1 0 1 0 0
1 0 0 0 1 1 0 0
1 0 0 1 1 1 0 1
1 0 1 0 1 1 1 1
1 0 1 1 1 1 1 0
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 1
1 1 1 0 1 0 0 1
1 1 1 1 1 0 0 0
6.8.2. Persamaan Aljabar Kedua Kode Dengan Karnaugh Map
• Karnaugh Map G0
G0 = B1’B0 + B1B0’
= B1*B0
• Karnaugh Map G1
G1 = B2’B3 + B2B3’
= B2 * B3
• Karnaugh Map G2
G2 = B2’B3 + B2B3’
= B2 * B3
• Karnaugh Map G3
G3 = B3
6.8.3. Hasil Pembuktian terhadap Tabel Kebenaran
• Karnaugh Map B1
B1 = G1G2’G3’ + G1’G2’G3 + G1G2G3 + G1’G2G3’
= G1 * G2 * G3
• Karnaugh Map B2
B2 = G3G2’ + G3’G2
= G2 * G3
• Karnaugh Map B3
B3 = G3
6.9.3. Hasil Pembuktian Terhadap Tabel Kebenaran
8. Jawaban Pertanyaan
• Gerbang NOR
7. IC 74LS86
8. NAND
INPUT (A) INPUT (B) INPUT (C) OUTPUT (X)
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
NOR
INPUT (A) INPUT (B) INPUT (C) OUTPUT (X)
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
9. 3 bit
DIGIT DESIMAL KODE BINER KODE GRAY
0 000 000
1 001 001
2 010 011
3 011 010
4 100 110
5 101 111
6 110 101
7 111 100
10. (X’ + Y’ + Z’)
X Y Z OUTPUT
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
9. Kesimpulan
Pada percobaan yang telah dilakukan dapat disimpulkan bahwa
setiap gerbang logika memiliki fungsi yang berbeda. IC yang digunakan
untuk mewakili gerbang logika tersebut pun berbeda. Pada NAND gate
untuk 2 input 1 output digunakan IC 74LS00, NOT gate untuk 1 input 1
output digunakan IC 74LS08, AND gate untuk 2 input 1 output digunakan
IC 74LS04, NOR gate 2 input 1 output digunakan IC 74LS02, OR gate
untuk 2 input 1 output digunakan 74LS32, XOR gate untuk 2 input 1
output digunakan IC 74LS86, dan XNOR gate untuk 2 input 1 output
digunakan IC 4077.
Untuk tabel hasil kebenaran pada gerbang logika dasar NAND
dianalogikan dengan perkalian namun hasilnya dibuat bertentangan, apabila
hasil perkalian bernilai 1 maka hasil dari NAND gate-nya adalah 0. Untuk
tabel hasil kebenaran pada gerbang logika dasar NOT dianalogikan sebagai
kebalikan dari nilai input, apabila input bernilai 1 maka hasil dari NOT gate-
nya adalah 0. Untuk tabel hasil kebenaran pada gerbang logika dasar AND
dianalogikan sebagai perkalian, apabila nilai input nya adalah 1 dan 1 hasil
AND gate-nya adalah hasil perkalian bilangan tersebut yaitu 1.
Untuk tabel hasil kebenaran pada gerbang logika dasar NOR dianalogikan
sebagai penjumlahan namun hasilnya berupa lawan dari penjumlahan
tersebut, apabila input nya bernilai 1 dan 0 maka hasil NOR gate-nya
adalah 1. Untuk tabel hasil kebenaran pada gerbang logika dasar OR
dianalogikan sebagai penjumlahan, apabila input nya bernilai 1 dan 0 maka
hasil OR gate-nya adalah 1. Untuk tabel kebenaran XOR gate dengan 2
input, gate tersebut akan bernilai 1 apabila kedua nilai input nya berbeda.
Untuk tabel kebenaran NOR gate dengan 2 input, gate tersebut akan
bernilai 1 apabila nilai kedua input nya bernilai 1
10. Lampiran
Data Gambar
NO GAMBAR SUMBER
https://daismabali.medium.com/belajargerbang-
GAMBAR 3 logika-dasar-beserta-simbolnyafd9881aadabd
GAMBAR 4.1
GAMBAR 4.2
Modul Pratikum TeknikDigital 2020
GAMBAR 4.3 Universitas udayana Percobaan 1 Gerbang dasar
GAMBAR 4.4
GAMBAR 4.5
GAMBAR 4.6
GAMBAR 4.7
GAMBAR 6.1 Hasil Percobaan Pribadi
GAMBAR 6.2 https://drive.google.com/drive/folders/1DaQ
0o0WaJy7NjroINY2JmcDEV76kOMn1?usp=sh
GAMBAR 6.3 aring
GAMBAR 6.4
GAMBAR 6.5
GAMBAR 6.6
GAMBAR 6.7
GAMBAR 6.8
GAMBAR 6.9
GAMBAR 6.10
DAFTAR PUSTAKA
https://daismabali.medium.com/belajar-gerbang-logika-dasar-beserta-
simbolnyafd9881aadabd
https://www.google.com/url?sa=i&url=http%3A%2F%2Fbangteknik.blogspot.c
om%2F2016%2F07%2Faljabar-boolean-dan-
logikagerbang.html&psig=AOvVaw0Za9NE93v7xvDIypkuOAgw&ust=1607068
215
260000&source=images&cd=vfe&ved=0CAIQjRxqFwoTCIDwlKqrse0CFQ
AAAAAdAAAAABAD