RISC

AND
CISC
RISC
AND
CISC
 Pengertian Pada
RISC
RISC, singkatan dari "Reduced Instruction Set Computer,"
adalah salah satu arsitektur komputer yang dirancang untuk
memproses instruksi dengan set instruksi yang relatif
sederhana. Konsep dasar di balik RISC adalah mengurangi
kompleksitas instruksi perangkat keras sehingga setiap
instruksi dapat dieksekusi dalam waktu yang relatif
singkat.
Karakteristik
RISC

01 Jumlah Instruksi yang Sedikit: 03 Register yang Banyak:

• RISC membatasi jumlah instruksi dasar agar tetap •RISC cenderung memiliki jumlah register yang lebih
sederhana dan efisien. banyak dibandingkan dengan arsitektur CISC.

•Instruksi-instruksi ini memiliki format yang •Penggunaan register yang luas membantu dalam
seragam. pengoptimalan eksekusi instruksi..
02 Eksekusi Instruksi yang Cepat 04 Tidak Ada Mode Addressing yang Rumit:
•Setiap instruksi dalam RISC biasanya dapat •RISC cenderung menggunakan mode addressing
dieksekusi dalam satu siklus clock. yang sederhana.
•Ini menghasilkan eksekusi instruksi yang lebih cepat •Penyederhanaan ini membantu dalam
dibandingkan dengan arsitektur CISC (Complex pengimplementasian dan eksekusi yang lebih efisien.
Instruction Set Computing)..
 01 Instruksi berukuran tunggal

Ciri-Ciri RISC
Ukuran yang umum adalah 4 byte 02

03 Jumlah pengalamatan data sedikit,

biasanya kurang dari 5 buah.

Tidak terdapat pengalamatan tak langsung

x yang mengharuskan melakukan sebuah

akses memori agar memperoleh alamat
04
operand lainnya dalam memori
Pendekata
n
RISC Contohnya:
Prosesor RISC hanya menggunakan instruksi sederhana yang dapat
dieksekusi dalam satu siklus. Sebagai contoh, instruksi 'MULT'
dibagi menjadi tiga instruksi terpisah: 'LOAD' untuk memindahkan
data dari memori ke register, 'PROD' untuk melakukan perkalian
antara dua operan dalam register, dan 'STORE' untuk
mengembalikan hasil perkalian dari register ke memori.
Pipelining
Execute
Lakukan operasi-operasi yang

RISC
Pipelining meningkatkan kinerja eksekusi Fetch
diidentifikasi, termasuk aritmatika,
logika, dan lainnya.
instruksi dengan memecahnya menjadi
Pengambilan instruksi dari memori
serangkaian tahap berurutan. Setiap tahap fokus program dan penempatannya di Memory access
pada aspek tertentu, seperti dekoding, eksekusi register instruksi.
Jika perlu akses memori, lakukan
aritmatika, atau akses memori. Dengan
operasi membaca/tulis.
demikian, beberapa instruksi dapat dieksekusi
Decode
secara bersamaan dalam tahap-tahap yang
Dekode instruksi, identifikasi
berbeda. Write-back
operasi-operasi yang diperlukan.
Simpan hasil instruksi kembali ke
Tahap dasar Pipelining register yang sesuai.
dalam arsitektur RISC
Terdapat berbagai macam instruksi pada register to
register
1. Siklus Instruksi memiliki 2
Fase :
I : Instruction Fetch (Pengambilan Instruksi)

E : Execute (Melakukan operasiALU dengan register input dan

output
Operasi Load dan Store memiliki 3
Fase :
I : Instruction Fetch

E : Execute (Menghitung alamat memori)

D : Memory (Operasi register ke memori atau memori ke register

Pengertian Pada CISC
CISC adalah singkatan dari "Complex Instruction Set
Computer," yang merupakan salah satu arsitektur
komputer yang memiliki set instruksi yang relatif
kompleks. Pada arsitektur CISC, setiap instruksi dapat
melibatkan banyak operasi yang berbeda, termasuk
operasi aritmatika, logika, akses memori, dan operasi
lainnya.
Karakteristik
CISC

01 Sarat informasi memberikan keuntungan di 02 Dimaksudkan untuk meminimumkan jumlah

mana ukuran program-program yang dihasilkan perintah yang diperlukan untuk mengerjakan
akan menjadi relatif lebih kecil, dan pekerjaan yang diberikan. (Jumlah perintah sedikit
penggunaan memory akan semakin berkurang tetapi rumit) Konsep CISC menjadikan mesin
mudah untuk diprogram dalam bahasa rakitan
 Ukuran yang umum adalah 4
byte.

Jumlah mode pengalamatan

Ciri-Ciri Pada data yang sedikit, biasanya
kurang dari lima buah.

CISC
Tidak terdapat
pengalamatan tak langsung.

Tidak terdapat operasi yang

menggabungkan operasi load/store
dengan operasi aritmetika
(misalnya, penambahan dari
memori, penambahan ke memori).
Pendekatan CISC
Tujuan utama dari arsitektur CISC adalah
melaksanakan suatu perintah cukup dengan
beberapa baris bahasa mesin sedikit mungkin. Untuk
tujuan contoh kita kali ini, sebuah prosesor CISC
sudah dilengkapi dengan sebuah instruksi khusus,
yang kita beri nama MULT.
Pipelining CISC
Pipelining, umumnya diaplikasikan dalam arsitektur
RISC, meningkatkan kinerja eksekusi instruksi.
Meskipun umumnya terkait dengan RISC,
pipelining juga bisa digunakan dalam arsitektur
CISC untuk peningkatan kinerja.
Kelebihan dan
Kekurangan
Kelebihan Kekurangan
RISC RISC
Pengembangan Perangkat Keras yang Mudah: RISC RISC memerlukan lebih banyak instruksi untuk tugas

memiliki set instruksi yang lebih sederhana, yang kompleks dibandingkan dengan CISC.

membuat pengembangan perangkat keras lebih

mudah dan lebih murah.
Mengakibatkan Peningkatan Beban Memori: Karena
Kemampuan Optimasi Kode yang Baik: Program set instruksi yang lebih sederhana, program RISC
yang ditulis dalam bahasa assembly RISC sering mungkin lebih panjang, yang dapat mengakibatkan
memiliki potensi untuk dioptimasi dengan baik
peningkatan beban memori.
karena set instruksi yang sederhana.

a Tinggi: Arsitektur RISC cenderung memiliki kinerja Instruksi Cabang yang Sering: Karena instruksi
yang lebihKinerj tinggi karena setiap instruksi cabang sering kali sederhana dalam RISC, beberapa
dieksekusi dalam satu siklus mesin. Ini menghasilkan algoritma yang bergantung pada instruksi cabang
eksekusi instruksi yang lebih cepat. mungkin kurang efisien.
Kelebihan Kekurangan
CISC CISC
Instruksi yang Kompleks: Arsitektur CISC CISC memiliki kinerja lebih rendah karena instruksi
memungkinkan eksekusi tugas yang kompleks dalam kompleks membutuhkan waktu eksekusi lebih lama
satu instruksi, mengurangi jumlah instruksi yang dibandingkan RISC.
diperlukan untuk program tertentu.
Pengembangan Perangkat Keras yang Sulit: Instruksi
Kode yang Lebih Kompak: Karena instruksi CISC
CISC yang kompleks dapat membuat perangkat keras
sering kali memiliki lebih banyak operasi dalam satu
lebih kompleks dan mahal untuk dikembangkan.
instruksi, program dalam bahasa assembly CISC
mungkin lebih kompak.
Kurang Efisien untuk Pipelining: Pipelining dalam
Instruksi Cabang yang Kuat: Instruksi cabang dalam arsitektur CISC bisa lebih rumit karena instruksi
CISC cenderung lebih kuat dan fleksibel, yang dapat CISC mungkin memiliki format yang kompleks dan
memungkinkan implementasi algoritma yang lebih variasi yang beragam.
kompleks.
 Operand
Penelitian ini menguji tingkah laku dinamis program HLL yang arsitekturnya tidak spesifik.
[LUND77] menemukan bahwa instruksi DEC-10, pada rata-rata, merujuk 0,5 operand di memori
dan 1,4 register secara dinamis. [HUCK83] juga melaporkan hasil serupa untuk program C,
Pascal, dan FORTRAN di S/370, PDP-11, dan VAX. Meskipun bergantung pada arsitektur dan
kompiler, angka-angka ini memberikan gambaran frekuensi akses operand.

Tabel
 Register vs Cache
File register, yang diorganisasikan menjadi dua jendela, berfungsi sebagai buffer kecil
yang cepat untuk menampung subset seluruh variable yang memiliki kemungkinan
besar akan banyak dipakai. Dari sudut pandang ini, file register berfungsi lebih
menyerupai sebuah cache memori.
 Optimalisasi Pipeline
pipelining dapat digunakan dengan efisien. Terdapat beberapa macam duras eksekusi
instruksi, dan pipeline dapat digunakan untuk menggambarkan perbedaan tersebut.
Namun seperti kita ketahui bahwa dependensi data dan percabangan dapat mengurangi
kecepatan eksekusi keseluruhan.
 RISC dan CISC harus
didasarkan pada kebutuhan
spesifik, tujuan kinerja, dan
sumber daya yang tersedia.
Selain itu, perlu diingat bahwa
dengan perkembangan teknologi,
perbedaan antara keduanya
Kesimpulan s e m a k i n k a b u r, d a n b e b e r a p a
arsitektur komputer modern
mencoba menggabungkan
elemen-elemen dari keduanya
untuk mencapai kinerja yang
optimal dalam berbagai aplikasi.