BAB 05

MEMORI INTERNAL
INSTITUT TEKNOLOGI DAN SAINS AL-KAMAL
IF1141 ARSITEKTUR KOMPUTER DAN SISTEM OPERASI
MOCHAMAD BETA AUDITAMA
Buku Referensi
Computer Organization and Architecture :
Designing for Performance (10th ed.).
(2015). Pearson.
Tujuan Pembelajaran
• Memberikan ikhtisar tentang tipe2 main memory semikonduktor.
• Memahami operasi dari suatu kode sederhana yang berfungsi untuk
mendeteksi dan mengoreksi single-bit errors (eror2 bit tunggal) pada
suatu word berukuran 8-bit.
• Memberikan kesimpulan tentang karakteristik2 dari beberapa organi-
sasi DDR DRAM kontemporer.
• Memahami perbedaan antara memori flash NOR dan NAND.
• Memberikan ikhtisar ttg. teknologi2 nonvolatile solid-state memory
yang terbaru.
MAIN MEMORY SEMIKONDUKTOR
Pendahuluan
• Pada komputer versi awal, memori random-access yang bertugas
sebagai main memory diterapkan dalam bentuk suatu array yang
terdiri dari cincin2 feromagnetik yang disebut dengan cores.
• Memori berbasis core magnetik kemudian digantikan oleh mikroelek-
tronik yg. memanfaatkan material semikonduktor. Hingga saat ini, cip
semikonduktor telah digunakan secara universal utk. membuat kom-
ponen2 komputer, salah satunya main memory.
• Dengan demikian, seluruh materi yg. akan dibahas di subbab ini akan
membahas tentang mengenai main memory semikonduktor.
Organisasi
• Elemen dasar dari memori semikonduktor ialah sel memori yang me-
miliki tiga karakteristik sbb :
 Sel memori mendukung dua state yang stabil (atau semi-stabil) yang dapat di-
manfaatkan untuk merepresentasikan biner 1 dan 0.
 Sel memori kapabel untuk ditulis (setidaknya satu kali) untuk merepresentasi-
kan suatu state.
 Sel memori kapabel untuk dibaca untuk mempersepsikan state.
• Figure 5.1 di slide berikutnya mengilustrasikan operasi baca dan tulis
dari suatu sel memori.
 Pd. umumnya, sel memiliki tiga terminal fungsional, yaitu terminal select, con-
trol, dan data in/sense (i.e., input/output).
(cont. to the next two slides)
Organisasi
 Terminal select berfungsi untuk memilih suatu sel memori yg. ingin diterapkan
operasi tulis atau baca.
 Terminal control berfungsi menentukan jenis operasi utk sel memori ybs., apa-
kah ingin melakukan suatu operasi baca atau tulis.
 Apabila operasi tulis, terminal selain select dan control menyediakan suatu si-
nyal listrik untuk menspesifikasikan state dari sel memori. Apabila operasi ba-
ca, terminal digunakan untuk mengeluarkan state dari sel memori.
DRAM dan SRAM
• Seluruh tipe memori yang dibahas di bab ini adalah random-access.
 Ingat kembali bahwa, pada random-access, setiap individu word pada memori
dapat diakses secara langsung (directly accessed) via rangkaian logika address-
ing yang berbasis kabel (wired-in).
• Ada sejumlah tipe memori semikonduktor (Table 5.1 di slide berikut).
 Random-access memory (RAM) merupakan tipe memori semikonduktor yang
paling banyak digunakan. Sebenarnya, penamaan random-access memory ti-
daklah tepat karena seluruh tipe memori di Table 5.1 adalah random-access.
 Satu karakteristik RAM yang paling menonjol, yakni kemudahan dan kecepat-
annya dalam membaca data dari memori dan menulis data baru ke memori.
Proses pembacaan dan penulisan diterapkan via sinyal2 elektrik.
(cont. to the next two slides)
DRAM dan SRAM
 Karakteristik RAM yang lain ialah volatil, yakni data yg disimpannya akan
hilang apabila mengalami interupsi daya listrik. Dengan demikian, RAM hrs.
disokong oleh catu daya yg. konstan, dan akibat dari karakteristiknya yg. volatil
ini, RAM hanya dapat digunakan sebagai media penyimpanan sementara.
Terdapat dua bentuk RAM, yaitu dynamic RAM (DRAM) dan static RAM
(SRAM).
 Namun, sekarang telah ada teknologi RAM terbaru yang nonvolatil sebagaima-
na nanti akan dibahas di sub-bab terakhir.
• Deskripsi DRAM :
 DRAM terdiri dari sekumpulan sel yang mana tiap sel ini menyimpan data dgn.
cara memberi muatan listrik pd kapasitor. Ada atau tidaknya muatan di kapasi-
tor menginterpretasikan bilangan biner 1 dan 0.
(cont. to the next slide)
DRAM dan SRAM
 Karena kapasitor memiliki kecenderungan alami untuk mengalami pelepasan
muatan (discharge), DRAM perlu melakukan pemuatan listrik ulang secara pe-
riodik, disebut periodic charge refreshing, untuk menjaga eksistensi data. Isti-
lah dynamic pada DRAM disebabkan oleh kecenderungan discharging yang di-
alami oleh kapasitor ini, sekalipun diberi daya listrik secara kontinyu.
 Figure 5.2a di slide berikutnya memperlihatkan struktur suatu sel pada DRAM
yang digunakan untuk menyimpan satu bit. Kabel alamat akan aktif apabila ni-
lai bit pada sel ingin dibaca atau ditulis. Transistor berperan sebagai switch yg.
akan dalam kondisi tertutup (mengizinkan arus listrik untuk mengalir) apabila
ada tegangan listrik yang diberikan di kabel alamat dan akan dalam kondisi ter-
buka (tidak ada arus listrik yang mengalir) apabila tdk ada tegangan listrik yang
tersedia pada kabel alamat.
(cont. to the next two slides)
DRAM dan SRAM
 Utk. operasi tulis, suatu sinyal tegangan listrik diberikan pd. kabel bit (bit line),
tepatnya tegangan bermagnituda besar merepresentasikan bit 1 dan tegangan
bermagnituda kecil merepresentasikan bit 0. Kemudian, suatu sinyal listrik di-berikan
ke kabel alamat agar muatan listrik dapat ditransfer ke kapasitor.
 Untuk operasi baca, ketika kabel alamat diberikan sinyal listrik, transistor men-jadi
aktif shg. muatan yang tersimpan di dalam kapasitor keluar menuju kabel bit yang
kemudian diteruskan suatu sense amplifier. Sense amplifier memban-dingkan nilai
tegangan kapasitor dengan suatu nilai referensi untuk menentu-kan apakah sel
menyimpan bit 1 atau bit 0. Proses pembacaan ini menyebab-kan kapasitor
mengalami discharging sehingga perlu dipulihkan kembali sebe-lum menyelesaikan
operasi baca.
 Meskipun sel pada DRAM dapat digunakan untuk menyimpan bit tunggal (0 atau 1),
DRAM ini pada hakikatnya merupakan perangkat analog : Kapasitor dapat
menyimpan muatan dengan besar berapapun (tentunya masih dalam rentang nilai
tertentu), dan suatu nilai threshold diperlukan untuk menentu-kan apakah besar
DRAM dan SRAM
• Deskripsi SRAM :
 SRAM merupakan suatu perangkat digital yang dibuat dari elemen2 logika yg.
sama seperti prosesor.
 Pada SRAM, suatu bilangan biner dapat disimpan dengan menggunakan konfi-
gurasi flip-flop logic-gate; pembahasan tentang flip-flop dpt. dilihat di Bab 11.
 SRAM akan menyimpan data secara kontinyu selama ada pasokan daya.
 Figure 5.2b di slide berikutnya memperlihatkan struktur suatu sel pada SRAM
yang digunakan untuk menyimpan satu bit.
 Empat transistor (T1, T2, T3, dan T4) dikoneksikan secara menyilang sedemikian
rupa sehingga dapat merepresentasikan suatu nilai logika (i.e., bilangan biner
0 atau 1) yang stabil.
(cont. to the next slide)
DRAM dan SRAM
 Utk. merepresentasikan nilai logika 1, titik C1 memiliki nilai tegangan yg. tinggi
dan titik C2 memiliki nilai tegangan yang rendah; pada nilai logika ini, transistor
T1 dan T4 non-aktif, sedangkan transistor T2 dan T3 aktif.
 Untuk merepresentasikan nilai logika 0, titik C1 memiliki nilai tegangan yg. ren-
dah dan titik C2 memiliki nilai tegangan yg. tinggi; pada nilai logika ini, transis-
tor T1 dan T4 aktif, sedangkan transistor T2 dan T3 non-aktif.
 Nilai logika yang disimpan di dalam sel akan selalu stabil selama tegangan sea-
rah (i.e., tegangan DC) selalu disediakan.
 Berbeda dgn DRAM, SRAM tidak perlu dipulihkan secara berulang untuk mem-
pertahankan data di dalam sel.
(cont. to the next slide)
DRAM dan SRAM
 Kabel alamat pada SRAM digunakan untuk membuka dan menutup switch. Se-
perti yg. dpt. dilihat di Figure 5.2b, kabel alamat mengendalikan dua transistor
(T5 dan T6).
 Ketika suatu sinyal listrik dialirkan pd. kabel alamat, kedua transistor akan ber-
alih menjadi aktif sehingga operasi baca atau tulis dapat dilakukan.
 Apabila operasi tulis yang akan dilakukan, nilai bit yang diinginkan dipasang pd
kabel B, sedangkan bit komplemennya dipasang pd. kabel . Dengan pemasa-
ngan kedua bit spt. ini, hal ini memaksa empat transistor (T1, T2, T3, T4) untuk
berada pada state (i.e., nilai tegangan) yang diinginkan.
 Apabila operasi baca yang akan dilakukan, kita hanya perlu membaca bit pada
kabel B saja.
DRAM dan SRAM
• Deskripsi DRAM vs. SRAM :
 Baik DRAM maupun SRAM adalah memori internal yang sifatnya volatil, yaitu
daya listrik perlu diaplikasikan secara kontinyu ke memori agar dpt. memper-
tahankan seluruh nilai bit yang disimpannya.
 Sel memori pd. DRAM lebih sederhana dan ukurannya lebih kecil daripada sel
memori pada SRAM. Oleh karena itu, DRAM memiliki tingkat densitas yang le-
bih besar (sel memori yang lebih kecil = lebih banyak sel 2 memori pada satuan
unit area) dan biaya yang lebih murah dibandingkan dengan SRAM.
 Namun, DRAM memerlukan suatu rangkaian khusus yang berfungsi untuk me-
lakukan pemulihan kapasitor secara periodik. Untungnya, besarnya biaya rang-
kaian ini tidak dipengaruhi oleh ukuran memori DRAM sehingga, untuk ukuran
DRAM yg. semakin besar, biaya rangkaian masih tergolong efisien. Dengan de-
mikian, DRAM cenderung lebih dipilih saat diinginkan ukuran memori yg besar.
(cont. to the next slide)
DRAM dan SRAM
 Perbedaan yang terakhir antara DRAM dan SRAM ialah SRAM lebih cepat dari-
pd DRAM (i.e., kecepatan akses prosesor ke SRAM lbh cepat daripada DRAM).
 Berdasarkan penjelasan karakteristik2 relatif yg. telah diuraikan di poin2 sebe-
lumnya, SRAM digunakan untuk memori cache (baik on-chip maupun off-chip)
dan DRAM digunakan untuk main memory.
Tipe2 ROM
• ROM merupakan singkatan dari read-only memory.
 Suatu ROM menyimpan data permanen yg kontennya tidak dapat diubah. Dgn.
demikian, kita hanya dapat membaca data saja dari ROM, tetapi tdk dapat me-
modifikasi datanya.
 ROM bersifat non-volatil, yaitu tidak perlu dipasok oleh daya listrik agar dapat
mempertahankan data yang disimpan di dalam memori.
 Salah satu bentuk aplikasi ROM yang penting adalah microprogramming, yaitu
suatu proses menulis microcode utk. suatu mikroprosesor. Lebih lanjut, micro-
code merupakan suatu bahasa pemrograman tingkat rendah yang mendefini-
sikan bagaimana suatu prosesor harus berfungsi saat mengeksekusi instruksi.
(cont. to the next slide)
Tipe2 ROM
 Potensi bentuk2 aplikasi ROM yang lain, antara lain library subroutines yg. ter-
diri dari fungsi2 yang sering diperlukan; system programs; dan function tables.
 ROM termasuk main memory, dan satu benefit dari ROM ialah data atau pro-
gram yang disimpannya akan selalu berada di main memory sehingga tdk per-
lu mengambilnya dari secondary memory.
 Suatu ROM dibuat dengan metoda yang sama seperti cip integrated circuit yg.
lain, tetapi data di-hardwired ke dalam cip saat proses fabrikasi. Terdapat dua
masalah yang dihadapi :
 Tahap pemuatan data ke ROM mengeluarkan biaya yg relatif tinggi. Namun,
besaran biaya ini fixed (tetap) terlepas dari jumlah unit ROM yg. diproduksi.
 Tidak ada ruang untuk terjadinya eror. Apabila salah memuat satu bit saja,
seluruh ROM pada suatu production batch harus dibuang.
(cont. to the next slide)
Tipe2 ROM
• Apabila hanya diperlukan ROM dalam skala kecil saja, terdapat alter-
natif lain dengan biaya yg murah, yaitu programmable ROM (PROM).
 Sama seperti ROM, PROM jg. bersifat non-volatil dan hanya dapat ditulis satu
kali saja. Namun, pemuatan datanya dapat dilakukan setelah unit PROM difa-
brikasi, dan biasanya dilakukan oleh supplier atau customer.
 Proses penulisan (atau programming) ke PROM diterapkan secara elektrik,
dan memerlukan suatu peralatan khusus untuk menerapkan ini.
 PROM menyediakan tingkat fleksibilitas dan kenyamanan yang lebih tinggi da-
ripada ROM, tetapi ROM masih menarik utk. diproduksi apabila skala produk-
sinya besar.
Tipe2 ROM
• Terdapat variasi lain dari ROM, yaitu read-mostly memory.
 Read-mostly memory sangat berguna bagi aplikasi2 yg mana operasi baca lebih
sering dilakukan dibandingkan operasi tulisnya, tetapi masih memerlukan me-
mori yang sifatnya non-volatil.
 Ada tiga bentuk spesifik dari read-mostly memory yg. umum digunakan, yaitu
EPROM, EEPROM, dan memori flash.
• Deskripsi EPROM :
 Kepanjangan EPROM: Erasable programmable read-only memory.
 Sama seperti PROM, operasi baca dan tulis pada EPROM juga dilakukan secara
elektrik. Namun, sebelum suatu operasi tulis dilakukan, seluruh sel memori yg.
ada di EPROM hrs. dihapus hingga kembali ke state (kondisi) awal.
(cont. to the next slide)
Tipe2 ROM
 Proses penghapusan pada EPROM dilakukan dengan memberi radiasi ultravio-
let ke kemasan cip EPROM : Sinar ultraviolet berintensitas tinggi diarahkan ke
suatu window (semacam jendela) yg. telah didesain khusus pada cip memori.
 Tindakan penghapusan terhadap EPROM dapat dilakukan secara berulang kali
yang mana setiap penghapusan ini memerlukan lama waktu hingga 20 menit.
Dengan demikian, EPROM dapat dimodifikasi tanpa batasan dan, seperti ROM
dan PROM, mampu menyimpan data (hampir) secara terus menerus.
 Untuk ukuran memori yang kurang lebih sama, harga EPROM lebih mahal dari-
pada PROM, tetapi ingat kembali bahwa EPROM memiliki keunggulan berupa
kapabilitas untuk melakukan modifikasi secara berulang kali.
Tipe2 ROM
• Deskripsi EEPROM :
 Kepanjangan EEPROM: Electrically erasable programmable read-only memory.
 Pada EEPROM, operasi tulis dapat diterapkan tanpa perlu menghapus terlebih
dahulu konten yang disimpan, dan penulisan dapat dilakukan di level byte.
 Operasi tulis membutuhkan waktu yang cukup lama apabila dibandingkan de-
ngan operasi baca, tepatnya lamanya waktu yang dibutuhkan sebesar ratusan
mikrosekon per byte.
 EEPROM memiliki dua keunggulan, yaitu sifatnya yang nonvolatil dan fleksibili-
tas yang tinggi karena tindakan update dapat dilakukan di manapun hanya dgn
menggunakan kabel2 kontrol, alamat, dan data yang sederhana.
 Apabila dibandingkan dengan EPROM, EEPROM memiliki harga yg lebih mahal
dan memiliki densitas yg lebih rendah shg jumlah bit yg didukung lebih sedikit.
Tipe2 ROM
• Deskripsi memori flash :
 Memori flash berada di pertengahan antara EEPROM dan EPROM baik dari se-gi
harga maupun dari segi fungsionalitasnya.
 Sama seperti EEPROM, memori flash menggunakan teknologi elektrik utk. me-
lakukan penghapusan data. Seluruh konten memori flash dapat dihapus dalam
hitungan detik saja yg. mana lebih cepat dari proses penghapusan pd. EPROM.
 Meskipun memori flash tidak mendukung penghapusan data di level byte spt.
EEPROM, memori flash dapat menghapus data di level blok.
 Istilah “flash” pd. memori flash berasal dari bentuk organisasi mikrocipnya yg.
sedemikian rupa sehingga sejumlah sel memori dapat dihapus secara serentak
melalui satu aksi saja atau flash.
 Sama seperti EPROM, memori flash juga menggunakan satu transistor per bit
sehingga memiliki densitas yg. tinggi (apabila dibandingkan dengan EEPROM)
Rangkaian Logika pada Cip
• Sama seperti produk2 integrated circuit yg. lain, memori semikonduk-
tor juga diproduksi dalam bentuk packaged chip.
 Setiap cip ini terdiri dari suatu array (sederetan) sel memori.
• Sama spt. hierarki memori, terdapat trade-offs antara bentuk organi-
sasi sel2 memori dan fungsi logikanya dalam suatu cip memori.
 Seperti yang telah dijelaskan sebelumnya, trade-offs pada hierarki memori ter-
jadi di antara kecepatan, densitas, dan biaya.
 Pada memori semikonduktor, trade-offs terjadi di antara bentuk organisasi sel2
memori dan fungsionalitas logikanya dalam suatu cip.
(cont. to the next slide)
Rangkaian Logika pada Cip
 Trade-offs pada memori semikonduktor disebabkan oleh jumlah bit data yang
ingin dibaca atau ditulis dalam suatu waktu.
 Di satu sisi ekstrim, bentuk organisasi fisik sel2 memori dalam array sesuai de-
ngan susunan logika word2 pada memori (i.e., sesuai dengan apa yg dirasakan
oleh prosesor). Di sini, array diorganisasikan dalam bentuk W-word yang mana
ukuran tiap word-nya ialah B-bit. Sebagai contoh, cip memori dapat diorgani-
sasikan sebagai 1M 16-bit words (i.e., 1M-words dgn ukuran tiap word 16-bit).
 Di satu sisi ekstrim yang lain, terdapat suatu bentuk organisasi yg. diberi nama
1-bit-per-chip organization yang mana data dibaca/ditulis satu bit tiap waktu.
Rangkaian Logika pada Cip
• Figure 5.3 di slide berikutnya memperlihatkan bentuk organisasi tipi-
kal dari suatu 16-Mbit DRAM.
 Pada organisasi ini, sebanyak 4-bit yg. dibaca/ditulis tiap waktu. Trade-offs pd.
DRAM ini berada di antara dua sisi ekstrim yg. telah dijelaskan sebelumnya.
 Jelas sekali bahwa bentuk organisasi ini bukan 1-bit-per-chip organization.
 Umumnya pd. komputer kontemporer, prosesor mengakses suatu word yg.
ukurannya lebih dari 4-bit (tipikalnya 16-bit atau lebih besar lagi). Dgn. de-
mikian, 16-Mbit DRAM yang akan dibahas tidak termasuk ke sisi ekstrim yg
mana susunan sel2 memori fisik sesuai dengan yang prosesor rasakan.
 Secara logika, array memori diorganisasikan ke dlm. empat array persegi ma-
sing2 menampung 2048 x 2048 elemen.
(cont. to the next two slides)
Rangkaian Logika pada Cip
 Secara fisik, terdapat beragam bentuk implementasi fisik yg. dapat diterapkan.
Namun apapun bentuk implementasi yg. digunakan, seluruh elemen pd. array
terkoneksi dgn. kabel2 baik secara horizontal (baris) maupun vertikal (kolom).
 Setiap kabel horizontal terkoneksi ke terminal select dari tiap sel memori, dan
tiap kabel vertikal terkoneksi ke terminal Data-In/Sense dari tiap sel memori.
 Kabel2 alamat diperlukan untuk menyuplai alamat word yg. ingin dipilih. Total
kabel2 alamat yang dibutuhkan adalah log2(W). Pd contoh DRAM yang sedang
kita bahas, sebanyak log2(2048) = 11-kabel alamat yang diperlukan untuk me-
milih salah satu dari 2048-baris. Kesebelas kabel alamat dipasang sebagai ma-
sukan pada suatu row decoder yg. memiliki 11 kabel untuk masukan dan 2048
kabel untuk keluaran. Rangkaian logika pada row decoder bertugas mengaktif-
kan salah satu dari 2048 keluaran berdasarkan pola bit dari 11 kabel masukan.
(cont. to the next slide)
Rangkaian Logika pada Cip
 Kita juga memerlukan 11 kabel alamat utk memilih salah satu dari 2048-kolom
yang mana setiap kolom ini terdiri dari 4-bit.
 Sebanyak 4 kabel data jg. diperlukan sebagai input (masukan) dan output (ke-
luaran) berukuran 4-bit ke- dan dari- data buffer. Utk input (saat operasi tulis),
bit driver pada tiap kabel bit diaktivasi menjadi 1 atau 0 sesuai dengan nilai yg.
dibawa oleh kabel data ybs. Utk. output (saat operasi baca), nilai dari masing2
kabel bit diberikan ke sense amplifier, dan kemudian diteruskan ke kabel data.
Baik operasi tulis maupun operasi baca, kabel baris memilih baris sel2 memori
mana yang digunakan untuk menulis atau membaca.
 Karena hanya 4-bit yang dibaca/ditulis ke DRAM ini, kita perlu mengoneksikan
sejumlah DRAM sekaligus ke memory controller utk. membaca/menulis suatu
word data ke bus. Telah diketahui, tipikal ukuran satu word ialah >16-bit.
(cont. to the next slide)
Rangkaian Logika pada Cip
 Perhatikan di Figure 5.3 bahwa hanya ada 11-kabel alamat (A0-A10) saja yang
terpasang, setengah dari jumlah kabel yg. diperlukan untuk mengakses suatu
array memori berukuran 2048x2048. Hal ini dilakukan untuk menghemat jum-
lah pin yang digunakan.
 Sebenarnya di luar cip memori, terdapat 22-kabel alamat yang masuk ke suatu
rangkaian logika select untuk dimultipleks menjadi 11-kabel alamat untuk me-
nerapkan mekanisme berikut : Pertama, 11-sinyal alamat dimasukkan ke dlm.
cip utk. menentukan alamat baris pada array, dan kemudian 11-sinyal alamat
berikutnya dimasukkan untuk menentukan alamat kolom; perlu diperhatikan,
sinyal2 ini disertai oleh sinyal row address select () dan column address se-lect
() untuk menyediakan timing bagi cip.
(cont. to the next slide)
Rangkaian Logika pada Cip
 Terdapat dua pin, yaitu write enable () dan output enable (), yg. diguna-kan
utk. menentukan apakah suatu operasi tulis atau baca yg. dilakukan. Dua pin
yg. lain, yaitu ground (Vss) dan sumber tegangan (Vcc) (tidak diperlihatkan di
Figure 5.3).
 Sbg informasi tambahan saja, penggunaan multiplexed addressing (i.e., proses
pengalamatan dengan menggunakan multipleks) dan array persegi menyebab-
kan ukuran memori bertambah menjadi empat kali lipat ketika diberi tambah-
an satu pin utk. kabel alamat. Penambahan satu kabel alamat mengakibatkan
jumlah baris dan jumlah kolom masing2 bertambah dua kali lipat shg. ukuran
cip memori bertambah dengan faktor sebesar 4.
(cont. to the next slide)
Rangkaian Logika pada Cip
 Figure 5.3 juga melibatkan rangkaian refresh karena seluruh sel memori pada
DRAM memerlukan operasi refresh. Suatu mekanisme sederhana yang dapat
diterapkan untuk melakukan operasi refresh, yaitu sbb :
1) Cip DRAM dinonaktifkan selama sel2 memori mengalami operasi refresh.
2) Refresh counter secara satu-per-satu mengakses seluruh baris. Agar suatu
baris dapat diakses, seluruh kabel keluaran pada refresh counter dimasuk-
kan ke row decoder, dan kabel RAS diaktifkan. Setelah suatu baris dapat di-
akses, data dari tiap sel memori pada baris tersebut dibaca, dan kemudian
langsung ditulis kembali di sel yang sama. Hal ini menyebabkan seluruh sel
memori pada suatu baris mengalami proses refreshing.
Chip Packaging
• Setiap integrated circuit umumnya dipasang pada suatu package yg.
terdiri dari sejumlah pin yg. berfungsi untuk menghubungkan antara
integrated circuit dan komponen2 eksternal.
• Fig. 5.4a di slide berikutnya memperlihatkan contoh package EPROM.
 EPROM berkapasitas 8-Mbit yang diorganisasikan sebagai 1M x 8 (i.e., cip ter-
diri dari 1M-word dengan ukuran tiap word-nya sebesar 8-bit).
 Di sini, operasi baca/tulis dilakukan satu word tiap waktu, atau dikenal dengan
istilah one-word-per-chip.
 Package EPROM terdiri dari 32-pin untuk mendukung kabel2 sinyal sbb :
 Alamat suatu word yang ingin diakses. Untuk 1M-word, total sebanyak 20-
pin (220 = 1M) diperlukan (A0-A19).
(cont. to the next two slides)
Chip Packaging
 Data yang ingin dibaca, terdiri dari 8-kabel data (D0-D7).
 Sumber tegangan bagi cip memori (Vcc).
 Pin untuk ground (Vss).
 Pin bernama chip enable (CE). Karena mungkin saja digunakan lebih dari sa-
tu cip memori yang terhubung ke address bus yang sama, pin CE digunakan
untuk menentukan apakah alamat yg sedang dimuat pada address bus valid
utk. cip memorinya atau tidak. Pin CE diaktifkan oleh bit2 berorde tinggi yg.
ditransmisikan oleh address bus (i.e., bit2 alamat di atas A19).
 Program voltage (Vpp) yg. digunakan untuk menyuplai daya listrik saat pro-
ses pemrograman (operasi tulis) berlangsung.
Chip Packaging
• Figure 5.4b di slide berikutnya memperlihatkan tipikal konfigurasi pin
DRAM. Pada contoh ini, DRAM yang digunakan berkapasitas 16-Mbit
yang diorganisasikan sebagai 4M x 4.
 Terdapat beberapa perbedaan konfigurasi pin antara cip ROM dan DRAM :
Pertama, karena DRAM dapat dimodifikasi, pin2 untuk data pada DRAM dapat
digunakan sbg. input/output. Kedua, DRAM perlu menyediakan dua pin, yaitu
write enable (WE) dan output enable (OE), utk mengindikasikan apakah suatu
operasi merupakan operasi baca atau operasi tulis. Ketiga, karena DRAM diak-
ses secara baris dan kolom, pengalamatan dilakukan dgn. multipleks sehingga
hanya memerlukan 11-pin alamat utk mencakup seluruh kombinasi 4M baris/
kolom (211 x 211 = 222 = 4M). Keempat, DRAM memerlukan dua pin, yaitu row
address select (RAS) dan column address select (CAS). Kelima, suatu pin berna-
ma no connect (NC) digunakan utk. menggenapkan total keseluruhan pin saja.
Organisasi Modul
• Apabila suatu cip RAM diorganisasikan secara 1-bit-per-chip, jelas se-
kali bahwa kita perlu lebih dari satu cip RAM ini agar dpt mendukung
sistem yang mentransmisikan word berukuran lebih dari 1-bit.
 Kita asumsikan saja ukuran 1-word di sini adalah 8-bit dan total kapasitas dari
modul main memory yang diinginkan adalah 256K-word. Figure 5.5 di slide be-
rikutnya memperlihatkan bagaimana kita dapat memperoleh modul main me-
mory 256K-word, dimana ukuran 1-word = 8-bit, via sekumpulan cip RAM dgn.
bentuk organisasi 1-bit-per-chip.
 Karena ada 256K-word, kita perlu menyediakan alamat agar dapat mengakses
tiap word, dan ukuran alamat ini ialah 18-bit (218 = 256K). Di tiap operasi baca/
tulis, alamat 18-bit ini disuplai oleh sumber eksternal (e.g., kabel2 alamat dari
suatu bus) dan ditransmisikan ke modul main memory.
(cont. to the next two slides)
Organisasi Modul
 Di modul main memory, alamat 18-bit dipresentasikan ke 8-cip, di mana setiap
cip diorganisasikan sebagai 256K x 8-bit = 512 x 512 x 8-bit, dan kemudian tiap
cip menyediakan masukan/keluaran sebesar 1-bit.
 Dengan demikian, kita telah berhasil memperoleh modul main memory berka-
pasitas 256K-word dengan ukuran 1-word-nya = 8-bit via cip2 RAM 256K-bit yg.
diorganisasikan secara 1-bit-per-chip. Namun, bagaimana jika diinginkan suatu
modul main memory dgn. kapasitas lebih besar dari 256K-word (misalnya, 1M-
word), tetapi terbuat dari cip2 RAM yang sama?
 Figure 5.6 di slide berikutnya memperlihatkan suatu bentuk organisasi supaya
diperoleh modul main memory 1M-word (dimana 1-word = 8-bit) via cip2 RAM
256K-bit dengan organisasi 1-bit-per-chip.
(cont. to the next two slides)
Organisasi Modul
 Kita dapat lihat di Figure 5.6 bahwa terdapat empat kolom yg. mana setiap ko-
lom terdiri dari sekumpulan cip RAM 256K-bit yg. diorganisasikan sama seperti
pada Figure 5.5.
 Kemudian, karena perlu mencakup 1M-word, terdapat 20-kabel alamat yg. ha-
rus disediakan (220 = 1M) dgn. ketentuan : 18-bit LSB dirutekan ke 32-cip RAM
dan 2-bit MSB digunakan sebagai masukan bagi modul group select logic utk.
mengirimkan sinyal chip enable ke salah satu dari empat kolom.
Interleaved Memory
• Seperti yg. telah dijelaskan, main memory terdiri dari sekumpulan cip
memori DRAM. Lebih lanjut, sebagian cip memori DRAM ini dapat di-
kelompokkan menjadi satu untuk membentuk suatu memory bank.
• Apabila ada sejumlah memory bank pd. suatu main memory, kita da-
pat mengimplementasikan suatu bentuk organisasi yang diberi nama
interleaved memory.
 Setiap memory bank secara independen dpt. melayani suatu permintaan me-
mory read atau memory write sehingga suatu sistem yang memiliki K-memory
bank dapat melayani K-permintaan secara bersamaan yang pada akhirnya me-
ningkatkan kecepatan memory read dan memory write hingga faktor K.
ERROR CORRECTION
Error Correction
• Sistem memori semikonduktor berisiko mengalami eror.
 Terdapat dua kategori eror di sini, yaitu hard failure dan soft error.
 Hard failure merupakan suatu kecacatan fisik yang bersifat permanen shg satu
atau lebih sel memori tidak dapat menyimpan data secara reliabel, seperti da-
ta selalu bernilai 0 atau 1 (i.e., mengalami stuck), atau nilainya selalu berubah
antara 0 dan 1 secara tak menentu.
 Eror hard failure mungkin disebabkan oleh kondisi lingkungan yang merusak,
hasil manufaktur yang cacat, dan sudah lamanya penggunaan sistem memori.
 Soft error merupakan suatu kejadian yang sifatnya acak yg. menyebabkan ber-
ubahnya konten pada satu atau lebih sel memori secara non-destruktif (i.e., ti-
dak merusak fisik dari sistem memori).
(cont. to the next slide)
Error Correction
 Soft error mungkin disebabkan oleh masalah power supply dan eksisnya parti-
kel2 alfa. Partikel2 alfa ini muncul akibat dari peluruhan radioaktif yg. umum di-
temukan karena radioactive nuclei dlm. kuantitas kecil selalu ditemukan ham-
pir di seluruh jenis material.
 Baik hard error maupun soft error merupakan dua hal yang tentu saja tidak di-
inginkan, dan mayoritas sistem main memory kontemporer saat ini telah meli-
batkan rangkaian logika untuk mendeteksi dan memperbaiki eror ini.
• Figure 5.7 di slide berikutnya mengilustasikan proses deteksi dan per-
baikan eror secara umum.
 Ketika data ditulis ke main memory, suatu kalkulasi dilakukan pada fungsi f ter-
hadap data untuk membuat suatu kode.
(cont. to the next two slides)
Error Correction
 Setelah kode selesai dikalkulasi, baik kode maupun data disimpan di dlm. main
memory. Apabila ukuran satu word data ialah M-bit dan kode utk word ini ber-
ukuran K-bit, ukuran sebenarnya dari word data yg disimpan adalah (M+K)-bit.
 Ketika word (beserta kodenya) yg. telah disimpan sebelumnya ingin dibaca, ko-
de digunakan utk. mendeteksi dan, jika memungkinkan, memperbaiki erornya.
Suatu kode K yg baru dibuat dari sekuens bit data M, dan kemudian dibanding-
kan dengan kode K yang diperoleh dari main memory. Proses perbandingan ini
akan memberikan satu dari tiga kemungkinan keluaran sbb :
1) Tidak ada eror yang terdeteksi. Sekuens bit data M dapat dikirim ke luar.
2) Suatu eror terdeteksi, dan memungkinkan untuk mengoreksi erornya. Seku-
ens bit data M dan sekuens bit yang disebut error correction dimasukkan ke
dalam modul korektor, dan kemudian menghasilkan data yg. benar hasil pe-
ngoreksian yang siap untuk dikirim ke luar.
Error Correction
• Kode yang dioperasikan sesuai model yang diilustrasikan oleh Fig. 5.7
disebut error-correcting code.
 Error-correcting code merupakan suatu kode yang dikarakteristikkan oleh jum-
lah eror bit dalam suatu word yang dapat dikoreksi dan dideteksinya.
• Tipe error-correcting code yg. paling sederhana ialah kode Hamming.
 Figure 5.8 menggunakan diagram Venn utk. mengilustrasikan penggunaan ko-
de Hamming pada word berukuran 4-bit (M = 4).
 Terdapat tiga lingkaran yg saling berpotongan sehingga terbentuk tujuh bagian
terpisah (atau tujuh kompartemen) (Figure 5.8a).
 Kita menuliskan seluruh empat bit dari suatu word pd. kompartemen2 sebelah
dalam, dan semua sisa kompartemen yang masih kosong diisi oleh parity bits.
(cont. to the next two slides)
Error Correction
 Setiap parity bit dipilih sedemikian rupa sehingga total bit 1 dlm. suatu lingkar-
an berjumlah genap (Figure 5.8b). Misal, karena lingkaran A telah memuat tiga
bit 1, bit parity untuk lingkaran A ini diisi oleh bit 1.
 Sekarang, apabila suatu eror menyebabkan salah satu bit pd. word berubah ni-
lainya (Figure 5.8c), kita dapat mendeteksinya secara mudah. Dgn. Memeriksa
seluruh bit parity, kita menemukan ketidaksesuaian pada lingkaran A dan ling-
karan C, tetapi tidak pada lingkaran B. Kita ketahui bahwa hanya ada satu dari
tujuh kompartemen yang berada di dalam lingkaran A dan lingkaran C, tetapi
tidak ada di dalam lingkaran B (Figure 5.8d). Dengan demikian, eror dapat di-
koreksi dengan mengubah nilai bit yang ada di dalam kompartemen tersebut.
Error Correction
• Utk. memahami detil konsep kode Hamming sebagai error-correcting
code, mari kita lihat pengembangan kode Hamming agar dapat men-
deteksi dan mengoreksi eror bit-tunggal pada word berukuran 8-bit :
 Pertama, kita perlu menentukan ukuran kodenya terlebih dahulu. Berdasarkan
Figure 5.7, rangkaian logika compare menerima dua masukan yang ukurannya
sama, yaitu K-bit. Rangkaian logika kemudian melakukan operasi exclusive-OR
(i.e., XOR) terhadap kedua masukan. Hasil yang diperoleh ialah suatu word yg.
disebut syndrome word. Krn. tipe operasinya berupa XOR, setiap bit pada syn-
drome word akan bernilai 0 dan 1 bergantung dari ekuivalen atau tidak ekuiva-
lennya nilai bit pada posisi bit ybs. untuk kedua masukan.
(cont. to the next slide)
Error Correction
 Syndrome word berukuran K-bit sehingga rentang nilainya ialah 0 s/d 2 K-1. Ni-lai 0
merepresentasikan bahwa tidak ada eror yg. terdeteksi, sedangkan (2 K-1) nilai
sisanya mengindikasikan (apabila ditemukan suatu eror) bit mana pd data yang
mengalami eror.
 Karena suatu eror dapat terjadi pd. bit data M-bit atau bit kode K-bit, pertidak-
samaan berikut hrs. terpenuhi : 2K-1 ≥ M + K. Pertidaksamaan ini menentukan
ukuran bit pada kode yang dibutuhkan agar dapat mengoreksi eror bit tunggal pada
suatu word yang terdiri dari M-bit. Misal, untuk suatu word berukuran 8-bit (M = 8),
kita memiliki :
K = 3 : 23 - 1 < 8 + 3
K = 4 : 24 - 1 > 8 + 4
Dengan demikian, data berukuran 8-bit memerlukan kode berukuran 4-bit. Ko-lom
berjudul “Single-Error Correction” pada Table 5.2 di slide berikutnya mem-
perlihatkan ukuran bit kode untuk beragam ukuran bit word.
Error Correction
 Kedua, kita perlu menentukan karakteristik2 tertentu utk. syndrome word agar
dapat digunakan dalam mendeteksi dan mengoreksi eror. Asumsikan kita ingin
membuat syndrome word berukuran 4-bit utk word data berukuran 8-bit, ma-
ka kita memerlukan tiga karakteristik sbb :
 Apabila seluruh bit pada syndrome word bernilai 0, tidak ada eror yang ter-
deteksi (i.e., baik data 8-bit maupun kode 4-bit tidak mengalami eror)
 Apabila syndrome word hanya memiliki satu bit dan hanya satu bit yg. ber-
nilai 1, terdapat eror pada salah satu bit dari 4-bit kode. Pada situasi ini, ti-
dak ada koreksi yang perlu dilakukan.
 Apabila syndrome word memiliki lebih dari satu bit yg. bernilai 1, represen-
tasi nilai desimal dari syndrome word mengindikasikan posisi bit pada data
8-bit yang mengalami eror. Untuk mengoreksinya, nilai bit pada posisi tsb.
diinversi (dibalik) nilainya.
Error Correction
 Ketiga, untuk merealisasikan karakteristik2 syndrome word, kita perlu menyu-
sun bit2 data dan kode ke dalam suatu word berukuran 12-bit seperti yang di-
perlihatkan oleh Figure 5.9 di slide berikutnya.
 Pada Figure 5.9, setiap posisi bit diberi nomor yang dimulai dari 1 s/d 12. Selu-
ruh bit yang nomor posisinya ekuivalen dengan hasil pemangkatan dari nilai 2
(i.e., 1 = 20, 2 = 21, 4 = 22, dan 8 = 23) dialokasikan untuk bit kode. Keempat bit
dari kode dikalkulasi sesuai keempat ekspresi di bawah ini, dimana simbol ⊕
mengindikasikan operasi XOR :
C1 = D1 ⊕ D2 ⊕ D4 ⊕ D5 ⊕ D7
C2 = D1 ⊕ D3 ⊕ D4 ⊕ D6 ⊕ D7
C4 = D2 ⊕ D3 ⊕ D4 ⊕ D8
C8 = D5 ⊕ D6 ⊕ D7 ⊕ D8
(cont. to the next two slides)
Error Correction
 Perlu diketahui, seluruh operan yang digunakan untuk mengkalkulasi suatu bit
kode dipilih dengan ketentuan sebagaimana yang dijelaskan sbb :

(cont. to the next slide)

Error Correction
 Pd. titik ini, kita telah selesai mengembangkan kode Hamming. Sekarang, kita
verifikasi apakah pengembangan ini berhasil atau tidak melalui suatu contoh.
Asumsikan suatu masukan word 8-bit bernilai 00111001, dimana bit D1 terle-tak
di paling kanan (LSB). Dgn demikian, empat bit kode dapat dikalkulasi sbb :
C1 = 1 ⊕ 0 ⊕ 1 ⊕ 1 ⊕ 0 = 1 C4 = 0 ⊕ 0 ⊕ 1 ⊕ 0 = 1
C2 = 1 ⊕ 0 ⊕ 1 ⊕ 1 ⊕ 0 = 1 C8 = 1 ⊕ 1 ⊕ 0 ⊕ 0 = 0
 Kemudian, bayangkan bit data ke-3 (i.e., D3) mengalami eror shg. nilai bitnya
berubah dari 0 menjadi 1. Saat empat bit kode dikalkulasi ulang, kita peroleh :
C1 = 1 ⊕ 0 ⊕ 1 ⊕ 1 ⊕ 0 = 1 C4 = 0 ⊕ 1 ⊕ 1 ⊕ 0 = 0
C2 = 1 ⊕ 1 ⊕ 1 ⊕ 1 ⊕ 0 = 0 C8 = 1 ⊕ 1 ⊕ 0 ⊕ 0 = 0
Saat kita komparasi kedua kode bit, kita memperoleh syndrome word melalui
kalkulasi : 1110 ⊕ 1000 = 0110. Nilai syndrome word ini menunjukkan bahwa bit
di nomor posisi 6 (karena 01102 = 610) yang memuat D3 mengalami eror.
Error Correction
 Figure 5.10 di slide berikutnya memperlihatkan lebih detil terkait contoh sebe-
lumnya dengan deskripsi sbb :
Error Correction
• Kode Hamming yang dikembangkan sebelumnya disebut single-error-
correcting (SEC) code. Saat ini, memori semikonduktor tlh. diterapkan
dgn. single-error-correcting, double-error-detecting (SEC-DED) code.
 Dapat dilihat di Table 5.2 bahwa DED code memerlukan satu bit tambahan ke-
tika dibandingkan dengan SEC code.
• Figure 5.11 di slide berikutnya mengilustrasikan bagaimana DED code
bekerja; ilustrasi kembali menggunakan word data berukuran 4-bit.
 Berdasarkan sekuens diagram Venn pada Figure 5.11, apabila terjadi dua eror
(Figure 5.11c), prosedur deteksi eror dgn SEC code justru salah (Figure 5.11d),
dan kesalahan ini merambat hingga proses pengoreksian erornya (Fig. 5.11e).
(cont. to the next two slides)
Error Correction
 Untuk mengatasi masalah ini, bit ke-8 diinkorporasikan yang mana nilainya di-
tentukan sedemikian rupa sehingga jumlah keseluruhan bit 1 pd diagram ber-
nilai genap. Bit ke-8 ini disebut bit parity yang berfungsi utk. mendeteksi eror
yang ditimbulkan oleh SEC code (Figure 5.11f).
• Dgn. adanya error-correcting code, tingkat realibilitas terhadap me-
mori semakin meningkat, meskipun perlu menanggung biaya dalam
bentuk tingkat kompleksitas yang semakin tinggi.
 Untuk cip memori yg. diimplementasikan dengan 1-bit-per-chip organization,
penggunaan SEC-DED code sudah dinilai cukup. Misal, model IBM 30xx meng-
gunakan 8-bit SEC-DED code untuk tiap 64-bit data pd main memory sehingga
kapasitas main memory yang sebenarnya ialah 12% lebih besar daripada kapa-
sitas main memory yang dilihat oleh pengguna komputer.
DDR DRAM
Pendahuluan
• Seperti yg. telah dijelaskan sebelumnya, salah satu penyebab utama
terjadinya bottleneck pada sistem komputer yg menggunakan prose-
sor berperformansi tinggi ialah interface ke main memory.
 Kita telah ketahui juga bahwa masalah bottleneck ini dapat diatasi dengan me-
masang satu atau lebih level SRAM cache berkecepatan tinggi di antara DRAM
dan prosesor.
 Namun, biaya SRAM tergolong mahal (apabila dibandingkan dgn. DRAM), dan
mengekspansi kapasitasnya hingga ke titik tertentu justru memberikan benefit
yang semakin kecil.
 Dalam beberapa tahun terakhir, sejumlah upaya peningkatan terhadap arsitek-
tur lawas DRAM telah dilakukan. Dua skema yang paling mendominasi pasaran
saat ini ialah SDRAM dan DDR-DRAM.
Synchronous DRAM
• Berbeda dengan DRAM konvensional yang bersifat asynchronous, syn-
chronous DRAM (SDRAM) bersifat synchronous.
 SDRAM dan prosesor saling bertukar data secara tersinkronisasi melalui suatu sinyal
clock eksternal. Dgn. bentuk pertukaran data spt. ini, prosesor/memory bus dapat
bekerja dengan kecepatan penuhnya karena DRAM tidak membuat kedua komponen
ini dalam keadaan menungu (baca dua poin berikutnya).
 Pada DRAM konvensional, prosesor memberikan sinyal2 alamat dan kontrol ke DRAM
utk. membaca atau menulis suatu set data di lokasi tertentu pd. DRAM. Setelah
menunggu selama delay tertentu (i.e., waktu akses), DRAM baru dapat melakukan
operasi baca atau tulis. Selama delay waktu akses ini, DRAM mela-kukan beragam
fungsi internalnya, antara lain mengaktifkan baris2 dan kolom2 DRAM dgn. nilai
kapasitansi yang tinggi, melakukan sensing data, dan merute-kan data ke luar DRAM
melalui output buffers. Prosesor hrs. menunggu delay waktu akses ini sehingga
menurunkan performansi sistem secara keseluruhan.
(cont. to the next slide)
Synchronous DRAM
 Dengan akses secara synchronous, DRAM memindahkan data masuk dan kelu-
ar di bawah kendali dari system clock. Ketika prosesor atau master lainnya me-
ngeluarkan informasi instruksi dan alamat, DRAM menerimanya yg. kemudian
direspons beberapa clock cycle. Selama DRAM merespons informasi tersebut,
master dapat melakukan pekerjaan2 lainnya secara aman.
• Figure 5.12 di slide berikutnya memperlihatkan rangkaian logika dari
tipikal SDRAM berukuran 256-MB, dan Table 5.3 di dua slide berikut-
nya memperlihatkan seluruh pin yang terpasang pada SDRAM tsb.
 SDRAM mendukung suatu mode yang bernama burst mode untuk mengelimi-
nasi waktu persiapan alamat dan waktu precharge pada baris & kolom dengan
cara mengeluarkan suatu sekuens bit data sekaligus pd. suatu baris saat suatu
bit pada baris tsb. diakses.
(cont. to the next three slides)
Synchronous DRAM
 Selain itu, SDRAM juga memiliki arsitektur internal multi-bank yang dapat me-
ningkatkan probabilitas terjadinya on-chip parallelism (i.e., suatu fitur yg mana
DRAM dapat melayani permintaan akses memori secara paralel).
 Mode register beserta rangkaian logika yg. berasosiasi dengannya merupakan
fitur utama lainnya yg. membedakan antara SDRAM dan DRAM konvensional
yang berfungsi untuk mendukung suatu mekanisme yang dapat menyesuaikan
SDRAM dengan spesifik keperluan dari sistem. Misal, mode register dapat me-
nentukan panjang burst, yaitu banyaknya set data, dimana satu set data terdiri
dari sejumlah unit data, yg. dimuat secara tersinkronisasi ke dlm bus. Mode re-
gister juga dapat digunakan utk mengatur waktu latensi sejak permintaan ope-
rasi baca diterima hingga akhirnya data mulai ditransfer.
 Pada kenyataannya, performansi SDRAM yang paling baik ialah saat SDRAM
di-gunakan untuk mentransfer blok2 data berukuran besar secara sekuensial,
spt. pada aplikasi word processing, spreadsheets, dan multimedia.
Synchronous DRAM
• Fig. 5.13 di slide berikutnya memperlihatkan contoh operasi SDRAM.
 Pd. contoh ini, operasi baca dilakukan dengan panjang burst adalah 4 dan nilai
latensinya adalah 2.
 Perintah operasi baca dgn. mode burst diimplementasikan via pin dan dibuat
low, sedangkan pin dan dibuat high saat rising edge dari sinyal clock. Pd.
operasi baca ini, seluruh masukan alamat menentukan awal alamat kolom dari
burst, dan mode register menentukan tipe burst (apakah sekuensial atau
interleave) dan panjang burst (1, 2, 4, 8, full page).
 Nilai delay yg. terhitung dari awal perintah dieksekusi hingga data milik sel bit
pertama muncul pada keluaran ekuivalen dengan nilai latensi yg. telah di-
tentukan pada mode register.
DDR SDRAM
• Meskipun SDRAM memberikan peningkatan yang cukup signifikan pa-
da asynchronous RAM, SDRAM masih memiliki kekurangan yg. mem-
batasi kecepatan data I/O.
 Utk. mengatasi kekurangan ini, JEDEC Solid State Technology Association
mem-buat versi terbaru dari SDRAM, yaitu double-data rate SDRAM (DDR
SDRAM).
 Pada DDR SDRAM, terdapat sejumlah fitur yang diinkorporasikan sehingga ke-
cepatan data meningkat sangat signifikan.
• Terdapat tiga cara DDR SDRAM dapat meningkatkan kecepatan :
1) Transfer data disinkronisasikan baik saat rising edge maupun saat falling edge
dari system clock, bukan saat rising edge saja. Hal ini menyebabkan kecepatan
menjadi dua kali lipat, dan alasan mengapa dinamakan sbg. double-data rate.
DDR SDRAM
2) DDR menggunakan nilai frekuensi clock yg lebih tinggi pada bus untuk mening-
katkan kecepatan transfer data.
3) Penggunaan skema buffering sebagaimana yang akan dijelaskan berikutnya.

(cont. to the next slide)

DDR SDRAM
DDR SDRAM
MEMORI FLASH
Pendahuluan
• Bentuk memori semikonduktor yang lain ialah memori flash.
 Memori flash dapat diaplikasikan sbg. memori internal atau memori eksternal.
Namun di sini, kita hanya akan membahas memori flash ketika digunakan sbg.
memori internal.
• Diperkenalkan di pertengahan tahun 1980-an, memori flash merupa-
kan hasil pertengahan antara EPROM dan EEPROM di sisi biaya dan
fungsionalitasnya.
 Sama seperti EEPROM, memori flash mengunakan teknologi listrik untuk pro-
ses penghapusan datanya. Oleh karena itu, kecepatan penghapusan data pd.
memori flash hanya membutuhkan waktu satu s/d beberapa detik saja yang
mana lebih cepat daripada EPROM.
(cont. to the next slide)
Pendahuluan
 Memory flash mampu utk menghapus di level blok sehingga tidak perlu meng-
hapus keseluruhan data pd cip memori. Kemampuan ini didukung oleh bentuk
organisasi sel2 memori pada memori flash. Istilah “flash” pd memori flash juga
muncul akibat dari bentuk organisasi ini karena suatu seksi pada cip yg terdiri
dari sejumlah sel memori dpt dihapus dlm satu aksi penghapusan saja (flash).

 Sama seperti EEPROM, memori flash mengunakan teknologi listrik untuk pro-
ses penghapusan datanya. Oleh karena itu, kecepatan penghapusan data pd.
memori flash hanya membutuhkan waktu satu s/d beberapa detik saja yang
mana lebih cepat daripada EPROM.
(cont. to the next slide)
Operasi
Memori Flash NOR dan NAND
TEKNOLOGI NON-VOLATILE
2

SOLID-STATE MEMORY YANG

TERBARU
STT-RAM
PCRAM
ReRAM
SELESAI