NIM: 225150207111008
Kelas: A
Wear leveling
Jika blok tertentu diprogram dan dihapus berulang kali tanpa menulis ke blok lain, blok
itu akan aus sebelum semua blok lainnya - dengan demikian mengakhiri masa pakai SSD secara
prematur. Karena alasan ini, pengontrol SSD menggunakan teknik yang disebut wear
leveling untuk mendistribusikan penulisan serata mungkin di semua blok flash di SSD.
Dalam skenario yang sempurna, ini akan memungkinkan setiap blok untuk ditulis ke
umur maksimum sehingga semuanya gagal pada saat yang sama. Proses untuk mendistribusikan
penulisan secara merata membutuhkan data yang ditulis sebelumnya dan tidak berubah (cold
data) untuk dipindahkan, sehingga data yang lebih sering berubah (hot data) dapat ditulis ke
dalam blok tersebut. Merelokasi data meningkatkan amplifikasi tulis dan menambah keausan
memori flash. Desainer berusaha meminimalkan keduanya.
Memori
Memori flash
Perbandingan arsitektur
Sebagian besar produsen SSD menggunakan memori flash NAND non-volatil dalam
pembuatan SSD mereka karena biayanya lebih rendah dibandingkan dengan DRAM dan
kemampuan untuk menyimpan data tanpa catu daya yang konstan, memastikan persistensi data
melalui pemadaman listrik yang tiba-tiba. SSD memori flash awalnya lebih lambat daripada
solusi DRAM, dan beberapa desain awal bahkan lebih lambat daripada HDD setelah terus
digunakan. Masalah ini diatasi dengan pengontrol yang keluar pada tahun 2009 dan yang lebih
baru.
Drive dengan harga lebih rendah biasanya menggunakan memori flash triple-level
cell (TLC) atau multi-level cell (MLC), yang lebih lambat dan kurang reliabel dibandingkan
memori flash single-level cell (SLC). Ini dapat dikurangi atau bahkan dibalik dengan struktur
desain internal SSD, seperti interleaving, perubahan pada penulisan algoritma, dan penyediaan
berlebih yang lebih tinggi (lebih banyak kapasitas berlebih) yang dapat digunakan oleh algoritme
wear-leveling.
Solid-state drive yang mengandalkan teknologi V-NAND, di mana lapisan sel ditumpuk
secara vertikal, telah diperkenalkan.
DRAM
SSD yang didasarkan pada memori volatil seperti DRAM dicirikan oleh akses data yang
sangat cepat, umumnya kurang dari 10 mikrodetik, dan digunakan terutama untuk mempercepat
aplikasi yang jika tidak akan ditahan oleh latensi SSD flash atau HDD tradisional.
SSD berbasis DRAM biasanya menggabungkan baterai internal atau adaptor AC/DC
eksternal dan sistem penyimpanan cadangan untuk memastikan persistensi data saat tidak ada
daya yang disuplai ke drive dari sumber eksternal. Jika daya hilang, baterai memberikan daya
sementara semua informasi disalin dari memori akses acak (RAM) ke penyimpanan cadangan.
Saat daya dipulihkan, informasi disalin kembali ke RAM dari penyimpanan cadangan, dan SSD
melanjutkan operasi normal (mirip dengan fungsi hibernasi yang digunakan dalam sistem operasi
modern).
Antarmuka Host
Sebuah SSD dengan MLC NAND 1,2 TB, menggunakan PCI Express sebagai antarmuka host
Antarmuka host secara fisik merupakan konektor dengan pensinyalan yang dikelola oleh
pengontrol SSD. Ini paling sering salah satu antarmuka yang ditemukan di HDD. Mereka
termasuk:
Decoder Alamat
Kode alamat A3A2A1A0 yg digunakan menentukan isi register (8-bit) mana dalam larik
yang akan ditempatkan pada bus data (enable).
Bit-bit alamat A1A0 diumpankan ke decoder yg akan mengaktifkan atau memilih satu
saluran baris-pilih dan bit-bit alamat A3A2 diumpankan pada decoder kedua yg akan
mengaktifkan atau memilih satu saluran kolom-pilih.
Hanya ada satu reg yg terpilih pada baris dan kolom oleh masukan alamat, dan reg inilah
yang di-enable.
Penyangga Output
Reg yg di-enable oleh masukan alamat akan menempatkan data pd bus data. Data
ini diumpankan ke penyangga output, yg akan melewatkan data ke keluaran-keluaran data
eksternal, hal ini disediakan dgn =LOW. Jika = HIGH, maka penyangga output berada
dalam keadaan impendansi tinggi (tristate), dan D7 sampai D1 akan mengambang.