Sinkron dynamic random access memory (SDRAM)

Sinkron dynamic random access memory (SDRAM) adalah dynamic random access memory
(DRAM) yang disinkronkan dengan bus sistem. Klasik DRAM memiliki antarmuka
asynchronous, yang berarti bahwa itu merespon secepat mungkin untuk perubahan dalam input
kontrol. SDRAM memiliki antarmuka sinkron, artinya menunggu sinyal clock untuk mengontrol
sebelum menanggapi masukan dan karena itu disinkronkan dengan sistem bus komputer. Jam
yang digunakan untuk menggerakkan mesin keadaan internal yang terbatas bahwa instruksi pipa
masuk. Hal ini memungkinkan chip memiliki pola yang lebih kompleks daripada operasi
asynchronous DRAM, memungkinkan kecepatan yang lebih tinggi.

Pipelining berarti bahwa chip dapat menerima instruksi baru sebelum selesai pengolahan
sebelumnya. Dalam menulis pipelined, tulis perintah dapat segera diikuti oleh instruksi lain tanpa
menunggu data yang akan ditulis ke array memori. Dalam membaca pipelined, data yang diminta
muncul setelah sejumlah jam pulsa tetap setelah instruksi membaca, siklus di mana instruksi
tambahan dapat dikirim. (Penundaan ini disebut latency dan merupakan parameter yang penting
untuk dipertimbangkan saat membeli SDRAM untuk komputer.)

SDRAM adalah banyak digunakan dalam komputer, dari SDRAM asli, generasi lebih lanjut dari
DDR (DDR1 atau) dan kemudian DDR2 dan DDR3 telah memasuki pasar massal, dengan DDR4
saat ini sedang dirancang dan diantisipasi akan tersedia pada tahun 2015.

Gambar. Eight SDRAM ICs on a PC100 DIMM package.

Sumber : http://en.wikipedia.org/wiki/SDRAM
BEDO RAM (Burst Extended-Data-Out RAM)

Bagi meningkatkan kepantasan mengakses data ke dalam cip memori DRAM, satu teknologi
yang dikenali sebagai bursting telah dibangunkan untuk tujuan tersebut. Teknologi ini
melibatkan penghantaran blok data yang besar untuk diproses kepada unit-unit data yang lebih
kecil. Istilah DRAM pada cip tersebut adalah merujuk kepada teknologi penghantaran data
terperinci yang meliputi penghantaran beberapa halaman alamat di dalam cip memori.
Evolusi dari EDO DRAM, Burst EDO DRAM, dapat memproses empat alamat memori dalam
satu meledak, untuk maksimal 5-1-1-1, penghematan tiga jam tambahan atas memori EDO
dirancang secara optimal. Hal itu dilakukan dengan menambahkan counter alamat pada chip
untuk melacak alamat berikutnya. Bedo juga menambahkan tahap pipelined yang
memungkinkan halaman-akses siklus harus dibagi menjadi dua komponen. Selama operasi
memori-baca, komponen pertama mengakses data dari array memori ke tingkat keluaran (latch
kedua). Komponen kedua mengemudikan bus data dari latch ini pada tingkat logika yang sesuai.
Karena data sudah dalam output buffer, waktu akses lebih cepat dicapai (sampai 50% untuk blok
data yang besar) dibandingkan dengan EDO tradisional.
Meskipun Bedo DRAM menunjukkan optimalisasi tambahan atas EDO, pada saat itu tersedia
pasar telah membuat investasi yang signifikan terhadap DRAM sinkron, atau SDRAM [2].
Meskipun Bedo RAM SDRAM unggul dalam beberapa hal, teknologi yang terakhir cepat
mengungsi Bedo.

Sumber:
http://en.wikipedia.org/wiki/Dynamic_random-
access_memory#Burst_EDO_DRAM_.28BEDO_DRAM.29

RAMBUS DRAM (RD RAM)

Sekarang mari kita lihat tipe memori high speed paling spektakuler dan kontroversial, Rambus
DRAM. Satu hal penting yang harus diingat bahwa Rambus ini tetap menggunakan teknologi
memori cell yang sama dengan SDRAM konvensional. Dengan kata lain, bila pada SDRAM
diperlukan waktu20 ns untuk mengakses data dari memori array SDRAM. Begitu juga pada
Rambus diperlukan waktu yang sama 20 ns untuk mengambil data dari DRDRAM memory
array.

Pada SDRAM diperlukan 8 chip, tiap chip dengan lebar data 8 bit. Ini dibutuhkan untuk
melengkapi 64 bit bank. Chip SDRAM tidak bekerja individual, tiap chip tesambung secara
paralel ke dalam 64 bit data path. Berbeda dengan Rambus, setiap chip bekerja secara individual
dan terhubung ke dalam Rambus kanal yang dikendalikan oleh Rambus Memory Controller.
Bekerja secara individual berarti setiap chip dapat mengerti perintah dari protokol Rambus. Hal
ini mengakibatkan ukuran dari RAM ini lebih besar sekitar 10 % dari ukuran SDRAM biasa
dengan kapasitas yang sama. Karena semua chip tersambung pada satu kanal, maka bila anda
memasang Rambus pada slot pertama , slot kedua harus ditancapkan Continuity Rimms
(CRIMMS). Ini berguna agar kanal tidak terinterupsi, bila ini terjadi maka signal Rambus tidak
dapat bekerja. Kanal Rambus itu terdiri dari 16 bit data wide dan berjalan pada 400 MHz.

Data yang ditransfer dengan kecepatan 400 MHz itu melalui dua sisi atas dan bawah dari clock
cycle. Dengan kata lain satu kanal PC800 DRDRAM dapat melakukan transfer data pada 400 x 2
(DDR) x 2 byte = 1,6 GB/s. Bagaimana bisa RAM tipe ini dapat menyemburkan tenaga begitu
dasyatnya , bila dibandingkankan teknik lama RAM biasa? Jawabannya ialah bahwa tiap chip
DRDRAM terdiri dari banyaknya bank. Satu chip 128 Mbit memiliki kurang dari 32 bank. Jadi
DIMM SDRAM mempunyai total 4 bank, sedangkan Rambus RIMM memiliki 128 bank.
Hasilnya RIMM mempunyai lebih banyak sense amplifier yang dapat mengangkut data lebih
banyak dibandingkan dengan SDRAM biasa. Tetapi dari semua keperkasaan diatas, Rambus
tampak mandul dalam hal latency. Ini disebabkan Latencynya yang bernilai lebih tinggi.
Kekurangan ini mengakibatkan kurang optimal nya performa secara keseluruhan , belum lag
harga yang tidak bersahabat sama sekali untuk sebuah RAM dengan kapasitas 128 MB.

Sumber: Majalah CHIP April – Mei 2001

Serial presence detect (SPD)

Serial presence detect (SPD) mengacu pada cara standar untuk secara otomatis mengakses
informasi tentang modul memori komputer. Sebelumnya 72-pin SIMM termasuk 5 pin yang
menyediakan 5 bit parallel presence detect (PPD) data, tetapi 168-pin DIMM standar berubah
mendeteksi kehadiran seri untuk mengkodekan lebih banyak informasi. [1]

Ketika sebuah komputer modern biasa dinyalakan, hal itu dimulai dengan melakukan power-on
self-test (POST). Sejak sekitar pertengahan 1990-an, proses ini mencakup mengkonfigurasi
perangkat keras saat ini secara otomatis.
Serial presence detect (SPD) adalah hardware memori fitur yang memungkinkan komputer
untuk mengetahui memori terpasang, dan timing yang digunakan untuk mengakses memori.

Beberapa komputer beradaptasi dengan perubahan hardware sepenuhnya otomatis. Dalam

kebanyakan kasus, ada prosedur khusus untuk mengakses opsional parameter BIOS, untuk
melihat dan berpotensi membuat perubahan dalam pengaturan. Dimungkinkan untuk mengontrol
bagaimana komputer menggunakan memori SPD data untuk memilih pengaturan untuk
digunakan, untuk selektif memodifikasi timing memori, atau mungkin untuk sepenuhnya atas
data-naik SPD

Gambar. Memori SDRAM, berisi SPD data (lingkaran merah)

Sumber: http://en.wikipedia.org/wiki/Serial_presence_detect

SyncLink SDRAM
SyncLink SDRAM, bersama dengan DRAM Rambus Direct, adalah pendekatan berbasis
protokol di mana semua sinyal ke memori akses acak (RAM) adalah pada baris yang sama
(bukan memiliki kolom alamat strobe terpisah, strobo baris alamat, alamat, dan data baris). Sejak
waktu akses tidak bergantung pada operasi sinkronisasi pada beberapa baris, SLDRAM
menjanjikan kecepatan RAM hingga 800 MHz. Seperti SDRAM Data Rate ganda, SLDRAM
dapat beroperasi pada dua kali clock rate sistem. SyncLink adalah standar industri terbuka yang
diharapkan untuk bersaing dengan DRAM Rambus Direct.

Gambar. Contoh SyncLink SDRAM

Sumber: http://whatis.techtarget.com/definition/0,,sid9_gci214210,00.html

DDR SDRAM
Seperti yang telah anda ketahui DDR SDRAM merupakan evolusi dari SDRAM biasa.
Perbedaannya dengan SDRAM biasa yaitu terletak pada kemampuan RAM ini untuk
mengirimkan data dua kali lipat per clock cycle. Pada DDR, jalur data yang disediakan untuk
mengangkut data ke CPU telah ditingkatkan menjadi 64 bit. Berbeda dibandingkan dengan
SDRAM yang hanya selebar 16 bit. SDRAM biasa seperti PC133 hanya memiliki bandwidth
sampai 1050 Megabyte/s, sedangkan DDR PC2100 memiliki dua kali bandwidth dibandingkan
PC133 yaitu sebesar 2133 MB/s.
Untuk memberikan fasilitas bandwidth yang besar ini maka konstruksi fisik dari RAM ini
berubah, jumlah pin pada SDRAM berjumlah 168, maka pada modul DDR berjumlah 184 pin.
Selebihnya konstruksi antara SDRAM dengan DDR sama saja.
Sumber: Majalah CHIP April – Mei 2001