TUGAS 6

Organisasi dan Arsitektur Komputer

KELOMPOK:

1. Chandra Wijaya (140810190033)

2. Aidil Fitra (140810190053)
3. Muhammad Alwan Fauzi (1401810190077)

TEKNIK INFORMATIKA
UNIVERSITAS PADJADJARAN
2020
SEMICONDUCTOR MAIN MEMORY
Memori Semikonduktor adalah perangkat penyimpanan data-data elektronik yang
terbuat dari bahan semikonduktor. Memori Semikonduktor ini merupakan komponen penting
dalam perkembangan perangkat-perangkat elektronik saat ini, umumnya digunakan sebagai
memori komputer, memori pada Smartphone, USB drive dan bahkan di Televisi-televisi pintar
(Smart TV) dan Jam Tangan pintar (Smart Watch). Memori Semikonduktor ini umumnya
berbentuk IC (Intragrated Circuit).

Pada komputer sebelumnya, bentuk paling umum dari penyimpanan akses-acak untuk
memori utama komputer menggunakan array loop feromagnetik berbentuk donat disebut
sebagai core. Karenanya, ingatan utama sering disebut sebagai inti, sebuah istilah yang bertahan
hingga hari ini. Munculnya, dan keuntungan dari, mikroelektronika telah lama mengalahkan
memori inti magnetik. Saat ini, penggunaan chip semikonduktor untuk memori utama hampir
universal. Aspek kunci dari teknologi ini dieksplorasi di bagian ini.

Penyusun Semikonduktor Main Memory

Elemen dasar dari memori semikonduktor adalah sel memori. Meskipun berbagai
teknologi elektronik digunakan, semua sel memori semikonduktor berbagi properti tertentu:

 Mereka menunjukkan dua keadaan stabil (atau semistable), yang dapat digunakan
untuk mewakili biner 1 dan 0.
 Mereka mampu ditulis ke (setidaknya sekali), untuk mengatur negara.
 Mereka mampu dibaca untuk merasakan keadaan.

Figure 5.1 menggambarkan pengoperasian sel memori. Paling umum, sel memiliki tiga
terminal fungsional yang mampu membawa sinyal listrik. Terminal pilih, seperti namanya,
memilih sel memori untuk operasi baca atau tulis. Terminal kontrol menunjukkan baca atau
tulis. Untuk menulis, terminal lain menyediakan sinyal listrik yang mengatur keadaan sel menjadi
1 atau 0. Untuk membaca, terminal itu digunakan untuk output dari keadaan sel. Rincian
organisasi internal, fungsi, dan waktu sel memori tergantung pada teknologi sirkuit terpadu
spesifik yang digunakan dan berada di luar cakupan buku ini, kecuali untuk ringkasan singkat.
Untuk tujuan kami, kami akan menganggapnya sebagai sel individu dapat dipilih untuk operasi
membaca dan menulis.
DRAM dan SRAM
Semua tipe memori yang akan kita eksplorasi dalam bab ini adalah akses acak. Artinya,
kata-kata memori secara langsung diakses melalui logika pengalamatan kabel-in.

Tabel diatas adalah daftar tipe utama dari memori semikonduktor. Yang paling umum
disebut sebagai random-access memory (RAM). Ini, pada kenyataannya, merupakan
penyalahgunaan istilah, karena semua jenis yang tercantum dalam tabel adalah akses acak. Satu
karakteristik pembeda dari memori yang ditetapkan sebagai RAM adalah bahwa dimungkinkan
untuk membaca data dari memori dan untuk menulis data baru ke dalam memori dengan
mudah dan cepat. Baik membaca dan menulis dicapai melalui penggunaan sinyal listrik.

Karakteristik lain yang membedakan RAM tradisional adalah volatilitasnya. RAM harus
dilengkapi dengan catu daya konstan. Jika daya terputus, maka data hilang. Dengan demikian,
RAM hanya dapat digunakan sebagai penyimpanan sementara. Dua bentuk tradisional RAM
yang digunakan dalam komputer adalah DRAM dan SRAM.

Teknologi RAM dibagi menjadi dua teknologi: dinamis dan statis. RAM dinamis (DRAM)
dibuat dengan sel yang menyimpan data sebagai muatan kapasitor. Ada atau tidak adanya
muatan dalam kapasitor diartikan sebagai biner 1 atau 0. Karena kapasitor memiliki
kecenderungan alami untuk melepaskan, RAM dinamis memerlukan penyegaran muatan
berkala untuk menjaga penyimpanan data. Istilah dinamis mengacu pada kecenderungan
muatan yang tersimpan ini bocor, bahkan dengan daya yang terus menerus diterapkan.

Figure 5.2 (a) adalah struktur DRAM khas untuk sel individu yang menyimpan sedikit.
Baris alamat diaktifkan ketika nilai bit dari sel ini dibaca atau ditulis. Transistor bertindak sebagai
saklar yang ditutup (memungkinkan arus mengalir) jika tegangan diterapkan ke jalur alamat dan
terbuka (tidak ada arus mengalir) jika tidak ada tegangan pada garis alamat.

Untuk operasi penulisan, sinyal tegangan diterapkan ke garis bit; tegangan tinggi
mewakili 1, dan tegangan rendah mewakili 0. Sinyal kemudian diterapkan ke jalur alamat, yang
memungkinkan muatan ditransfer ke kapasitor.

Untuk operasi baca, ketika garis alamat dipilih, transistor menyala dan muatan yang
disimpan pada kapasitor dimasukkan ke dalam garis bit dan ke penguat indra. Penguat indera
membandingkan tegangan kapasitor dengan nilai referensi dan menentukan apakah sel berisi
logika 1 atau logika 0. Pembacaan dari sel melepaskan kapasitor, yang harus dikembalikan untuk
menyelesaikan operasi. Meskipun sel DRAM digunakan untuk menyimpan bit tunggal (0 atau 1),
itu pada dasarnya adalah perangkat analog. Kapasitor dapat menyimpan nilai muatan apa pun
dalam rentang; nilai ambang menentukan apakah muatan ditafsirkan sebagai 1 atau 0.

Sebaliknya, RAM statis (SRAM) adalah perangkat digital yang menggunakan elemen
logika yang sama yang digunakan dalam prosesor. Dalam SRAM, nilai-nilai biner disimpan
menggunakan konfigurasi gerbang logika flip-flop tradisional (lihat Bab 11 untuk deskripsi flip-
flop). RAM statis akan menyimpan datanya selama daya dipasok ke sana.

Figure 5.2 (b) adalah struktur SRAM khas untuk sel individu. Empat transistor (T1, T2, T3,
T4) dihubungkan silang dalam pengaturan yang menghasilkan keadaan logika yang stabil. Dalam
keadaan logika 1, titik C1 tinggi dan titik C2 rendah; dalam keadaan ini, T1 dan T4 tidak aktif dan
T2 dan T3 aktif.1 Dalam keadaan logika 0, titik C1 rendah dan titik C2 tinggi; dalam kondisi ini, T1
dan T4 aktif dan T2 dan T3 mati. Kedua kondisi stabil selama tegangan arus searah (dc)
diterapkan. Berbeda dengan DRAM, tidak diperlukan penyegaran untuk menyimpan data.

Seperti dalam DRAM, jalur alamat SRAM digunakan untuk membuka atau menutup
sakelar. Baris alamat mengontrol dua transistor (T5 dan T6). Ketika sinyal diterapkan ke saluran
ini, dua transistor diaktifkan, memungkinkan operasi membaca atau menulis. Untuk operasi
penulisan, nilai bit yang diinginkan diterapkan ke baris B, sedangkan komplemennya diterapkan
ke baris B. Ini memaksa empat transistor (T1, T2, T3, T4) ke dalam keadaan yang tepat. Untuk
operasi baca, nilai bit dibaca dari baris B.

RAM statis dan dinamis keduanya volatile; yaitu, daya harus terus-menerus dipasok ke
memori untuk mempertahankan nilai bit. Sel memori dinamis lebih sederhana dan lebih kecil
dari sel memori statis. Dengan demikian, DRAM lebih padat (sel lebih kecil = lebih banyak sel per
satuan luas) dan lebih murah daripada SRAM yang sesuai. Di sisi lain, DRAM membutuhkan
sirkuit penyegaran pendukung. Untuk memori yang lebih besar, biaya tetap sirkuit penyegaran
lebih dari dikompensasi oleh biaya variabel yang lebih kecil dari sel-sel DRAM. Dengan demikian,
DRAM cenderung disukai untuk kebutuhan memori yang besar. Poin terakhir adalah bahwa
SRAM agak lebih cepat daripada DRAM. Karena karakteristik relatif ini, SRAM digunakan untuk
memori cache (baik chip on dan off), dan DRAM digunakan untuk memori utama.

Tipe-Tipe ROM
Seperti namanya, Read-Only Memory (ROM) berisi pola data permanen yang tidak
dapat diubah. ROM adalah nonvolatile atau tidak mudah menguap; artinya, tidak ada sumber
daya yang diperlukan untuk mempertahankan nilai bit dalam memori. Meskipun dimungkinkan
untuk membaca ROM, tidak mungkin untuk menulis data baru ke dalamnya. Aplikasi ROM yang
penting adalah pemrograman mikro. Aplikasi potensial lainnya termasuk:

 Subrutin perpustakaan untuk fungsi yang sering diinginkan

 Program sistem
 Tabel fungsi

Untuk persyaratan berukuran sedang, keunggulan ROM adalah bahwa data atau
program secara permanen berada dalam memori utama dan tidak perlu dimuat dari perangkat
penyimpanan sekunder.

ROM dibuat seperti chip sirkuit terintegrasi lainnya, dengan data yang sebenarnya
ditransfer ke dalam chip sebagai bagian dari proses fabrikasi. Ini menyajikan dua masalah:

 Langkah penyisipan data mencakup biaya tetap yang relatif besar, baik satu atau
beberapa salinan ROM tertentu dibuat.
 Tidak ada ruang untuk kesalahan. Jika satu bit salah, seluruh batch ROM harus dibuang.

Ketika hanya sejumlah kecil ROM dengan konten memori tertentu diperlukan, alternatif
yang lebih murah adalah Programmable ROM (PROM). Seperti halnya ROM, PROM bersifat
nonvolatile dan dapat ditulis hanya sekali. Untuk PROM, proses penulisan dilakukan secara
elektrik dan dapat dilakukan oleh pemasok atau pelanggan lebih lambat dari pembuatan chip
asli. Peralatan khusus diperlukan untuk proses penulisan atau "pemrograman". PROM
memberikan fleksibilitas dan kenyamanan. ROM tetap menarik untuk menjalankan produksi
volume tinggi.

Variasi lain pada memori read-only adalah read-mostly memory, yang berguna untuk aplikasi di
mana operasi membaca jauh lebih sering daripada operasi tulis tetapi yang penyimpanan non-
volatile diperlukan. Ada tiga bentuk umum memori terbaca: EPROM, EEPROM, dan flash
memory.

Versi optic erasable programmable read-only memory (EPROM) dapat dibaca

dan ditulis secara elektrik, seperti halnya PROM. Namun, sebelum operasi penulisan, semua sel
penyimpanan harus dihapus ke keadaan awal yang sama dengan paparan chip yang dikemas
untuk radiasi ultraviolet. Penghapusan dilakukan dengan menyinari sinar ultraviolet yang intens
melalui jendela yang dirancang ke dalam chip memori. Proses penghapusan ini dapat dilakukan
berulang kali; setiap penghapusan bisa memakan waktu hingga 20 menit untuk melakukan.
Dengan demikian, EPROM dapat diubah beberapa kali dan, seperti ROM dan PROM, menyimpan
datanya secara virtual tanpa batas. Untuk jumlah penyimpanan yang sebanding, EPROM lebih
mahal daripada PROM, tetapi memiliki keunggulan dari beberapa kemampuan pembaruan.

Bentuk yang lebih menarik dari read-mostly memory adalah electrically erasable
programmable read-only memory (EEPROM). Ini adalah read-mostly memory yang dapat
ditulis kapan saja tanpa menghapus konten sebelumnya; hanya byte atau byte yang di-
update yang diperbarui. Operasi tulis memakan waktu lebih lama dari operasi
membaca, dengan urutan beberapa ratus mikrodetik per byte. EEPROM
menggabungkan keunggulan nonvolatilitas dengan fleksibilitas yang dapat diperbarui di
tempat, menggunakan kontrol bus biasa, alamat, dan jalur data. EEPROM lebih mahal
dari EPROM dan juga kurang padat, mendukung lebih sedikit bit per chip.
Bentuk lain dari memori semikonduktor adalah flash memory (dinamakan
demikian karena kecepatannya memprogram ulang). Pertama kali diperkenalkan pada
pertengahan 1980-an, memori flash adalah peralihan antara EPROM dan EEPROM baik
dalam hal biaya maupun fungsionalitas. Seperti EEPROM, memori flash menggunakan
teknologi penghapus listrik. Seluruh memori flash dapat dihapus dalam satu atau
beberapa detik, yang jauh lebih cepat daripada EPROM. Selain itu, dimungkinkan untuk
menghapus hanya blok memori daripada seluruh chip. Memori flash mendapatkan
namanya karena microchip diatur sehingga sebagian sel memori dihapus dalam satu
tindakan atau "flash." Namun, memori flash tidak memberikan penghapusan tingkat
byte. Seperti EPROM, memori flash hanya menggunakan satu transistor per bit, dan
karenanya mencapai kepadatan tinggi (dibandingkan dengan EEPROM) dari EPROM.

Logika Chip
Seperti halnya produk sirkuit terintegrasi lainnya, memori semikonduktor hadir dalam
chip yang dikemas. Setiap chip berisi array sel memori.

Dalam hirarki memori secara keseluruhan, kami melihat bahwa ada pertukaran antara
kecepatan, kepadatan, dan biaya. Pengorbanan ini juga ada ketika kita mempertimbangkan
organisasi sel memori dan logika fungsional pada sebuah chip. Untuk memori semikonduktor,
salah satu masalah desain utama adalah jumlah bit data yang dapat dibaca / ditulis sekaligus.
Pada satu ekstrim adalah organisasi di mana susunan fisik sel dalam array adalah sama dengan
susunan logis (seperti yang dirasakan oleh prosesor) dari kata-kata dalam memori. Array diatur
ke dalam W kata-kata dari B bit masing-masing. Sebagai contoh, chip 16-Mbit dapat diatur
sebagai 1M kata 16-bit. Di sisi lain, yang disebut organisasi 1-bit-per-chip, di mana data dibaca /
ditulis satu bit setiap kali. Kami akan menggambarkan organisasi chip memori dengan DRAM;
Organisasi ROM serupa, meskipun lebih sederhana.
 Figure 5.3 menunjukkan organisasi khas DRAM 16-Mbit. Dalam hal ini, 4 bit dibaca atau
ditulis sekaligus. Secara logis, larik memori disusun sebagai empat larik persegi 2048 kali 2048
elemen. Berbagai pengaturan fisik dimungkinkan. Bagaimanapun, elemen-elemen array
dihubungkan oleh garis horizontal (baris) dan vertikal (kolom). Setiap garis horizontal terhubung
ke terminal Pilih setiap sel di barisnya; setiap garis vertikal terhubung ke terminal Data-In /
Sense dari setiap sel dalam kolomnya.

Baris alamat menyediakan alamat kata yang akan dipilih. Diperlukan total garis W log2.
Dalam contoh kami, 11 baris alamat diperlukan untuk memilih satu dari 2048 baris. 11 baris ini
dimasukkan ke dalam decoder baris, yang memiliki 11 baris input dan 2048 baris untuk output.
Logika dekoder mengaktifkan satu dari 2048 output tergantung pada pola bit pada 11 jalur input
(211 = 2048).

Tambahan 11 baris alamat pilih satu dari 2048 kolom 4 bit per kolom. Empat jalur data
digunakan untuk input dan output 4 bit ke dan dari buffer data. Pada input (tulis), driver bit dari
setiap baris bit diaktifkan untuk 1 atau 0 sesuai dengan nilai baris data yang sesuai. Pada output
(baca), nilai setiap garis bit dilewatkan melalui penguat akal dan disajikan ke garis data. Baris
baris memilih baris sel mana yang digunakan untuk membaca atau menulis.

Karena hanya 4 bit yang dibaca / ditulis ke DRAM ini, harus ada beberapa DRAM yang
terhubung ke pengontrol memori untuk membaca / menulis kata data ke bus.
 Perhatikan bahwa hanya ada 11 baris alamat (A0 – A10), setengah dari jumlah yang
Anda harapkan untuk array 2048 * 2048. Ini dilakukan untuk menghemat jumlah pin. 22 garis
alamat yang diperlukan dilewatkan melalui logika pilih eksternal ke chip dan digandakan ke 11
garis alamat. Pertama, 11 sinyal alamat diteruskan ke chip untuk menentukan alamat baris
array, dan kemudian 11 sinyal alamat lainnya disajikan untuk alamat kolom. Sinyal-sinyal ini
disertai oleh sinyal pemilihan alamat baris (RAS) dan pilih alamat kolom (CAS) untuk
memberikan waktu kepada chip.

Pin memungkinkan diaktifkan (WE) dan memungkinkan output (OE) menentukan

apakah operasi menulis atau membaca dilakukan. Dua pin lain, tidak ditunjukkan pada Gambar
5.3, adalah ground (Vss) dan sumber tegangan (Vcc). Selain itu, pengalamatan multiplexed plus
penggunaan array persegi menghasilkan empat kali lipat ukuran memori dengan setiap generasi
baru chip memori. Satu lagi pin yang ditujukan untuk mengatasi menggandakan jumlah baris
dan kolom, sehingga ukuran memori chip tumbuh dengan faktor 4.

Figure 5.3 juga menunjukkan masuknya sirkuit penyegaran. Semua DRAM

membutuhkan operasi penyegaran. Teknik sederhana untuk menyegarkan adalah, pada
dasarnya, untuk menonaktifkan chip DRAM sementara semua sel data di-refresh. Penghitung
penyegaran melangkah melalui semua nilai baris. Untuk setiap baris, jalur keluaran dari
penghitung penyegaran disuplai ke dekoder baris dan jalur RAS diaktifkan. Data dibaca dan
ditulis kembali ke lokasi yang sama. Ini menyebabkan setiap sel di baris di-refresh.

Kemasan Chip
Sirkuit terintegrasi dipasang pada paket yang berisi pin untuk koneksi ke dunia luar.
 Figure 5.4 memperlihatkan contoh paket EPROM, yang merupakan chip 8-Mbit yang
diorganisasikan sebagai 1M * 8. Dalam kasus ini, organisasi diperlakukan sebagai paket satu kata
bertengger. Paket termasuk 32 pin, yang merupakan salah satu ukuran paket chip standar. Pin
mendukung garis sinyal berikut:

 Alamat kata yang sedang diakses. Untuk kata 1M, total 20 (2 20 = 1M) pin diperlukan (A0
– A19).
 Data yang akan dibaca, terdiri dari 8 baris (D0 – D7).
 Catu daya ke chip (VCC).
 Pin ground (Vss).
 Pin Chip Enable (CE). Karena mungkin ada lebih dari satu chip memori, yang masing-
masing terhubung ke bus alamat yang sama, pin CE digunakan untuk menunjukkan
apakah alamat tersebut valid atau tidak untuk chip ini. Pin CE diaktifkan oleh logika yang
terhubung ke bit orde yang lebih tinggi dari bus alamat (mis., Bit alamat di atas A19).
Penggunaan sinyal ini diilustrasikan saat ini.
 Tegangan program (Vpp) yang diberikan selama pemrograman (operasi tulis).

Konfigurasi pin DRAM tipikal ditunjukkan pada Gambar 5.4b, untuk chip 16-Mbit diatur
sebagai 4M * 4. Ada beberapa perbedaan dari chip ROM. Karena RAM dapat diperbarui, pin
data adalah input/output. Write Enable (WE) pin dan Output Enable (OE) menunjukkan apakah
ini adalah operasi menulis atau membaca.

Karena DRAM diakses oleh baris dan kolom, dan alamatnya adalah multipleks, hanya 11
pin alamat yang diperlukan untuk menentukan kombinasi baris / kolom 4M (2 11 * 211 = 222 = 4M).
Fungsi pin Row Address Selection (RAS) dan Column Address Selection (CAS) telah dibahas
sebelumnya. Akhirnya, pin No Connect (NC) disediakan sehingga ada sejumlah pin.

Organisasi Modul
Jika sebuah chip RAM hanya mengandung satu bit per kata, maka jelas kita
membutuhkan setidaknya sejumlah chip yang sama dengan jumlah bit per kata. Sebagai contoh,
Gambar 5.5 menunjukkan bagaimana modul memori yang terdiri dari 256 ribu kata 8-bit dapat
diatur. Untuk 256 ribu kata, alamat 18-bit diperlukan dan diberikan ke modul dari beberapa
sumber eksternal (mis., Baris alamat bus tempat modul terpasang). Alamat disajikan ke 8 256
ribu * 1-bit chip, masing-masing memberikan input / output satu bit.

Organisasi ini berfungsi selama ukuran memori sama dengan jumlah bit per chip. Dalam
kasus di mana memori yang lebih besar diperlukan, berbagai chip diperlukan. Gambar 5.6
menunjukkan kemungkinan organisasi memori yang terdiri dari kata 1M dengan 8 bit per kata.
Dalam hal ini, kami memiliki empat kolom chip, masing-masing kolom berisi 256 ribu kata yang
disusun seperti pada Gambar 5.5. Untuk kata 1 jt, 20 baris alamat diperlukan. 18 bit paling
signifikan diarahkan ke semua 32 modul. 2 bit orde tinggi adalah input ke modul logika pilih grup
yang mengirimkan chip memungkinkan sinyal ke salah satu dari empat kolom modul.
 Memori Interleaved
Memori utama terdiri dari kumpulan chip memori DRAM. Sejumlah chip dapat
dikelompokkan bersama untuk membentuk bank memori. Dimungkinkan untuk mengatur bank
memori dengan cara yang dikenal sebagai memori yang disisipkan. Setiap bank secara mandiri
dapat melayani permintaan baca atau tulis memori, sehingga sistem dengan bank K dapat
melayani permintaan K secara bersamaan, meningkatkan laju baca atau tulis memori dengan
faktor K. Jika kata-kata berturut-turut dari memori disimpan di bank yang berbeda, maka
transfer blok memori dipercepat. Lampiran G mengeksplorasi topik memori yang disisipkan.

ERROR CORRECTION
 Sistem memori semikonduktor dapat mengalami kesalahan. Ini dapat dikategorikan
sebagai kegagalan keras dan kesalahan lunak. Hard Failure adalah cacat fisik permanen sehingga
sel memori atau sel yang terpengaruh tidak dapat secara andal menyimpan data tetapi menjadi
macet pada 0 atau 1 atau beralih secara tidak menentu antara 0 dan 1. Kesalahan keras dapat
disebabkan oleh penyalahgunaan lingkungan yang keras, cacat produksi, dan keausan. Soft Error
adalah peristiwa acak dan tidak merusak yang mengubah isi dari satu atau lebih sel memori
tanpa merusak memori. Kesalahan lunak dapat disebabkan oleh masalah catu daya atau partikel
alfa. Partikel-partikel ini dihasilkan dari peluruhan radioaktif dan sangat umum terjadi karena inti
radioaktif ditemukan dalam jumlah kecil di hampir semua bahan. Baik kesalahan keras maupun
lunak jelas tidak diinginkan, dan sebagian besar sistem memori utama modern menyertakan
logika untuk mendeteksi dan memperbaiki kesalahan.
 Figure 5.7 menggambarkan secara umum bagaimana proses itu dilakukan. Ketika data
akan ditulis ke dalam memori, perhitungan, digambarkan sebagai fungsi f, dilakukan pada data
untuk menghasilkan kode. Baik kode dan data disimpan. Dengan demikian, jika kata data M-bit
disimpan dan kodenya berukuran panjang K bit, maka ukuran sebenarnya dari kata yang
disimpan adalah bit M + K. Ketika kata yang disimpan sebelumnya dibacakan, kode tersebut
digunakan untuk mendeteksi dan mungkin memperbaiki kesalahan. Seperangkat bit kode K baru
dihasilkan dari bit data M dan dibandingkan dengan bit kode yang diambil. Perbandingan
menghasilkan satu dari tiga hasil:

 Tidak ada kesalahan yang terdeteksi. Bit data yang diambil dikirim.
 Kesalahan terdeteksi, dan ada kemungkinan untuk memperbaiki kesalahan. Bit data
ditambah bit error correction dimasukkan ke korektor, yang menghasilkan set bit M
yang dikoreksi untuk dikirim.
 Kesalahan terdeteksi, tetapi tidak mungkin untuk memperbaikinya. Kondisi ini
dilaporkan.

Kode yang beroperasi dengan cara ini disebut sebagai error-correcting codes. Kode
ditandai oleh jumlah kesalahan bit dalam sebuah kata yang dapat dikoreksi dan dideteksi.
 Kode koreksi kesalahan yang paling sederhana adalah Hamming code yang dibuat oleh
Richard Hamming di Bell Laboratories. Figure 5.8 menggunakan diagram Venn untuk
menggambarkan penggunaan kode ini pada kata-kata 4-bit (M = 4). Dengan tiga lingkaran
berpotongan, ada tujuh kompartemen. Kami menetapkan 4 bit data ke kompartemen bagian
dalam (Figure 5.8a). Kompartemen yang tersisa diisi dengan apa yang disebut bit paritas. Setiap
bit paritas dipilih sehingga jumlah total 1s dalam lingkarannya adalah genap (Figure 5.8b).
Dengan demikian, karena lingkaran A mencakup tiga data 1, bit paritas dalam lingkaran itu
diatur ke 1. Sekarang, jika kesalahan mengubah salah satu dari bit data (Figure 5.8c), itu mudah
ditemukan. Dengan memeriksa bit paritas, perbedaan ditemukan dalam lingkaran A dan
lingkaran C tetapi tidak dalam lingkaran B. Hanya satu dari tujuh kompartemen dalam A dan C
tetapi tidak B (Figure 5.8d). Kesalahan karena itu dapat diperbaiki dengan mengubah bit itu.

Untuk memulai, mari kita tentukan berapa lama kodenya. Mengacu pada Figure 5.7,
logika perbandingan menerima sebagai input dua nilai K-bit. Perbandingan sedikit demi sedikit
dilakukan dengan mengambil eksklusif-OR dari dua input. Hasilnya disebut syndrome word.
Dengan demikian, setiap bit dari sindrom adalah 0 atau 1 menurut jika ada atau tidak cocok
dalam posisi bit itu untuk dua input.

Oleh karena itu kata sindromnya lebar K bit dan memiliki kisaran antara 0 dan 2 K - 1.
Nilai 0 menunjukkan bahwa tidak ada kesalahan yang terdeteksi, meninggalkan nilai 2 K - 1 untuk
menunjukkan, jika ada kesalahan, bit mana yang salah. Sekarang, karena kesalahan dapat terjadi
pada salah satu bit data M atau bit cek K, kita harus memilikinya:

2 K −1 ≥ M + K
Ketidaksetaraan ini memberikan jumlah bit yang diperlukan untuk memperbaiki
kesalahan bit tunggal dalam kata yang mengandung bit data M. Sebagai contoh, untuk kata 8 bit
data (M = 8), kita memiliki:

 K=3:23 −1<8+3
 K=4 :2 4−1<8+3

Dengan demikian, delapan bit data membutuhkan empat bit periksa. Tiga kolom
pertama dari Tabel 5.2 mencantumkan jumlah bit cek yang diperlukan untuk berbagai panjang
kata data.
 Untuk kenyamanan, kami ingin membuat sindrom 4-bit untuk kata data 8-bit dengan
karakteristik berikut:

 Jika sindrom berisi semua 0, tidak ada kesalahan yang terdeteksi.

 Jika sindrom berisi satu dan hanya satu bit yang diatur ke 1, maka kesalahan telah
terjadi di salah satu dari 4 bit periksa. Tidak diperlukan koreksi.
 Jika sindrom mengandung lebih dari satu bit yang ditetapkan ke 1, maka nilai numerik
dari sindrom menunjukkan posisi bit data dalam kesalahan. Bit data ini dibalik untuk
koreksi.

Untuk mencapai karakteristik ini, data dan bit pemeriksaan disusun menjadi kata 12-bit
seperti yang digambarkan pada Figure 5.9. Posisi bit diberi nomor dari 1 hingga 12. Posisi bit
yang angka posisinya adalah kekuatan 2 ditetapkan sebagai bit periksa. Bit pemeriksaan dihitung
sebagai berikut, di mana simbol ⊕ menunjuk operasi eksklusif-OR:

Setiap bit periksa beroperasi pada setiap bit data yang nomor posisinya berisi 1 pada
posisi bit yang sama dengan nomor posisi bit periksa itu. Dengan demikian, posisi bit data 3, 5,
7, 9, dan 11 (D1, D2, D4, D5, D7) semuanya mengandung 1 dalam bit paling sedikit dari jumlah
posisi mereka seperti halnya C1; posisi bit 3, 6, 7, 10, dan 11 semuanya mengandung 1 pada
posisi bit kedua, seperti halnya C2; dan seterusnya. Melihat ke cara lain, posisi bit n diperiksa
oleh bit-bit Ci sedemikian sehingga ∑ i = n. Misalnya, posisi 7 diperiksa oleh bit pada posisi 4, 2,
dan 1; dan 7 = 4 + 2 + 1.

Biarkan kami memverifikasi bahwa skema ini berfungsi dengan sebuah contoh.
Asumsikan bahwa kata input 8-bit adalah 00111001, dengan bit data D1 pada posisi paling
kanan. Perhitungannya adalah sebagai berikut:
Misalkan sekarang data bit 3 mengalami kesalahan dan diubah dari 0 ke 1. Ketika bit cek
dihitung ulang, kita punya

Ketika bit cek baru dibandingkan dengan bit cek lama, kata sindrom terbentuk:

Hasilnya adalah 0110, menunjukkan bahwa posisi bit 6, yang berisi data bit 3, salah.

Tabel diatas menggambarkan perhitungan sebelumnya. Data dan bit cek diposisikan
dengan benar dalam kata 12-bit. Empat bit data memiliki nilai 1 (diarsir dalam tabel), dan nilai
posisi bit mereka adalah XOR untuk menghasilkan kode Hamming 0111, yang membentuk
empat digit periksa. Seluruh blok yang disimpan adalah 001101001111. Misalkan sekarang
bahwa data bit 3, dalam posisi bit 6, mengalami kesalahan dan diubah dari 0 menjadi 1. Blok
yang dihasilkan adalah 001101101111, dengan kode Hamming 0001. XOR dari Hamming kode
dan semua nilai posisi bit untuk bit data hasil nol di 0110. Hasil nol mendeteksi kesalahan dan
menunjukkan bahwa kesalahan berada di posisi bit 6.

Kode yang baru saja dijelaskan dikenal sebagai kode Single Error Correcting (SEC). Lebih
umum, memori semikonduktor dilengkapi dengan kode Single Error Correcting, Double Error
Detecting (SEC-DED). Seperti yang ditunjukkan Tabel 5.2, kode-kode semacam itu
membutuhkan satu bit tambahan dibandingkan dengan kode SEC.

Figure 5.11 mengilustrasikan bagaimana kode seperti itu bekerja, lagi dengan kata data
4-bit. Urutan menunjukkan bahwa jika dua kesalahan terjadi (Figure 5.11c), prosedur
pengecekan tersesat (d) dan memperburuk masalah dengan membuat kesalahan ketiga (e).
 Untuk mengatasi masalah, bit kedelapan ditambahkan yang diatur sehingga jumlah total 1s
dalam diagram genap. Bit paritas ekstra menangkap kesalahan (f).

Kode koreksi kesalahan meningkatkan keandalan memori dengan mengorbankan

kompleksitas tambahan. Dengan organisasi 1-bit-per chip, kode SEC-DED umumnya dianggap
memadai. Sebagai contoh, implementasi IBM 30xx menggunakan kode SEC-DED 8-bit untuk
setiap 64 bit data dalam memori utama. Dengan demikian, ukuran memori utama sebenarnya
sekitar 12% lebih besar daripada yang terlihat oleh pengguna. Komputer VAX menggunakan 7-
bit SEC-DED untuk setiap 32 bit memori, untuk overhead 22%. Sistem DRAM kontemporer
mungkin memiliki overhead mulai dari 7% hingga 20% [SHAR03].

DDR DRAM
Salah satu hambatan sistem yang paling kritis ketika menggunakan prosesor berkinerja
tinggi adalah antarmuka ke memori utama internal. Antarmuka ini adalah jalur paling penting di
seluruh sistem komputer. Blok bangunan dasar memori utama tetap menjadi chip DRAM,
seperti yang terjadi selama beberapa dekade; sampai saat ini, tidak ada perubahan signifikan
dalam arsitektur DRAM sejak awal 1970-an. Chip DRAM tradisional dibatasi oleh arsitektur
internal dan oleh antarmuka ke bus memori prosesor.

Kita telah melihat bahwa satu serangan terhadap masalah kinerja memori utama DRAM
adalah memasukkan satu atau lebih level cache SRAM berkecepatan tinggi antara memori
utama DRAM dan prosesor. Tetapi SRAM jauh lebih mahal daripada DRAM, dan memperluas
ukuran cache melebihi titik tertentu menghasilkan pengembalian yang berkurang.

Dalam beberapa tahun terakhir, sejumlah peningkatan pada arsitektur DRAM dasar
telah dieksplorasi. Skema yang saat ini mendominasi pasar adalah SDRAM dan DDR-DRAM. Kami
memeriksa masing-masing pada gilirannya.
Synchronous DRAM
Salah satu bentuk DRAM yang paling banyak digunakan adalah synchronous DRAM
(SDRAM). Berbeda dengan DRAM tradisional, yang asinkron, SDRAM bertukar data dengan
prosesor yang disinkronkan dengan sinyal clock eksternal dan berjalan dengan kecepatan penuh
dari bus prosesor / memori tanpa memaksakan status tunggu.

Dalam DRAM tipikal, prosesor menyajikan alamat dan level kontrol ke memori,
menunjukkan bahwa satu set data di lokasi tertentu dalam memori harus dibaca atau ditulis ke
dalam DRAM. Setelah penundaan, waktu akses, DRAM baik menulis atau membaca data. Selama
keterlambatan waktu akses, DRAM melakukan berbagai fungsi internal, seperti mengaktifkan
kapasitansi tinggi dari baris dan kolom, merasakan data, dan merutekan data melalui buffer
output. Prosesor harus menunggu melalui penundaan ini, memperlambat kinerja sistem.

Dengan akses sinkron, DRAM memindahkan data masuk dan keluar di bawah kendali
jam sistem. Prosesor atau master lainnya mengeluarkan instruksi dan informasi alamat, yang
terkunci oleh DRAM. DRAM kemudian merespons setelah sejumlah clock cycle. Sementara itu,
master dapat dengan aman melakukan tugas-tugas lain saat SDRAM sedang memproses
permintaan.
 Gambar 5.12 menunjukkan logika internal tipikal 256-Mb SDRAM tipikal organisasi
SDRAM, dan Tabel 5.3 mendefinisikan berbagai penetapan pin. SDRAM menggunakan mode
burst untuk menghilangkan waktu penyetelan alamat dan waktu baris dan baris sebelum
pengisian setelah akses pertama. Dalam mode burst, serangkaian bit data dapat keluar dengan
cepat setelah bit pertama diakses. Mode ini berguna ketika semua bit yang akan diakses dalam
urutan dan di baris array yang sama dengan akses awal. Selain itu, SDRAM memiliki arsitektur
internal multi-bank yang meningkatkan peluang untuk paralelisme on-chip.

Register mode dan logika kontrol terkait adalah fitur kunci lain yang membedakan
SDRAM dari DRAM konvensional. Ini menyediakan mekanisme untuk menyesuaikan SDRAM
agar sesuai dengan kebutuhan sistem tertentu. Register mode menentukan panjang burst, yang
merupakan jumlah unit data terpisah yang secara sinkron dimasukkan ke dalam bus. Register
juga memungkinkan pemrogram untuk menyesuaikan latensi antara penerimaan permintaan
baca dan awal transfer data.

SDRAM berkinerja terbaik ketika mentransfer blok besar data secara berurutan, seperti
untuk aplikasi seperti pengolah kata, spreadsheet, dan multimedia.

Gambar 5.13 menunjukkan contoh operasi SDRAM. Dalam hal ini, panjang burst adalah
4 dan latency adalah 2. Perintah burst read dimulai dengan memiliki CS dan CAS rendah sambil
memegang RAS dan WE tinggi di tepi atas jam. Input alamat menentukan alamat kolom awal
untuk burst, dan register mode menetapkan tipe burst (berurutan atau interleave) dan panjang
burst (1, 2, 4, 8, halaman penuh). Penundaan dari awal perintah hingga saat data dari sel
pertama muncul pada output sama dengan nilai latensi CAS yang diatur dalam mode register.

DDR SDRAM
Meskipun SDRAM merupakan peningkatan yang signifikan pada RAM asinkron, SDRAM
masih memiliki kekurangan yang tidak perlu membatasi kecepatan data I / O yang dapat dicapai.
Untuk mengatasi kekurangan-kekurangan ini, sebuah versi SDRAM yang lebih baru, disebut
doubledata-rate DRAM (DDR DRAM) menyediakan beberapa fitur yang secara dramatis
meningkatkan laju data. DDR DRAM dikembangkan oleh JEDEC Solid State Technology
Association, badan semikonduktor-rekayasa standar Aliansi Industri Elektronik. Banyak
perusahaan membuat chip DDR, yang banyak digunakan di komputer desktop dan server.

DDR mencapai kecepatan data yang lebih tinggi dalam tiga cara. Pertama, transfer data
disinkronkan ke tepi naik dan turun jam, bukan hanya tepi naik. Ini menggandakan kecepatan
data; karenanya istilah tingkat data ganda. Kedua, DDR menggunakan clock rate lebih tinggi di
bus untuk meningkatkan kecepatan transfer. Ketiga, skema buffering digunakan, seperti yang
dijelaskan selanjutnya.

JEDEC sejauh ini mendefinisikan empat generasi teknologi DDR (Tabel 5.4). Versi DDR
awal menggunakan buffer prefetch 2-bit. Buffer prefetch adalah cache memori yang terletak
pada chip SDRAM. Ini memungkinkan chip SDRAM untuk preposisi bit ditempatkan pada bus
data secepat mungkin. DDR I / O bus menggunakan clock rate yang sama dengan chip memori,
tetapi karena dapat menangani dua bit per siklus, ia mencapai kecepatan data yang
menggandakan laju clock. Pre-buffer 2-bit memungkinkan chip SDRAM untuk mengikuti bus I /
O.

Untuk memahami operasi buffer prefetch, kita perlu melihatnya dari sudut pandang
transfer kata. Ukuran buffer prefetch menentukan berapa banyak kata data yang diambil (di
beberapa chip SDRAM) setiap kali perintah kolom dilakukan dengan memori DDR. Karena inti
DRAM jauh lebih lambat daripada antarmuka, perbedaan dijembatani dengan mengakses
informasi secara paralel dan kemudian membuat serial keluar antarmuka melalui multiplexor
(MUX). Dengan demikian, DDR mengambil dua kata, yang berarti bahwa setiap kali operasi baca
atau tulis dilakukan, dilakukan pada dua kata data, dan meledak dari, atau ke dalam, SDRAM
melalui satu siklus jam pada kedua tepi jam untuk Sebanyak dua operasi berturut-turut.
Hasilnya, antarmuka DDR I / O dua kali lebih cepat dari inti SDRAM.
 Meskipun setiap generasi baru hasil SDRAM adalah kapasitas yang jauh lebih besar,
kecepatan inti SDRAM tidak berubah secara signifikan dari generasi ke generasi. Untuk
mencapai kecepatan data yang lebih besar daripada yang diberikan oleh kenaikan laju clock
SDRAM yang agak sederhana, JEDEC meningkatkan ukuran buffer. Untuk DDR2, buffer 4-bit
digunakan, memungkinkan kata-kata ditransfer secara paralel, meningkatkan kecepatan data
efektif dengan faktor 4. Untuk DDR3, buffer 8-bit digunakan dan faktor peningkatan 8 speedup
dicapai ( Gambar 5.14).

Kelemahan dari prefetch adalah bahwa ia secara efektif menentukan panjang burst
minimum untuk SDRAM. Sebagai contoh, sangat sulit untuk memiliki panjang ledakan efisien
empat kata dengan prefetch DDR3 delapan. Oleh karena itu, desainer JEDEC memilih untuk tidak
meningkatkan ukuran buffer menjadi 16 bit untuk DDR4, tetapi lebih untuk

memperkenalkan konsep bank group [ALLA13]. Grup bank adalah entitas yang terpisah
sehingga mereka memungkinkan siklus kolom untuk menyelesaikan dalam grup bank, tetapi
siklus kolom tidak mempengaruhi apa yang terjadi di grup bank lain. Dengan demikian, dua
prefetches dari delapan dapat beroperasi secara paralel di kedua kelompok bank. Pengaturan ini
 menjaga ukuran buffer prefetch sama seperti untuk DDR3, sementara meningkatkan kinerja
seolah-olah prefetch lebih besar.

Gambar 5.14 menunjukkan konfigurasi dengan dua kelompok bank. Dengan DDR4, hingga 4
grup bank dapat digunakan.

FLASH MEMORY
Bentuk lain dari memori semikonduktor adalah memori flash. Memori flash digunakan
baik untuk memori internal dan aplikasi memori eksternal.

Pertama kali diperkenalkan pada pertengahan 1980-an, memori flash berada di antara
keduanya EPROM dan EEPROM baik dalam biaya maupun fungsionalitas. Seperti EEPROM,
memori flash menggunakan teknologi penghapus listrik. Seluruh memori flash dapat dihapus
satu atau beberapa detik, yang jauh lebih cepat daripada EPROM. Selain itu, dimungkinkan
untuk menghapus hanya blok memori daripada seluruh chip. Memori flash mendapatkannya
nama karena microchip diatur sehingga bagian dari sel memori terhapus dalam satu aksi atau
"flash". Namun, memori flash tidak memberikan penghapusan bytelevel. Seperti EPROM,
memori flash hanya menggunakan satu transistor per bit, dan sebagainya mencapai kepadatan
tinggi (dibandingkan dengan EEPROM) dari EPROM.

Operation

Gambar 5.15 menggambarkan operasi dasar memori flash. Sebagai perbandingan,

Gambar 5.15a menggambarkan pengoperasian transistor. Transistor mengeksploitasi sifat
semikonduktor sehingga tegangan kecil yang diterapkan ke gerbang dapat digunakan untuk
mengontrol aliran arus besar antara sumber dan saluran.

Dalam sel memori flash, gerbang kedua — disebut gerbang mengambang, karena
diisolasi oleh lapisan oksida tipis — ditambahkan ke transistor. Awalnya, gerbang mengambang
tidak mengganggu operasi transistor (Gambar 5.15b). Dalam keadaan ini, sel dianggap mewakili
biner 1. Menerapkan tegangan besar pada lapisan oksida menyebabkan elektron melewatinya
dan menjadi terperangkap di gerbang mengambang, di mana mereka tetap bahkan jika daya
terputus (Gambar 5.15c). Dalam keadaan ini, sel dianggap mewakili biner 0. Keadaan sel dapat
dibaca dengan menggunakan sirkuit eksternal untuk menguji apakah transistor berfungsi atau
tidak. Menerapkan tegangan besar dalam arah yang berlawanan menghilangkan elektron dari
gerbang mengambang, kembali ke keadaan biner 1.

NOR dan NAND Memori Flash

Ada dua jenis memori flash, yang ditunjuk sebagai NOR dan NAND (Gambar 5.16).
Dalam memori flash NOR, unit dasar akses agak, disebut sebagai memory cell. Sel-sel dalam
flash NOR terhubung secara paralel ke garis bit sehingga setiap sel dapat dibaca / ditulis /
dihapus secara individual. Jika ada sel memori perangkat dihidupkan oleh baris kata yang sesuai,
garis bit menjadi rendah. Ini serupa fungsinya dengan gerbang logika NOR.

Memori flash NAND diatur dalam array transistor dengan 16 atau 32 transistor secara
seri. Baris bit menjadi rendah hanya jika semua transistor dalam baris kata yang sesuai
dihidupkan. Ini serupa fungsinya dengan gerbang logika NAND.

Meskipun nilai-nilai kuantitatif spesifik dari berbagai karakteristik NOR dan NAND
berubah dari tahun ke tahun, perbedaan relatif antara kedua jenis tetap stabil. Perbedaan-
perbedaan ini secara bermanfaat diilustrasikan oleh grafik Kiviat yang ditunjukkan pada Gambar
5.17.
 Memori flash NOR menyediakan akses acak berkecepatan tinggi. Itu dapat membaca
dan menulis data ke lokasi tertentu, dan dapat referensi dan mengambil satu byte. NAND
membaca dan menulis dalam blok-blok kecil. NAND memberikan kerapatan bit yang lebih tinggi
daripada NOR dan kecepatan tulis yang lebih besar. NAND flash tidak menyediakan bus alamat
eksternal akses-acak sehingga data harus dibaca secara blockwise (juga dikenal sebagai akses
halaman), di mana setiap blok menampung ratusan hingga ribuan bit.

Untuk memori internal dalam sistem tertanam, memori flash NOR secara tradisional
lebih disukai. Memori NAND telah membuat beberapa terobosan, tetapi NOR tetap merupakan
teknologi yang dominan untuk memori internal. Ini sangat cocok untuk mikrokontroler di mana
jumlah kode program relatif kecil dan sejumlah data aplikasi tertentu tidak bervariasi. Sebagai
contoh, memori flash pada Gambar 1.16 adalah memori NOR.

Memori NAND lebih cocok untuk memori eksternal, seperti drive flash USB, kartu
memori (dalam kamera digital, pemutar MP3, dll.), Dan dalam apa yang dikenal sebagai solid-
state disk (SSD).

NEWER NONVOLATILE SOLID-STATE MEMORY TECHNOLOGIES

Hirarki memori tradisional terdiri dari tiga tingkatan (Gambar 5.18):

 Static RAM (SRAM): SRAM menyediakan waktu akses yang cepat, tetapi merupakan
yang paling mahal dan paling tidak padat (bit density). SRAM cocok untuk memori
cache.
 Dynamic RAM (DRAM): Lebih murah, lebih padat, dan lebih lambat dari SRAM, DRAM
secara tradisional menjadi pilihan memori utama non-chip.
 Hard disk: Disk magnetik memberikan kepadatan bit sangat tinggi dan biaya per bit
sangat rendah, dengan waktu akses yang relatif lambat. Ini adalah pilihan tradisional
untuk penyimpanan eksternal sebagai bagian dari hierarki memori.
 Ke dalam campuran ini, seperti yang telah kita lihat, telah ditambahkan memori flash.
Memori flash memiliki kelebihan dibandingkan memori tradisional yang tidak mudah menguap.
NOR flash paling cocok untuk menyimpan program dan data aplikasi statis dalam sistem
tertanam, sedangkan NAND flash memiliki karakteristik antara DRAM dan hard disk.

Seiring waktu, masing-masing teknologi ini telah mengalami peningkatan dalam

penskalaan: kerapatan bit lebih tinggi, kecepatan lebih tinggi, konsumsi daya lebih rendah, dan
biaya lebih rendah. Namun, untuk memori semikonduktor, semakin sulit untuk melanjutkan
langkah peningkatan [ITRS14].

Baru-baru ini, telah ada terobosan dalam mengembangkan bentuk baru memori
semikonduktor nonvolatile yang terus scaling di luar memori flash. Teknologi yang paling
menjanjikan adalah Spin Transfer Torque RAM (STT RAM), Phasechange RAM (PCRAM), dan
Resistive RAM (ReRAM) ([ITRS14], [GOER12]). Semua ini dalam volume produksi. Namun, karena
NAND Flash dan sampai batas tertentu NOR Flash masih mendominasi aplikasi, memori yang
muncul ini telah digunakan dalam aplikasi khusus dan belum memenuhi janji awal mereka untuk
menjadi mendominasi memori nonvolatile high-density arus utama. Ini kemungkinan akan
berubah dalam beberapa tahun ke depan.

Gambar 5.18 menunjukkan bagaimana ketiga teknologi ini cenderung masuk ke dalam
hierarki memori.

STT RAM
 STT-RAM adalah jenis baru dari magnetic RAM (MRAM), yang memiliki fitur non-
volatilitas, kecepatan menulis/membaca yang cepat(<10 ns), dan daya tahan pemrograman
tinggi (>1015 siklus) dan daya siaga nol [KULT13]. Kemampuan penyimpanan atau
programabilitas MRAM muncul dari magnetic tunneling junction (MTJ), di mana dielektrik
tunneling tipis diapit di antara dua lapisan feromagnetik. Satu lapisan feromagnetik (disematkan
atau lapisan referensi) dirancang untuk memiliki magnetisasi yang disematkan, sedangkan
magnetisasi dari lapisan lain (lapisan bebas) dapat dibalik oleh peristiwa penulisan. MTJ memiliki
resistansi rendah (tinggi) jika magnetisasi dari lapisan bebas dan lapisan terjepit adalah paralel
(anti-paralel). Dalam desain MRAM generasi pertama, magnetisasi lapisan bebas diubah oleh
medan magnet yang diinduksi arus. Dalam STT-RAM, mekanisme penulisan baru, yang disebut
polarization-current-induced magnetization switching (switching magnetisasi yang diinduksi
arus-polarisasi), diperkenalkan. Untuk STT-RAM, magnetisasi lapisan bebas dibalik oleh arus
listrik secara langsung. Karena arus yang diperlukan untuk mengganti status resistansi MTJ
sebanding dengan area sel MTJ, STT-RAM diyakini memiliki properti penskalaan yang lebih baik
daripada MRAM generasi pertama. Gambar 5.19a menggambarkan konfigurasi umum.

STT-RAM adalah kandidat yang baik untuk cache atau memori utama.

PCRAM
Phase-change RAM (PCRAM) adalah teknologi yang paling matang atau baru, dengan
literatur teknis yang luas ([RAOU09], [ZHOU09], [LEE10]).

Teknologi PCRAM didasarkan pada bahan paduan chalcogenide, yang mirip dengan yang
biasa digunakan dalam media penyimpanan optik (compact disc dan digital versatile discs).
Kemampuan penyimpanan data dicapai dari perbedaan resistansi antara fase amorf (resistansi
tinggi) dan kristal (resistansi rendah) dari bahan berbasis chalcogenide. Dalam operasi SET,
bahan perubahan fase dikristalisasi dengan menerapkan pulsa listrik yang memanaskan
sebagian besar sel di atas suhu kristalisasi. Dalam operasi RESET, arus listrik yang lebih besar
diterapkan dan kemudian tiba-tiba terputus untuk melelehkan dan kemudian padu bahan,
meninggalkannya dalam keadaan amorf. Gambar 5.19b menggambarkan konfigurasi umum.

PCRAM adalah kandidat yang baik untuk menggantikan atau menambah DRAM untuk
memori utama.

ReRAM
ReRAM (juga dikenal sebagai RRAM) bekerja dengan menciptakan resistensi alih-alih
secara langsung menyimpan muatan. Arus listrik diterapkan pada suatu material, mengubah
resistensi material itu. Status resistensi kemudian dapat diukur dan 1 atau 0 dibaca sebagai
hasilnya. Sebagian besar pekerjaan yang dilakukan pada ReRAM hingga saat ini berfokus pada
menemukan bahan yang sesuai dan mengukur keadaan resistensi sel. Desain ReRAM
bertegangan rendah, daya tahan jauh lebih baik daripada memori flash, dan sel-selnya jauh lebih
kecil — setidaknya secara teori. Gambar 5.19c menunjukkan satu konfigurasi ReRam.
 ReRAM adalah kandidat yang baik untuk mengganti atau menambah penyimpanan
sekunder dan memori utama.
 REFERENSI

STALLINGS, W. (2016). Computer Organization and Architecture 10th - William Stallings.

Hoboken, NJ: Pearson Education, Inc.

https://www.electronics-notes.com/articles/electronic_components/semiconductor-ic-
memory/memory-types-technologies.php

https://www.it-jurnal.com/pengertian-ram-random-acces-memory/

https://searchstorage.techtarget.com/definition/flash-memory

https://computer.howstuffworks.com/flash-memory.htm

https://www.javatpoint.com/computer-network-error-correction