Pada saat 10, t1 akan kembali CPU dan menyelesaikan pada saat 14.

Pada saat 14, hanya t3 yang siap dan t2 akan siap pada saat 15, karena mendapat t3 lain waktu 1 unit CPU. Pada saat 15, t2 harus menjalankan CPU dan menyelesaikan pada saat 19. T3 mendapat satu unit waktu CPU dan selesai sebelum batas waktu waktu 25. Pada saat 20, t1 mendapatkan CPU dan menjalankan 4 unit waktu, dan kemudian t3 mendapat satu lagi satuan waktu untuk menyelesaikan waktu pelaksanaannya. Pada saat 25, t1 atau t2 siap tapi t3 siap untuk putaran berikutnya, karena t3 berjalan 5 unit waktu. Pada saat 30, siklus akan mulai lagi. Dibandingkan dengan RMS, Anda dapat melihat konteks switch jauh lebih sering terjadi selama eksekusi bersamaan. 2.5 Metodologi desain Multi-Tasking

Hampir semua real-time embedded system real-time reaktif, yang harus bereaksi peristiwa eksternal atau peristiwa timer internal dalam batas waktu yang diharapkan. Setelah analisis kebutuhan sistem waktu dan pemodelan sistem, kita dapat memulai desain perangkat lunaknya, yang akan memberikan pedoman untuk coding software. Ada dua pola pemodelan klasik untuk real-time embedded system. Satu adalah loop sederhana terkontrol eksplisit state Chart untuk soft real-time sistem operasi yang ditunjukkan pada Gambar 2.15. Kelemahan adalah bahwa ketika taski sedang menunggu sumber daya tersedia, taski+1 tidak bisa mendahuluinya sehingga beberapa tugas lain mungkin gagal memenuhi respon mati-

Gambar 2.15 Bagan Loop sederhana