DESAIN CMOS DECODER 2 TO 4 BIT

Disusun Untuk Memenuhi Tugas Mata Kuliah Mikroelektronika

Disusun Oleh :
Luthfiyah Rachmawati

145060301111019

FAKULTAS TEKNIK JURUSAN TEKNIK ELEKTRO

UNIVERSITAS BRAWIJAYA
MALANG
2016
1

BAB I
PENDAHULUAN
1.1

Latar Belakang
Perkembangan ilmu pengetahuan dan teknologi khususnya dalam bidang elektronika

berjalan semakin lama semakin cepat. Ruang lingkup penerapan teknologi elektronika sangatlah
luas mencakup berbagai bidang kehidupan manusia.. Salah satunya dalam desain
mikroelektronika CMOS. Perkembangan ini dapat bermanfaat dalam kehidupan sehari-hari.
Salah satu contohnya dalam hal komunikasi.
Dengan mendesain suatu CMOS untuk suatu sistem dapat menghasilkan CMOS yang
lebih efesien dan hemat daya. Contohnya desai CMOS untuk rangkaian logika mulai dari
gerbang dasar AND, OR, NOT sampai Rangkaian Kombinasional seperti Rangkaian Encoder,
Decocer, Adder dan lain lain.
Dengan latar belakang diatas, makalah ini dibuat untuk membahas bagaimana
merancang CMOS untuk rangkaian Decoder 2 to 4 bit.
1.2

Rumusan Masalah
Mengacu pada permasalahan yang diuraikan dalam latar belakang, maka rumusan

masalah perancangan ini adalah:

a. Bagaimana desain stik diagram untuk rangkaian Decoder 2 to 4 bit?
b. Apakah ada perbedaan bila menggunakan gerbang biasa dengan gerbang modifikasi
(menggunakan CMOS) ?
1.3

Tujuan
Tujuan perancang pendeteksi api berbasis android ini adalah:
a.

Mengetahui cara bentuk, spesifikasi , serta karateristik stick diagram rangkaian

Decoder 2 to 4 bit

b. Mengetahui perbedaan desain stick diagram antara gerbang logika awal dengan
gerbang logika modifikasi (menggunakan CMOS)

BAB II
DASAR TEORI

2.1.

Pengertian
Decoder adalah untuk memudahkan kita dalam menyalakan seven segmen. Itu lah
sebabnya kita menggunakan decoder agar dapat dengan cepat menyalakan seven segmen. Output
dari decoder maksimum adalah 2n. Jadi dapat kita bentuk n-to-2n decoder. Jika kita ingin
merangkaian decoder dapat kita buat dengan 3-to-8 decoder menggunakan 2-to-4 decoder.
Sehingga kita dapat membuat 4-to-16 decoder dengan menggunakan dua buah 3-to-8 decoder.
Beberapa rangkaian decoder yang sering kita jumpai saat ini adalah decoder jenis 3 x 8 (3
bit input dan 8 output line), decoder jenis 4 x 16, decoder jenis BCD to Decimal (4 bit input dan
10 output line) dan decoder jenis BCD to 7 segmen (4 bit input dan 8 output line). Khusus untuk
pengertian decoder jenis BCD to 7 segmen mempunyai prinsip kerja yang berbeda dengan
decoder decoder lainnya, di mana kombinasi setiap inputnya dapat mengaktifkan beberapa

2.2.

output linenya.
Tabel Kebenaran
Dibawah ini merupakan tabel kebenaran decoder 2 bit dimana A dan B merupakan
input decoder sedangkan Y0 , Y1 , Y2, dan Y3 adalah output dari decoder.

2.3.

Fungsi
Fungsi keluaran full subtractor adalah sebagai berikut:
Y0 = A.B
Y1=A.B
Y2=A.B
Y3=A.B
3

2.4.

Gerbang Logika
Dari fungsi diatas, maka kita bisa mendapatkan Gerbang logika full subtractor seperti
gambar dibawah ini

2.5.

Stick Diagram
Dengan menggunakan microwind, maka kita akan mendapatkan desain IC seperti
gambar berikut:
Biru

= Metal

Merah = Polisilicon
Kuning = P-MOS
Hijau = N-MOS
Putih

= Kontak
Pada

desain

IC

decoder

menggunakan 14 N-MOS dan 14 P-MOS

dengan ukuran IC sebesar 12.300 x 7.980

m (205x 133 lamda).

Ukuran tiap MOS dapat dilihat dalam tabel berikut:

NMOS
N1
N2
N3
N4
N5
N6
N7

W (m)
0,240
0,240
0,240
0,240
0,240
0,240
0,240

L (m)
0,120
0,120
0,120
0,120
0,120
0,120
0,120

PMOS
P1
P2
P3
P4
P5
P6
P7

W (m)
0,720
0,720
0,720
0,720
0,720
0,720
0,720

L (m)
0,120
0,120
0,120
0,120
0,120
0,120
0,120
4

N8
N9
N10
N11
N12
N13
N14
2.6.

0,240
0,240
0,240
0,240
0,240
0,240
0,240

0,120
0,120
0,120
0,120
0,120
0,120
0,120

P8
P9
P10
P11
P12
P13
P14

0,720
0,720
0,720
0,720
0,720
0,720
0,720

0,120
0,120
0,120
0,120
0,120
0,120
0,120

Layout 3D
a) N-diffusion

b) SiO2 trench isolator

c) Thin oxide growth

d) Thin oxide reduction

e) Polysilicon deposition

f) N+ and P+ implant

g) Create contact

h) Metal deposite (Metal 1-6)

Desain IC CMOS Decoder

2.7.

Timing Diagram
2.7.1.
Menggunakan DSCH

Dapat dilihat dari timing diagram diatas, logika yang dihasilkan sesuai dengan
tabel kebenaran.

2.7.2. Menggunakan Microwind

Sedangkan timing diagram dengan menggunakan microwind, terdapat delay yang

dituliskan pada timing diagram diatas, seperti pada Y3 sebesar 21 dan 15 ps.
2.8. Grafik Karaketristik
2.8.1. ID = f(VDS)
a. Grafik Karateristik N-mos

b. Grafik Karateristik P-Mos

Pada grafik karakteristik ID = f(VDS) dari N-MOS dapat aktif bila VGS dipicu oleh
tegangan yang positif, dapat dilihat di dalam grafik bahwa tegangan gate-source (VGS)
bernilai positif dari 0 sampai dengan 1,2 Volt.
Sedangkan unruk P-MOS hanya dapat aktif saat ia diberi tegangan VGS yang
negatif. Pada grafik karakteristik tegangan gate-source VGS P-MOS bernilai negatif yaitu
sebesar -0.4 sampai dengan -1.2 volt
.
2.8.2. log (ID) vs VGS
a. Grafik Karateristik N-MOS

b. Grafik Karateristik P-MOS

Transisi dari keadaan ON ke kondisi OFF secara bertahap dapat dilihat lebih jelas
ketika ID diplot pada skala logaritmik.
2.8.3. Treshold Voltage
a. Grafik N-MOS

b. Grafik P-MOS

Tegangan threshold dapat dicari menggunakan rumus:

V TH =V fb + 2 B

Qd
C ox

dimana,
VTH

= tegangan treshold

Vfb

= tegangan flat-band

= potensial permukaan kanal saat konsentrasi elektron pada permukaan

sama dengan konsentrasi penerima ion

Qd

= kapasitansi tambahan dari wilayah depelsi per unit area

Cox

= kapasitansi dari lapisan oksida

Grafik tersebut didapatkan dari panjang MOS yang digunakan adalah 10 m dan
lebar MOS yang digunakan adalah 0.12 m.
2.8.4. Capacitance
a. Grafik karateristik N-MOS

10

b. Grafik karateristik P-MOS

Inversi terjadi pada saat tegangan gate melewati tegangan threshold, sehingga
akan terjadi perubahan pembawa muatan di bawah lapisan oxide (muncul layer inversi).
Perubahan ini terjadi akibat pembawa minoritas yang ditarik oleh tegangan positif pada
gate. Akibat pengaruh tegangan gate, terjadi perubahan nilai kapasitif. Nilai kapasitansi
dapat dicari dengan menggunakan rumus:
( kappa )=

s
C ox
=
V C ox +C dep
dimana
Cox

= kapasitansi dari lapisan oksida

Cdep

= kapasitansi dari lapisan deplesi

= potensial permukaan

11

Dari grafik pengukuran perubahan C terhadap V diatas, begitu tegangan

dinaikkan, C akan turun dan menjadi minimum (weak inversion) dimana d/dQ adalah
konstan. C akan meningkat dengan terbentuknya inversion layer.
2.9.

Grafik
2.9.1.

Voltage and currents

Idd(max) = 0.619 mA sedangkan Idd(avr) = 0.518 mA, dan Vdd sebesar 1.2
volt. Grafik Arus terhadap waktu semakin lama semakin mengalami peningkatan
jumlah arus. Sedangkan pada grafik tegangan terhadap waktu, besar tegangan
cenderung konstan.
2.9.2. Voltage vs voltage

Grafik diatas menunjukkan perbandingan tegangan nmos difference

(sumbu y) dengan tegangan input A (sumbu x). Dapat dilihat bahwa tegangan nmos
naik secara drastis ketika tegangan input A sebesar 0.6V. dan tegangan nmos mulai
2.9.3.

konstan ketika tegangan pada input A lebih dari () 1.2 V

Frequency vs time
12

Grafik diatas menunjukkan frekuensi yang dihasilkan oleh and untuk output
Y3. Dimana tidak ada frekuensi yang muncul hingga detik ke 14,5 ms
2.9.4.

Eye Diagram

Eye diagram meruapan metode yang digunakan untuk merepresentasikan dan

menganalisis suatu sinyal digital dengan kecepatan yang besar. Eye diagram dibentuk
dari gelombang digital dengan melipat bagian dari gelombang yang sesuai untuk
setiap bit individu ke dalam satu grafik dengan amplitudo sinyal pada sumbu vertikal
dan waktu pada sumbu horizontal.

13

2.10.

Keterangan Grafik

a. Keterangan Grafik N-MOS

Dilihat dari kedua gambar disamping, NMOS dan
PMOS memiliki perbedaan nilai tegangan threshold
(VTO), U0, THETA dan VMAX. Selain itu, IC
tersebut akan berkerja optimal pada suhu ideal 27 0C.
Dimana VTO adalah tegangan threshold, LD adalah
difusi lateral, U0 adalah mobilitas permukaan, TOX
adalah

ketebalan

gerbang

oksida,

PHI

adalah

permukaan potensi massal, GAMMAadalah parameter

body effect, KAPPA adalah faktor medan saturasi,
THETA adalah faktor degradasi mobilitas,

VMAX

adalah tegangan maksimum dan NSS adalah densitas

kondisi permukaan.
b. Keterangan Grafik P-MOS

14

BAB III
PERANCANGAN DAN PEMBAHASAN
Dalam perancangan desain IC Decoder 2 bit ini, pada gerbang logika penulis hanya
menggunakan gerbang NAND dan NOT saja, sehingga didapatkan hasil rancangan sebagai
berikut:
3.1.Fungsi
Y3= A.B
Y2=A.B
Y1=A.B
Y0=A.B
3.2.Gerbang Logika

3.3.Tabel Kebenaran
A

Y3

Y2

Y1

Y0

0
0
1
1

0
1
0
0

1
0
0
0

0
1
0
0

0
0
1
0

0
0
0
1

3.4.Desain Transistor CMOS

15

Pada desain transistor CMOS diatas, terdiri atas transistor PMOS: 10 buah dan
transistor NMOS:10 buah
3.5.Stick Diagram
Biru

= Metal

Merah

= Polisilicon

Kuning = P-MOS
Hijau

= N-MOS

Putih

= Kontak

Pada desain IC decoder

menggunakan 10 N-MOS
dan 10 P-MOS dengan ukuran IC sebesar 48.480 x 8.808 m (808 x 147 lamda).
Ukuran tiap MOS dapat dilihat dalam tabel berikut:

NMOS
N1
N2

W (m)
1,020
1,020

L (m)
0,102
0,102

PMOS
P1
P2

W (m)
1,980
1,980

L (m)
0.120
0.120
16

N3
N4
N5
N6
N7
N8
N9

1,020
1,020
1,020
1,020
1,020
1,020

0,102
0,102
0,102
0,102
0,102
0,204
0,102

P3
P4
P5
P6
P7
P8
P9

1,980
1,980
1,980
1,980
1,980
1,980
1,980

0.120
0.120
0.120
0.120
0.120
0.120
0.120

1,020

0,102

P10

1,980

0.120

2,040

N10
3.6. Layout 3D
a. N-diffusion

b. SiO2 trench isolator

c. Thin oxide growth

d. Thin oxide reduction

17

e. Polysilicon deposition

f. N+ and P+ implant

g. Create contact

h. Metal deposite (Metal 1-6)

18

Desain IC CMOS Decoder

3.7.Timing Diagram
a. Timing diagram dari gerbang logika (NAND, NOR dan NOT)

19

b. Timing diagram dari transistor CMOS

c. Timing diagram dari stick diagram CMOS

Dapat dilihat dari keseluruhan timing diagram diatas, logika yang dihasilkan sesuai
dengan tabel kebenaran. Hanya saja pada timing diagram dari transistor CMOS, keluaran
20

borrow out dan difference memiliki daerah berwarna abu-abu, daerah abu-abu tersebut
timbul karena adanya delay saat transisi logika dari 0 ke 1 dan dari 1 ke 0.
Sedangkan timing diagram dari stick diagram CMOS, lamanya delay dijelaskan pada
timing diagram diatas, seperti pada output difference, 130 ps (picosecond), 257 ps dan
sebagainya.
3.8.

3.8.1

Grafik karakteristik
Bila dibandigkan grafik karakteristik pada gerbang modifikasi dengan gerbang
aslinya, maka hasil grafik karakteristiknya sama.
ID = f(VDS)
a. Grafik Karateristik N-mos

b. Grafik Karateristik P-Mos

Pada grafik karakteristik ID = f(VDS) dari N-MOS dapat aktif bila VGS dipicu oleh
tegangan yang positif, dapat dilihat di dalam grafik bahwa tegangan gate-source (VGS)
bernilai positif dari 0 sampai dengan 1,2 Volt.
Sedangkan unruk P-MOS hanya dapat aktif saat ia diberi tegangan VGS yang
negatif. Pada grafik karakteristik tegangan gate-source VGS P-MOS bernilai negatif yaitu
21

sebesar -0.4 sampai dengan -1.2 volt. Bahwa arus arus maksimum yang digunakan adalah
350 uA. Untuk Grafik PMOS memiliki hsil yang berbeda dengan grafik pada subbab
2.2.8.1
3.8.2

ID = f(VGS)
a. Grafik Karateristik N-MOS

b. Grafik Karateristik P-MOS

Pada NMOS, ketika VGS sebesar 0 Volt tegangan threshold ditunjukan pada label
VTH. Yaitu sebesar -1.00 Volt. Saat VGS bertambah positif, maka tegangan threshold juga
akan bertambah positif.
Pada PMOS, VGS sebesar 0 Volt tegangan threshold ditunjukan pada label V TH
yaitu 2.20 Volt. Saat VGS bertambah negatif, maka VTH akan bertambah negatif. Kedua
grafik diatas sama dengan grafik pada subbab 2.2.8.2.
3.8.3

log (ID) vs VGS

a. Grafik N-MOS

22

b. Grafik Karateristik P-MOS

Kedua grafik diatas sama dengan grafik pada subbab 2.2.8.3

3.8.4 Treshold Voltage
a. Grafik N-MOS

b. Grafik P-MOS

23

Panjang MOS yang digunakan adalah 10 m dan lebar MOS yang digunakan adalah
0.12 m. Grafik yang dihasilkn sama dengan grafik pada subbab 2.2.8.4
3.8.5 Capacitance
a. Grafik karateristik N-MOS

b. Grafik karateristik P-MOS

Panjang MOS yang digunakan adalah 10 m dan lebar MOS yang digunakan
adalah 0.12 m. Hasil Grafik ini berbeda dengan grafik karateristik MOSFET
menguunakan gerbang logika seberti di subbab 2.2.8.5
3.9 Grafik
Bila dibandingkan grafik pada gerbang modifikasi dengan grafik pada gerbang
3.9.1

aslinya, hasilnya terdapat perbedaan.

Voltage and currents

24

Idd(max) = 2.059 mA sedangkan Idd(avr) = 0.403 mA, dan Vdd sebesar 1.2 volt.
Pada grafik arus, aus yang mengalir tidak konstant, terjadi penurunan serta pertambahan,
berbeda dengan grafik pada subbab 1.2.9.1 bahwa grafik semakin bertambah seiring
berjalannya waktu. Pada grafik tegangan digambarkan bahwa tegangan yang keluar
3.9.2

cenderung konstant.
Frequency vs Time

Grafik diatas menunjukkan frekuensi yang dihasilkan oleh nmos. Tidak ada frekuensi
3.9.3

sepanjang 19,5 ms
Voltage vs Voltage

25

Dilihat

dari

kedua

gambar

tersebut, NMOS dan PMOS memiliki perbedaan

nilai tegangan threshold (VTO), U0, THETA dan
VMAX. Selain itu, IC tersebut akan berkerja
optimal pada suhu ideal 270C. Dimana VTO adalah
tegangan threshold, LD adalah difusi lateral, U0
adalah mobilitas permukaan, TOX adalah ketebalan
gerbang oksida, PHI adalah permukaan potensi
massal, GAMMAadalah parameter body effect,
KAPPA
adalah
faktor
medan
Grafik diatas berbeda dengan grafik 2.2.9.2 bahwa
tidak ada
tegangan
NMOS
atausaturasi, THETA
3.9.4

PMOS yang naik secara drastis.

Eye diagram

adalah faktor degradasi mobilitas,

VMAX

adalah tegangan maksimum dan NSS adalah

densitas kondisi permukaan.

3.10 Keterangan Grafik

a. Keterangan Grafik N-MOS

26

b.

Keterangan Grafik P-MOS

27

BAB IV
PENUTUP
4.1.

Kesimpulan
Terdapat perbedaan dalam stickdiagram dari rangkaian asli dan modifikasinya.
Perbedaannya yaitu jumlah MOS yang dipakai dalam gerbang modifikasi lebih sedikit
daripada gerbang asli. Selain itu grafik karateristik gerbng modifikasi juga berbeda.
Grafik Modifikasi cenderung menggunakan tegangan yang sedikit dan ukurannya
juga lebih kecil sehingga daya yang digunakan dalam grafik modifikasi juga lebih
kecil dibandingkan gerbang aslinya.
Jadi akan lebih baik jika merancang CMOS Decoder dengan menggunakan

4.2.

gerbang modifikasi dibandingkan gerbang asli.

Saran
Dalam perancangan dibutuhkan ketelitian agar tidak salah saat menepatkan
CMOS. Selain itu akan lbih baik jika perancangan ini direalisasikan ke dalam CMOS
sesungguhnya agar arus, tegangan, ukurannya dapat diketahui lebih lanjut.

DAFTAR PUSTAKA

Liu, Shih Chii. 2002. Analog VLSI: Circuits and Principles. London: The MIT Press.
Sicard, Etienne. 2010. Microwind & DSCH Users Manual. France: INSA Toulouse.
Singh, Vanshikha, 2015. Design And Perfrmance Analysis Of Area Efficient CMOS Decoder
Circuit. Departmant of Electronics & Communication Engineering NITTTR : India
http://ondyx.blogspot.co.id/2014/02/pengertian-encoder-dan-decoder.html,
tanggal 3 Juni 2016

diakses

pada