LAPORAN PRAKTIKUM

TEKNIK DIGITAL

APLIKASI TEOREMA DE MORGAN

DAN MEMBENTUK RANGKAIAN EX-OR

DISUSUN OLEH:

NAMA : MARFA LUTFI ERFIANI

NIM : 22520244008

PRODI : PEND. TEKNIK INFORMATIKA

FAKULTAS TEKNIK

UNIVERSITAS NEGERI YOGYAKARTA

TAHUN AJARAN 2022/2023

 LAPORAN

PRAKTIKUM TEKNIK DIGITAL

Nama : Marfa Lutfi Erfiani

NIM : 22520244008
Mata Kuliah : Praktik Teknik Digital
Dosen : Dr. Umi Rochayati, M.T.

Tanggal Praktik : 29-09-2022

Judul Job : Aplikasi Teorema De Morgan dan Membentuk Rangkaian
EX-OR

A. RINGKASAN TEORI
Pada percobaan ini diterapkan pemakaian dari teori De Morgan yang
menyatakan bahwa:
1. Pada percobaan pertama diterapkan pemakaian dari teori De Morgan yang
menyatakan bahwa :
Suatu rangkaian NAND Gate adalah ekuivalen dengan rangkaian OR Gate yang
menggunakan NOT Gate pada setiap input-inputnya.
(A . B)` = A` + B`
2. Suatu rangkaian NOR Gate adalah ekuivalen dengan rangkaian AND Gate
menggunakan NOT Gate pada setiap input-inputnya.
(A + B)` = A` . B`

Sifat dari rangkaian Exclusive-OR adalah berfungsi untuk mendeteksi keadaan-

keadaam logika yang berbeda, maka output Exclusive-OR akan bernilai 1, tetapi jika
kedua inputnya berada pada keadaan logika yang sama maka output Exclusive-OR akan
bernilai 0. Exclusive-OR Gate terutama digunakan pada rangkaian aritmatic logic
seperti misalnya rangkaian penjumlahan (adder) dan pengurangan (subtractor). Pada
percobaan ini dibuat suatu rangkaian Exclusive-OR Gate dari gabungan gate dasar.

B. TUJUAN :
Setelah selesai Praktikum mahasiswa dapat:
1. Membuktikan Teorema De Morgan I.
2. Membuktikan Teorema De Morgan II.
3. Mempelajari sifat-sifat dan cara kerja dari satu rangkaian Exclusive-OR Gate
yang dibentuk dari AND, OR, dan NOT Gate.
4. Mempelajari sifat-sifat dan cara kerja dari satu rangkaian Exclusive-OR Gate
yang dibentuk dari NOR dan NOT Gate.
 5. Mempelajari sifat-sifat dan cara kerja dari satu rangkaian Exclusive-OR Gate
yang dibentuk dari NAND dan NOT Gate.

C. LANGKAH PERCOBAAN
1. Percobaan A
1. Buat rangkaian logika seperti pada gambar 1a dan 1b

2. Kemudian berikanlah keadaan logika pada terminal-terminal input A, B, dan D

dengan menggunakan sakar seperti pada Tabel 1 berikut. Catatlah keadaan
outputnya.
3. Lakukan langkah 1 dan 2 untuk gambar 2a dan 2b.
2. PERCOBAAN B
1. Buatlah rangkaian logika seperti pada Gambar 3.

2. Kemudian berikanlah keadaan logika pada terminal-terminal input A dan B

dengan menggunakan sakar seperti pada tabel 2 berikut. Catatlah keadaan
outputnya.
3. Lakukan langkah 1 dan 2 untuk Gambar 4 dan 5.
4. Lakukan juga untuk gambar 3, 4 dan 5 dengan menggunakan IC.
D. HASIL PERCOBAAN
1. Tabel 1 : Percobaan A
Input Ouput
A B C D Y1 Y2 Y3 Y4
0 0 0 0 0 0 0 0
0 0 0 1 1 1 0 0
0 0 1 0 1 1 0 0
0 0 1 1 1 1 1 1
0 1 0 0 1 1 0 0
0 1 0 1 1 1 0 0
0 1 1 0 1 1 0 0
0 1 1 1 1 1 1 1
1 0 0 0 1 1 0 0
1 0 0 1 1 1 0 0
1 0 1 0 1 1 0 0
1 0 1 1 1 1 1 1
1 1 0 0 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 1 1 1 1

2. Tabel 2 : Percobaan B
Input Output
A B Y1 Y2 Y3
0 0 0 0 0
 0 1 1 1 1
1 0 1 1 1
1 1 0 0 0

E. ANALISIS HASIL PERCOBAAN

• Percobaan A
Dari hasil percobaan, saya mendapatkan beberapa data:
Input Ouput
A B C D Y1 Y2 Y3 Y4
0 0 0 0 0 0 0 0
0 0 0 1 1 1 0 0
0 0 1 0 1 1 0 0
0 0 1 1 1 1 1 1
0 1 0 0 1 1 0 0
0 1 0 1 1 1 0 0
0 1 1 0 1 1 0 0
0 1 1 1 1 1 1 1
1 0 0 0 1 1 0 0
1 0 0 1 1 1 0 0
1 0 1 0 1 1 0 0
1 0 1 1 1 1 1 1
1 1 0 0 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 1 1 1 1

Berdasarkan teori konsep kerja gerbang dasar OR Gate dan AND Gate:
➢ OR Gate : Output akan berada pada keadaan logik 1 jika salah satu atau kedua
inputnya atau lebih berada pada keadaan logik 1
➢ AND Gate : Output dari AND Gate akan berada pada keadaan logik 1, jika semua
inputnya berada pada keadaan logik 1.
➢ Pada rangkaian Y1 = (A`.B`.C`.D`)`: Karena salah satu input ABCD yang bernilai 1,
maka ouput akhir akan bernilai 1.
Pada rangkaian Y2 = A + B + C + D: Karena salah satu input ABCD yang bernilai 1,
maka Ouput akhir akan bernilai 1.
Pada rangkaian Y3 = (A`+B`)` + (C`+D`)` : Jika input AB atau CD bernilai 1 maka
output akan bernilai 1. Jika input ABCD bernilai 1 maka output akan bernilai 1.
 Pada rangkaian Y4 = (A.B) + (C.D) : Jika input AB atau CD bernilai 1 maka output
akan bernilai 1. Jika input ABCD bernilai 1 maka output akan bernilai 1.

• Percobaan B
Input Output
A B Y1 Y2 Y3
0 0 0 0 0
0 1 1 1 1
1 0 1 1 1
1 1 0 0 0

➢ Pada rangkaian Y1, Y2, Y3 : Memiliki sifat yang sama dengan gerbang EXOR,
dimana output akan bernilai 1 jika salah satu input bernilai 1 kemudian, jika
input keduanya bernilai 1 atau 0 maka output bernilai 0.
F. JAWABAN PERTANYAAN
• Percobaan A
1. Buatlah Tabel Kebenaran dari ke-4 percobaan tersebut
Lihat hasil percobaan : Tabel 1
2. Bandingkanlah hasil-hasil dari percobaan tersebut. Kesimpulan apa yang dapat
diambil dari perbandingan ini ?
Lihat analisis hasil percobaan : Percobaan A

• Percobaan B
1. Bandingkan hasil-hasil percobaan saudara tentang EXOR yang dirangkai dari
berbagai macam gerbang dasar.
Pada rangkaian Y1, Y2, Y3 : Memiliki sifat yang sama dengan gerbang EXOR,
dimana output akan bernilai 1 jika salah satu input bernilai 1 kemudian, jika input
keduanya bernilai 1 atau 0 maka output bernilai 0.
2. Buatlah persamaan output untuk gambar 3, gambar 4, dan gambar 5.
▪ Y1 = A.B’+A’.B
▪ Y2 = [(A+B’)’+(A’+B)’]’’
▪ Y3 = [(A.B’)’.(A’.B)’]’

G. KESIMPULAN
Pada setiap persamaan rangkaian logika memiliki hasil output yang sama,
sesuai dengan yang tertera pada tabel kebenaran.