Percobaan II

Pengenalan Desain Menggunakan FPGA

Resalda Octavia Sihotang (14S16034)
Tanggal Percobaan :
ELS2104 Praktikum Sistem Digital
Laboratorium Sistem Digital TeknikElektro
Institut Teknologi Del

Abstrak 1. Buku manual board FPGA XILINX

Pada praktikum percobaan 2 XC3S250E.
berjudulpengenalandesainmenggunakan
FPGA terdapat 4 percobaan. Pada
percobaan pertama akanmenggunakanISE
Projectnavigatoruntukmendesain,
mensimulasidanmengimplementasikandua
inputAND danORsederhana dalamsuatu
rangkaian digital. Pada percobaan kedua
akan menggunakan ISE Project
navigator untuk mendesain,mensimulasi
dan mengimplementasikan gerbang
logika sederhana berdasarkan hasil
analisa tabel kebeneran. Pada percobaan
pertama dan kedua, sudah
mengimplementasikan simulasi rangkaian
logika dengan Schematic Diagram.
Percobaan ini akan
mengimplementasikan simulasirangkaian
logika dengan bahasa VHDL(VHSIC
(Very HighCircuit)Hardware Description
Language). Pada percobaan terakhir
diminta untuk menggunakan bahasa
VHDL untuk mensimulasikan rangkaian
2. Buku pegangan mata kuliah Sistem
full adder.
Digital Anda mengenai persamaan
Kata kunci: FPGA, Full adder, skematik,
Boolean dan rangkaian aritmatika
danbahasa VHDL,ISE Project navigator.
khususnya Full Adder beserta bentuk-
bentuk implementasinya.
I.Pendahuluan
3. Teori bahasa VHDL tentang entity,
Pada praktikum modul 2 ini mempelajari
architecture, component, signal
teknik perancangan rangkaian digital
dengan target FPGA dan agar dapat
melakukan perancangan rangkaian digital
II. LANDASAN TEORI
dengan target FPGA baik menggunakan
pendekatan skematik maupun bahasa
2.1 Fiels Programmable Gate Array
VHDLSebelum praktikum ini
(FPGA)
dilaksanakan praktikan wajib membaca
Field-Programmable Gate Array (FPGA)
referensi berikut:
merupakan sebuah IC digital yang sering
 digunakan untuk mengimplementasikan dari penjumlahan (sum) dan bit
rangkaian digital. Komponen gerbang kelebihannya (carry-out).
terprogram yang dimiliki meliputi jenis Skema Full Adder
gerbang logika biasa (AND, OR, NOT)
maupun jenis fungsi matematis dan
kombinatorik yang lebih kompleks, seperti
decoder, adder, subtractor, multiplier, dll.

Berikut Adalah Tabel Kebenaran

Blok-blok komponen di dalam FPGA bisa

juga mengandung elemen memori (register)
mulai dari flip-flop sampai pada RAM
(Random Access Memory). FPGA digunakan
untuk meningkatkan efisiensi rancangan
dengan cara mengurangi pemakaian
pemrograman perangkat lunak (software).
FPGA mempunyai koreksi error yang kecil
dan merupakan teknologi yang bebas
(technology-independent) untuk
diimplementasikan dalam berbagai algoritme

2.2 Altera UP2 Education KIT Keunggulan FULL-ADDER bila

dibandingkan dengan HALF-ADDER
Pada percobaan ini, salah satu board adalahkemampuan-nya menampung dan
yangdigunakan dalam laboratorium menjumlahkan bit CARRY-in (Cin) yang
adalah ALTERAUP2 Education Kit. IC ini berasal dari CARRY-out (Cout) dari
termasuk dalam kelas(Family) FLEX10K. tahapan sebelumnya. Oleh karenanya
fungsi FULL ADDER itu sendiri adalah
menjumlahkan ke-tiga bit input yaitu bit
A,bit B dan Cin untuk menghasilkan dua
bit output yaitu S dan Cout.
Dengan menginterprestasikan fungsi dan
melihat format operasi rangkaian
FULLADDER, tabel kebenaran dapat
disusun untuk setiap kemungkinan
2.3 Full Adder kombinasi ketiga bit input. Diasumsikan
Full adder merupakan rangkaian
input berasal dari sumber logika positif
elektronika yang menjumlahkan 2
dan output berupa ACTIVE HIGH.
bilangan yang telah dikonversikan
kedalam bilangan biner dengan
menjumlahkan 2 bit input ditambah
dengan nilai carry-out dari penjumlahan
bit sebelumnya. outputnya adalah hasil
 III. Hasil dan Analisis

Percobaan 1
Padapercobaan1inidibutuhkangerb
ang logikaAND 2 input2
buahdanOR2 input1buah.
Percobaan ini
dirangkaimenggunakanschematic.
Rangkaian yang
kamibuatsepertiberikut:

Langkah selanjutnya adalah membuat K-

Map orde 2 dari tabel kebenaran tersebut.
KMap ini akan membantu merumuskan
fungsi logika dari S danCout.
Implementasikan rangkaian FULL-
ADDER dibuat berdasarkan persamaan
ekspresi logika di atas. Rangkaian ini
dapat tersusun dari dua buah HALF- Kami mendapat hasil sinyal seperti
ADDER (HA1 dan HA2), seperti terlihat berikut :
pada Gambar dibawah.

Untuk penjumlahan dengan jumlah bit

yang lebih banyak, dapat dilakukan
dengan menambahkan rangkaian HALF Hasil dari Isim simulator sama
ADDER, sesuai dengan jumlah bit input. dengan tabel kebenaran dengan 3
Di pasaran, rangkaian FULL ADDER variabel yaitu: A, B, C dan Output
sudah ada yang berbentuk IC, seperti sebagai keluarannya.
74xx83 (4-bit FULL ADDER). Terdapat
beberapa jenis rangkaian FULL ADDER,
yaitu PARALLEL ADDER, LOOK
AHEAD CARRY ADDER, dan CARRY
SAVE ADDER dimana masing-masing
memiliki kelebihan dan kekurangannya.
 Tabel Kebenaran
A B C D Output
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0 Tabel Kebenaran:
1 0 0 1 0 A B C F1
1 0 1 0 0 0 0 0 1
1 0 1 1 1 0 0 1 0
1 1 0 0 1 0 1 0 1
1 1 0 1 1 0 1 1 0
1 1 1 0 1 1 0 0 1
1 1 1 1 1 1 0 1 0
1 1 0 0
Percobaan 2 1 1 1 1
Pada
percobaan2inidirangkaiberdasarkan
tabelkebenaran.Dibutuhkan 4 Percobaan 3
buahgerbangANDdengan3input,1 Percobaan 2C ini dilakukan dengan
buah gerbang ORdengan 4 bahasa VHDL, code pada inputnya
inputdan3buahgerbangNOT diubah menjadi :
(INV).seperti brikut:

Kami mendapatkan sinyal seperti

berikut :
Kamimendapatkansinyalsepertiberi
kut:

Tabel Kebenaran:
 A B O
0 0 0
0 1 0
1 0 0
1 1 1

Percobaan 4
Percobaan ini dilakukan dengan IV. Kesimpulan
menggunakan bahasaVHDL, pada Pada percobaan pertama dan kedua
inputannya codenya diubah dapat disimpulkan bahwa
perancangan rangkaian full adder
menjadi :
dengan menggunakan cara skematik
dan VHDL mengeluarkan hasil yang di
inginkan. Pada percobaan ketiga dan
keempat juga telah dibuktikan bahwa
perancangan rangkaian 4bit ripple
carry adder dengan cara skematik dan
VHDL juga menghasilkan keluaran
yang sesuai.
Dari percobaan yang telah kami
lakukan dapat disimpulkan bahwa hasil
keluaran dari setiap percobaan sesuai
dengan hasil yang diharapakan.
Namun, cara skematik akan menjadi
Kami mendapatkan sinyal seperti tidak efisien jika digunakan untuk
berikut : merancang rangkaian yang kompleks
karena cara tersebut sangat bergantung
pada intuisi visual dan
ketelitianpraktikan.
Cara VHDL menjadi sangat efisien
ketika merancang rangkaian yang
kompleks karena cara tersebut lebih
mudah dan efisien dibandingkan
dengan cara skematik.
Dapat disimpulkan juga bahwa fungsi
Tabel Kebenaran pada sebuah gate pada kombinasi
A B Cin Cout S beberapa gate dapat ditentukan dengan
0 0 0 0 0 memverfikasi fungsinya menggunakan
0 0 1 1 0 tabel kebenaran.
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
 Hasilsinyalpercobaan 2
V. LAMPIRAN

Gerbang logikaAND 2 input2

buahdanOR2 input1buah
Dilakukan dengan bahasa VHDL

Hasil sinyalpercobaan 1 Hasilsinyalpercobaan 3

4 buahgerbangAND dengan3input,1 buah

gerbang ORdengan 4
inputdan3buahgerbangNOT (INV) Menggunakan bahasa VHDL
Hasilsinyalpercobaan 4