LAPORAN PRAKTIKUM

PRAKTIKUM ELEKTRONIKA DIGITAL II

“Kalkulator Penjumlah”
Dosen Pengampu: Mohammad Luqman

Disusun oleh :

Nama : Revanda Ardito Putra

Kelas : D3TE-2B
NIM 2231110005
PROGRAM STUDI D3 TEKNIK ELEKTRONIKA
JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI MALANG 2023/2024
 A. Tugas

Rancang dan bangun rangkaian kalkulator yang bisa menjumlahkan dua buah angkaBCD dan
menampilkan hasilnya dalam bentuk angka desimal/ Hex.

1
BCD

Kalkulator
Penjumlah 7
6
BCD

Catatan :
Rangkaian penyusun kalkulator ini adalah FA diskrit dari tugas sebelumnya, belum boleh
menggnakan IC yang sudah jadi.
B. Dasar Teori
Penjumlahan biner adalah operasi matematika yang dilakukan dalam sistem bilanganbiner, yang
merupakan sistem bilangan yang menggunakan hanya dua simbol, yaitu 0 dan 1. Proses
penjumlahan biner mirip dengan penjumlahan desimal, tetapi aturan-aturannya lebih sederhana
karena hanya melibatkan dua digit.

Full Adder (FA) adalah suatu rangkaian logika dalam elektronika digital yang dapatmenambahkan
dua bilangan biner serta memanage carry (mengangkut) dari bit yanglebih rendah. Full Adder
memainkan peran penting dalam penjumlahan biner yang melibatkan tiga input: dua bit yang akan
dijumlahkan (A dan B) dan carry input daribit yang lebih rendah (C_in). Full Adder menghasilkan
dua output: hasil penjumlahan (Sum) dan carry output (C_out).

Berikut adalah tabel kebenaran (truth table) untuk Full Adder:

| A | B | C_in | Sum | C_out |

| | | | | |

|0|0|0 |0 |0 |
|0|0|1 |1 |0 |
|0|1|0 |1 |0 |
|0|1|1 |0 |1 |
|1|0|0 |1 |0 |
|1|0|1 |0 |1 |
|1|1|0 |0 |1 |
|1|1|1 |1 |1 |

Pada Full Adder, proses penjumlahannya mengikuti aturan dasar penjumlahan biner, dan carry
output (C_out) dihasilkan jika ada carry yang dihasilkan oleh penjumlahanbit yang lebih rendah.

Diagram logika Full Adder dapat diwujudkan dalam beberapa gerbang logika sepertiAND, OR,
dan XOR gates. Diagram ini dapat dirangkai untuk membentuk sebuah rangkaian yang sesuai
dengan tabel kebenaran yang dijelaskan di atas.

Secara umum, sebuah Full Adder dapat digunakan dalam susunan beruntun untukmenangani
penjumlahan biner yang melibatkan lebih dari satu bit, sehingga membentuk rangkaian
penjumlahan penuh (full adder). Rangkaian ini biasanya digunakan dalam unit aritmetika dan
logika (ALU) dalam prosesor komputer.
 C. Peracangan
Disini saya menggunakan 8 inputan masing masing dibagi menjadi 2 sehingga menghasilkan
masing-masing input dengan memasukkan biner, Kemudian dibuat beberapa rangkaian full adder
sehingga membentuk kalkulator penjumlahan dan di tampilkan dalam bentuk output 7 segment.
D. Gambar Rangkaian

E. Daftar Komponen
No Nama Komponen Tipe Jumlah

1 7segment - 1

2 IC 7420(AND) 36

3 Logic State - 9
 F. TAMPILAN RANGKAIAN
TAMPILAN
1 + 1 = 2

2 + 3 = 5

5 + 4 = 9
 G. Analisa Data Pembahasan

Dari percobaan di atas kita dapat menganalisa bahwa beberapa rangkaian full adder dapandisusun
dan di bentuk sehingga membentuk kalkulator, dengan menggunakan 8 inputan yang di bagi
menjadi 2 sehingga dapat meng input dalam bentuk biner dan menghasilkan jumlah angka pada 7
segment.
 H. Kesimpulan

Kesimpulannya, desain kalkulator dengan rangkaian full adder menggunakan gerbang

NAND adalah pilihan yang layak, terutama jika kebutuhan utama adalah kesederhanaan dan
fleksibilitas dalam desain. Namun, dalam aplikasi di mana ruang fisik dan konsumsi daya
merupakan faktor kritis, perlu dilakukan pertimbangan ekstra untuk mengoptimalkan kinerja
secara keseluruhan.