MODUL PERKULIAHAN

Perancangan
Sistem Digital
Rangkaian Kombinasional dan
Comparator

Fakultas Program Studi TatapMuka Kode MK DisusunOleh

05
FAKULTAS TEKNIK TEKNIK ELEKTRO A51144EL TryaAgungPahlevi, ST, MT.
A51145EL

Abstract Kompetensi
Rangkaian kombinasional Mahasiswa/i dapat mengerti dan
terdiridarigerbang – gerbang logika menjelaskan ulang mengenai rangkaian
dimana keluaran (output) pada waktu t kombinasional serta rangkaian
detik ditentukan secara langsung oleh comparator.
kombinasi masukannya (input) juga
pada waktu t detik, tanpa
memperhatikan masukansebelumnya
(t-1) detik.
Pembahasan
Rangkaian Kombinasional

Rangkaian kombinasional terdiri dari gerbang – gerbang logika dimana keluaran

(output) pada waktu t detik ditentukan secara langsung oleh kombinasi masukannya (input)
juga pada waktu t detik, tanpa memperhatikan masukan sebelumnya (t-1) detik. Berikut ini
adalah diagram blok rangkaian kombinasional.

Contoh rangkaian kombinasional, diantaranya:

• Rangkaian Adder

• Rangkaian Subtractor

• Rangkaian Komparator

• Rangkaian Decoder

• Rangkaian Encoder

• Rangkaian Multiplexer

• Rangkaian Demultiplexer

• Rangkaian dengan PLD

Yang akan dibahas pada modul ini adalah rangkaian Adder dan Subtractor saja.

Rangkaian Adder

Rangkaian Adder terbagi lagi menjadi 2 buah, yaitu rangkaian half adder dan rangkaian
full adder.

2016 Perancangan Sistem Digital

2 TryaAgungPahlevi, ST, MT.
 Rangkaian Half Adder

Half Adder adalah rangkaian logika yang keluarannya merupakan jumlahan dari 2 bit.
Input terdiri dari input X dan Y, dan keluarannya berupa S (jumlahan) dan C (Carry). Tabel
kebenarannya adalah sebagai berikut:

Dari tabel kebenaran di atas dapat dibuat peta K (K-map) dan akan dihasilkan notasi
boolean untuk S dan C, yaitu: S = x’y + xy’ ; C = xy. Dengan demikian didapatkan rangkaian
logika untuk S dan C seperti yang ditunjukkan pada gambar berikut:

2016 Perancangan Sistem Digital

3 TryaAgungPahlevi, ST, MT.
 Rangkaian Full Adder

Rangkaian Full Adder merupakan rangkaian kombinasi yang membentuk penjumlahan

aritmatika dari 3 bit input. Terdiri dari 3 bit input ( x, y, z) dan 2 bit output ( S dan C). X dan
Y menyatakan dua bit yang akan dijumlahkan dan z menyatakan carry dari keadaan
sebelumnya. Tabel kebenarannya adalah sebagai berikut:

Dari penyederhanaan dengan K-map kita dapat menghasilkan persamaan boolean untuk
S dan C adalah S = x’y’z + x’yz’ + xy’z’ + xyz, C = xy + xz + yz. Gambar rangkaian
logikanya adalah seperti yang terlihat pada gambar berikut:

2016 Perancangan Sistem Digital

4 TryaAgungPahlevi, ST, MT.
 Kita dapat menyederhanakan rangkaian logika pada gambar 3 a dan b menjadi seperti
gambar 3 c dengan gerbang Ex-Or dengan menurunkan persamaan boolean, sebagai berikut:

Dari gambar di atas terlihat bahwa Rangkaian Full Adder dibangun dari 2 buah
rangkaian Half Adder.

Rangkaian Subtractor

Rangkaian subtractor juga terbagi menjadi dua bagian, yaitu rangkaian half subtractor
dan full subtractore.

Rangkaian Half Subtractor

Rangkaian Half Subtractor merupakan rangkaian kombinasi yang digunakan untuk

mendapatkan selisih dari dua bit input (masukkannya). Input terdiri dari a dan b, keluaran
terdiri dari Bo (Borrow) dan Di (Difference). Tabel kebenarannya adalah sebagai berikut:

Dengan cara yang sama seperti pada rangkaian Adder (penjumlah) akan didapatkan
output Di = a’b + ab’ dan Bo = a’b. Tampak bahwa notasi boolean untuk Di mempunyai
notasi yang sama dengan notasi bolean S (pada rangkaian Adder). Dengan demikian akan
diperoleh rangkaian logika Half Subtractor seperti yang ditunjukkan pada gambar berikut:

2016 Perancangan Sistem Digital

5 TryaAgungPahlevi, ST, MT.
 Rangkaian Full Subtractor

Rangkaian Full Subtractor adalah rangkaian kombinasi yang membentuk pengurangan

antara 2 bit dengan memperhitungkan 1 yang dipinjam dari posisi sebelumnya. Rangkaian
Full Subtractor memiliki 3 input (a,b,boi) dan dua output (B dan D). Berikut adalah tabel
kebenaran dari Full Subtractor.

Dengan demikian akan didapatkan notasi boolean untuk output hasil pengurangan
adalah :

Di = A’B’Boi + A’BBoi’ +AB’Boi’ + ABBoi

Bo = A’B’Boi + A’BBoi’ +A'BBoi + ABBoi

Jika : A=X, B = Y, Boi = Z maka persamaan di atas dapat diturunkan menjadi:

2016 Perancangan Sistem Digital

6 TryaAgungPahlevi, ST, MT.
 Dari notasidiatasdapat dilihat bahwa rangkaian Full Subtractor dapat direalisasikan
menggunakan 2 buah Half Subtractor.

Rangkaian Comparator

Rangkaian Comparator digunakan untuk membandingkan dua atau beberapa buah

sinyal input apakah sama atau tidak.

Sebagai contoh 2 buah bilangan A dan B 4 bit dibandingkan maka rangkaian

Comparatornya untuk A = B dapat direalisasikan menggunakan gerbang-gerbang logika
seperti yang ditunjukkan pada gambar berikut:

Rangkaian Comparator diatas dapat implementasikan menggunakan IC 7485, seperti

terlihat pada gambar berikut:

2016 Perancangan Sistem Digital

7 TryaAgungPahlevi, ST, MT.
 Kita pun dapat mengimplementasikan rangkaian Comparator 8 bit menggunakan 2
buah IC 7485 dengan konfigurasi rangkaian seperti pada gambar berikut:

Rangkaian magnitude comparator adalah rangkaian yang dapat membandingkan dua

buah bilangan selain mendeteksi apakah 2 buah bilangan tersebut sama atau tidak, tetapi juga
besarnya apakah lebih kecil atau lebih besar.

Rangkaian Comparator 1 bit

2016 Perancangan Sistem Digital

8 TryaAgungPahlevi, ST, MT.
 Rangkaian comparator biner 1 bit digunakan untuk membandingkan 2 bilangan biner
tang masing-masing terdiri dari 1 bit. Rangkaian ini memiliki 3 output (lihat gambar 4), yaitu
E (= 1 apabila A = B), G (= 1 apabika A > B) dan L (= 1 apabila A < B). Disini kita gunakan
metode sederhana untuk mendapatkan E (= X) dan G (=Y) dan L (=Z). Berikut adalah
gambar rangkaian comparator 1 bit:

Skenario yang dapat dihasilkan adalah sebagai berikut:

 A=B  maka akan dihasilkan X= AB + A’B’ , X= 1 jika A=B

 A>B berarti:

2016 Perancangan Sistem Digital

9 TryaAgungPahlevi, ST, MT.
 Dengan demikian akan dihasilkan Y= AB’, Y akan bernilai 1 untuk A>B.
 A<B (B > A)  akan dihasilkan Z= A’B

Dengan demikian nilai output E,G dan L adalah:

• E= X = AB + A’B’ = ( A ⨁ B)’ = (A’B + AB’)’
• G = Y = AB’
• L= Z= A’B
Rangkaian digital dari comparator 1 bit adalah sebagai berikut:

2016 Perancangan Sistem Digital

10 TryaAgungPahlevi, ST, MT.
 Rangkaian Comparator 2 bit
Untuk comparator 2 bit (lihat gambar di bawah) mempunyai input A1A0 dan B1B0 dan
3 outputyaitu, E (= 1 apabila A = B), G (= 1 apabika A > B) dan L (= 1 apabila A < B)
apabila kitagunakan KMAP hasilnya:
• E= A’1A’0B’1B’0 + A’1A0B’1B0 + A1A0B1B0 + A1A’0B1B’0

atau E=(( A0 ⨁ B0) + ( A1 ⨁ B1))’

• G = A1B’1 + A0B’1B’0 + A1A0B’0

• L= A’1B1 + A’1A’0B0 + A’0B1B0

2016 Perancangan Sistem Digital

11 TryaAgungPahlevi, ST, MT.
DaftarPustaka

[1] Marian Adamski, Alexander Barkalov, Marek Wegrzyn-Design. Digital Systems and
Devices. Springer (2011)
[2] Tri T. Ha.Theory and Design of Digital Communication Systems. Cambridge University
Press (2010)
[3] Parag K. Lala. Principles of Modern Digital Design. Wiley (2007)
[4] Arijit Saha, Nilotpal Manna. Digital Principles and Logic Design. Jones & Bartlett
Publishers (2007)
[5] John F. Wakerly. Digital Design, Principles and Practices (3rd Edition). Prentice Hall
(2000)
[6] John P. Uyemura. A First Course in Digital Systems Design. An Integrated Approach.
Brooks Cole Publishing Company (1999)
[7] Daniel D. Gajski. Principles of Digital Design. Prentice Hall (1996)

2016 Perancangan Sistem Digital

12 TryaAgungPahlevi, ST, MT.