BAB IV

LOGIKA KOMBINASI

Rangkaian Logika:
- kombinasional
- sequensial
Kombinasional:
output suatu saat ditentukan oleh kombinasi output saat
itu tanpa memperhatikan input sebelumnya / tanpa ingatan
(memori)
Sequensial:
Output adalah state input dan state dari elemen memori
Diagram blok rangkaian kombinasional

m o u tp u t
n in p u t r a n g k a ia n lo g ik a v a r ia b e l
v a r ia b e l k o m b in a io n a l

n input variabel datang dari sumber eksternal

m output variabel memasuki tujuan eksternal
untuk input n variabel ada 2 n kombinasi yang mungkin dari
nilai input biner. Untuk tiap2 satu kemungkinan input hanya
ada 1 kombinasi output. Tiap2 variabel input bisa 2 kawat atau
1 kawat. Untuk satu kawat dia bisa berupa variabel normal
(unprimed) atau komplemen (primed). Diperlukan inverter
untuk tiap2 literal yg tak terdapat pada input. Untuk 2 kawat
input normal dan komplemen tersedia.

Prosedur analisis:
Desain rangkaian kombinasional dg spec verbal dari
fungsi yg diperlukan berakhir dg fungsi Boolean output /
diagram logic. Analisis kombinasioanl circuit adalah proses
berbalik mulai dg diagram logic berakhir dg fungsi Boolean, TT,
atau penyelesaian verbal operasional rangkaian. Untuk
mendapatkan fungsi Boolean output dari diagram logika
prsosesnya adalah sbb:
1. label dg symbol sembarang semua output gate yg
merupakan fungsi dari var input
2. label dg symbol sembarang gate tersebut yg merupakan
fungsi variabel input dan atau gate yg dilabel
sebelumnya. Dapatkan fungsi boolean untuk gate ini
 3. ulangi proses yg diuraikan pada step 2 s/d output
rangkaian didapat
4. dg substitusi berulang dari fungsi yg didifinisikan
sebelumnya dapatkan fungsi Boolean output salam
suku-suku hanya variabel input.

Contoh prosedur analisis:

Analisis dari rangkian gerbang logika:

Ada 3 input A,B,C dan 2 output F 1 dan F2, output gate yg

merupakan fungsi dari variabel input adl F2 T2 T1 yaitu:
F2 = AB+AC+BC
T1 = A+B+C
T2 = ABC

Output dari fungsi yg sudah didifinisikan:

T3 = F2 T1
F1 = T3 + T2
Untuk dapatkan F1 sbg fungsi ABC bentuk deretan substitusi
sbb:
F1 = T3 + T2 = F2 T1 + T2
= (AB+AC+BC)(A+B+C) +ABC
= (A+B)(A+C)(B+C)(A+B+C) +ABC
= ABC+ABC+ABC+ABC

Untuk proses cepat dapat diturunkan langsung TT dari fungsi

Boolean dan mencoba mengenali operasinya. Misalnya
rangkaian logika ini adalah full adder dg F 1 adl output sum dan
F2 adl output carry.
Untuk dapatkan TT langsung dari diagram logika tanpa
melalui penurunan fungsi Boolean prosesnya sbb:

2
 1. Tentukan jml variabel input rangkaian. Untuk n input
bentuk 2n kombinasi input 1 & 0 dg listing dari 0 sd 2n -1
2. label output dari dari gate terpilih dg symbol sembarang.
3. dapatkan TT untuk output dari gate2 tsb yg merupakan
fungsi hanya variabel input.
4. proses untuk dapatkan TT dari gate2 tsb yg merupakan
fungsi dari nilai yg didifinisikan sebelumnya s/d kolom
semua output ditentukan.
Hasilnya adalah seperti TT berikut

Prosedur desain:
1. problem dinyatakan
2. jumlah variabel input tersedia dan variabel output
diperlukan ditentukan
3. variabel input dan output ditandai dg simbul huruf
4. truth table yang mendifinisikan hubungan input dan
output diturunkan
5. fungsi Boolean yg disederhanakan untuk tiap2 output
didapat
6. diagram logika digambar
Metode desain praktis akan mempertimbangkan kendala2
berikut:
1. jumlah minimal gate
2. jumlah minimal input gate
3. propagasi waktu minimal
4. jumlah minimal interkoneksi
5. batas kemampuan drive tiap gate.

Kode converter
Adalah rangkaian yg membuat 2 sistem kompatibel walau
msing2 memakai kode biner berbeda. Contoh konversi BCD ke
kode excess 3. TT dari kode konversi ini adlah:

3
Kmaps untuk TT ini adlah sbb:

Tiap2 map menggambarkan 1 dari 4 output sbg fungsi dari 4

variabel input. Diagram logika 2 level bisa didapat langsung
dari ekspresi Boolean yg diturunkan dari map

4
ADDER (PENJUMLAH)
Operasi aritmetika dasar adalah penjumlahan 2 digit
biner. Half adder adl rangkaian kombinasional yg melakukan
pejumlahan 2 bit. Full adder adl rangkaian kombinasional yg
melakukan pejumlahan 3 bit (2 bit significant dan carry
sebelumnya) (2 HA dipakai untuk mengimplementasikan FA)

Half adder (HA)

TT half adder
x y c s
0 0 0 0
0 1 0 1

1 0 0 1
1 1 1 0
Output carry adlah 0 kecuali kedua input = 1
Output sum adalah lsb dari sum
Fungsi boolen HA dalam bentuk SOP
S= xy+xy dan c = xy

5
Implementasi dalam bentuk rangkaian gerbang:

Full adder
FA melaksanakan sum aritmetika 3 input dan
menghasilkan 2 output.
TT FA sbb:

x,y adl 2 significant bit yg dijmlahkan.

Z adl cary dari proses lower significant
S adl nilai sum = lsb sum
C adl output carry

Kmap untuk FA

Implementasi FA dlm bentu SOP

6
Implementasi FA dg 2 HA dan gate OR

Binary adder
BA adl rangkaian digital yg menghsilkan jml aritmetika
dari bilangan biner. BA bisa disusun dg FA dalam kaskase.

N bit adder memerlukan n FA dg tiap2 output carry

dihubungkan ke input carry dari FA berikutnya (yg ordenya
lebih tinggi).
Contoh:

Desain rangkaian dg metode klasik akan memerlukan TT dg 2 9

= 512 entry krn ada 9 input.

7
Binary adder subtraktor
Pengurangan dikerjakan dg komplemen. A-B = A+(2s B)
Komplemen 1 dikerjakan dg inverter dan 1 didapat ke sum
melalui input carry. Operasi jumlah dan kurang bisa dikerjakan
pd 1 rangkaian dg binary adder bersama seperti rangkaian
berikut.

Saat M =0 rangkaian adl adder dan M=1 rangkaian adl

subtraktor. Tiap2 gate XOR menerima input M dan 1 input B.
saat M=0 maka B xor 0 = B shg operasi menjadi A+B dan saat
M=1 maka B xor 1 = B dan 1 ditambahkan melalui carry input
shg operasi menjadi A+ 2s komplemen B. XOR dg output V adl
untuk mendeteksi overflow.
Overflow mungkin terjadi jika ke dua bil yg dijumlahkan
keduanya positif atau negative. Misalkan 2 bil biner bertanda
+70 dan +80 bisa disimpan pada 2 register 8 bit. Range bil
yang bisa disimpan pada register ini adl dari +127 s/d -128.
Karena jumlahnya +150 maka dia akan melampui kapasitas
register 8 bit ini. Kondisi ini berlaku untuk jumlah -70 dan -80 =
-150. Kedua jumlah ini ditunjukan dg 2 carry akhirnya sbb:
Carry 0 1 10
+70 0 1000110 -70 10111010 >>10111001+1=-70
+80 0 1010000 -80 10110000 >>10101111+1
+150 1
0010110 -150 01101010 >>01101001+1

Kondisi overflow dapat dideteksi dg mengamati carry ke dlm

posisi bit sign dan carry yg keluar dari bit sign. Jika ke dua
carry ini tak sama maka V=1 dan overflow sudah terjadi.

BCD ADDER

8
 Misalnya kita memberi 2 digit BCD ke adder 4 bit biner,
dengan hasil pada range 0 sd 19. Bil biner ini dilist pada table
dan dilabel dg simbol K,Z8 Z4 Z2 Z1 di bawah.

K adalah carry dan subkrip pada Z adl bobot 8 4 2 1. Problem

adl mendapat aturan bgmn bil biner pada kolom pertama
diubah ke BCD pada kolom ke dua. Dari table di atas bila
jumlah biner 1001 (9) ke dua sum adl sama, tapi bila lebih
besar di dapat nilai yang berbeda, sehingga perlu ditambah dg
6 pada kolom biner. Pembetulan diperlukan jika K=1 atau Z 8 Z4
dan Z2 = 1 yaitu dg cara C = K +Z8Z4+Z8Z2.
BCD adder adl rangkaian yg menambah 2 BCD digit secara
parallel dan menghasilkan digit sum dalam BCD, BCD adder
juga harus memasukkan koreksi. Rangkaian BCD adder spt
berikut.

9
IC parallel adder.
Beberapa parallel adder tersedia dalam bentuk IC.
Yang paling umum adalah IC 7483A, 74Ls83A, 74283 dan
74LS283 yaitu chip TTL parallel adder 4 bit dg rangkaian
look ahead carry untuk operasi kecepatan tinggi. IC 283
adalah sama dg IC 83 kecuali pin Vcc dan ground pada pin
16 dan 8. IC 74HC283 adalah versi CMOS kecep tinggi
unutk adder parallel 4 bit. Gambar 6.10a menunjukkan
symbol fungsional 74HC283 4 bit parallel adder. Input
untuk IC ini adalah dua bil 4 bit A 3-A 0 dan B 3- B 0 dan carry
C 0 ke dalam posisi LSB. Output adl sum dan carry out pada
posisi MSB.

10
11
Pengali biner
Perkalian biner dilakukan dg cara sama dg perkalian
decimal. Perhatikan implementasi perkalian 2 bit seperti
gambar berikut

Untuk perkalian secara umum J multiplier bit dan K

multiplicand bit diperlukan (JxK) AND gate dan (J-1)K bit
adder untuk menghasilkan product J+K bit.

12
Perhatikan rangkaian pengali yg mengalikan bil biner 4 bit dg
bil biner 3 bit. Multiplicand adl B 3 B2 B1 B0 dan multiplier adl A2
A1 A0. Karena K = 4 dan J =3 diperlukan 12 and gate dan 2 4 bit
adder untuk menghasilkan perkalian 7 bit. Diagram logika
pengali ini sperti gb berikut

IC parallel adder
Beberapa parallel adder tersedia dalam bentuk IC.
Misalnya parallel adder 4 bit dengan look a head carry
yang diperlukan untuk operasi kecepatan tinggi. Misalnya
7483A, 74LS83A, 74283 dan 74LS283 adalah IC TTL 4 bit
parallel adder. 74HC283 adl parallel adder versi CMOS
kecepatan tinggi .
Gambar 6.10a menunjukkan symbol fungsional
74HC283 4 bit parallel adder. Input ke IC adl 2 bilangan 4
bit. Output IC adalah bit sum dan carry, C 4 keluar dari
posisi MSB. Bit sum dilabel dengan 3 2 1 0 dibaca
sigma.

13
Paralel adder terkaskade
Dua atau lebih IC adder dapat dihubungkan/dikaskade
untuk menghasilkan penjumlahan biner yang lebih besar.
Gambar 6.10b) menunjukkan 2 adder 74HC283
dihubungkan untuk menjumlahkan 2 bilangan 8 bit.
A 7A 6A 5A 4A 3A 2A 1A 0 dengan B 7B 6B 5B 4B 3B 2B 1B 0. Adder pd sisi
kanan menjumlahkan bit rendah dan adder sisi kiri
menjumlahkan bit order lebih tinggi. C 8 adalah carry out
pada posisi MSB. Dia bisa dipakai sebagai input ke adder
tahap 3 untuk penjumlahan bilangan yang lebih besar.

6.16 BCD adder

Review BCD adder:
1. Tambahkan grup kode BCD untuk tiap-tiap digit decimal
memakai penjumlahan biner biasa.
2. Untuk hasil penjumlahan sama dengan dan kurang dari
9 bentuk BCD nya tidak memerlukan koreksi
3. Ketika hasil penjumlahan lebih besar dari 9 koreksi
dengan menambahkan 110 ke hasil untuk mendapatkan
bentuk BCD yang benar . Ini akan menghasilkan carry
yang akan ditambahkan ke posisi decimal berikutnya.

14
Jadi rangkaian BCD adder harus dapat beroperasi sesuai
dengan langkah-langkah di atas yaitu:
1. Tambahkan dua kode BCD 4 bit memakai penjumlahan
biner biasa.
2. Tentukan jika hasil penjumlahan lebih besar dari 9 jika
ini terjadi tambahkan 6 dan bangkitkan carry ke posisi
decimal berikutnya.
Persyaratan pertama dipenuhi dengan memakai parallel
adder biner 4 bit seperti 74HC283 atau ekivalennya.
Misalnya untuk penjumlahan 2 kode BCD 4 bit

S4 adalah carry out dari MSB, range sum output adalah dari
00000 sd 10010 (18) (9+9=18). Jadi rangkaian BCD adder
harus mendetaksi ketika sum lebih besar dari 9 untuk
memasukkan koreksi. Nilai untuk nilai lebih besar dari 9
seperti table dibawah

Jika diuji X akan tinggi untuk kondisi-kondisi berikut

1. Kapanpun S4=1 (sum >15)
2. Kapanpun S3=1 dan salah satu atau ke dua dari S 2 dan S1
tinggi. (sum 10 15)
Kondisi ini bisa dibuat persamaan seperti berikut
X= S 4 +S 3(S 2+S 1)
Saat X=1 diperlukan koreksi dengan penambahan 0110 =
6 ke bit sum dan untuk menghasilkan carry. Gambar 6.14
menunjukkan rangkaian lengkap untuk BCD adder
termasuk rangkaian logika yang diimplementasikan
untuk koreksi.

15
Rangkaian logika terdiri dari 3 bagian. Dua kelompok
kode BCD A dan B (4 bit) ditambahkan pada adder 4 bit
atas untuk menghasilkan sum S4S3S2S1S0. Gerbang-
gerbang logika adalah implementasi untuk X (factor
koreksi). Adder 4 bit bawah akan menjumlahkan koreksi
0110 ke bit sum hanya saat X=1 yang akan menghasilkan
sum akhir yaitu 3 2 1 0. X juga carry yang dihasilkan
saat sum lebih besar dari 9. Saat X=0 maka 3 2 1 0=
S3S2S1S0

Adder BCD terkaskade

Saat bilangan decimal yg dijumlahkan terdiri dari
beberapa digit diperlukan pemakaian adder BCD terpisah
untuk tipa-tiap posisi digit. Gambar 6.15 adl diagram blok
rangkaian untuk penjumlahan 2 bilangan decimal 3 digit.

16
KOMPARATOR MAGNITUDO
Komparator magnitude adl rangkaian kombinasional yg
membandingkan 2 bilangan A dan B dan menetukan besar
relative mereka, outputnya adl A>B, A=B dan A<B.
Misalkan bilangan A & B masing2 4 digit
A = A3 A2 A1 A0
B = B3 B2 B1 B0
Kedua bilangan akan sama jika semua pasangan digit
significant adl sama yaitu A3= B3 ,A2= B2 ,A1 =B1, A0 =B0 , untuk
bil biner digit adl salah satu 1 atau 0 dan hubungan ini dapat
diuraikan scr logika
Xi = AiBi+ Ai Bi dg i = 0,1,2,3
Shg Xi = 1 jhj pasangan bit pada posisi i adalah sama yaitu
keduanya 0 atau 1.

Untuk menentukan A>B atau A<B kita selidiki dari posisi MSB.
Jika keduanya sama kita bandingkan bit significan berikutnya
s/d digit yang tidak sama tercapai. Jika A=1 dan B=0 A>B dan
sebaliknya A<B. Dapat dinyatakan dg Fungsi Boolean berikut.

Akan sama dg 1 saat A>B atau A<B.

Implementasinya adalah sbb

17
Magnitudo komparator adalah rangkaian logika kombinasional
yang membandingkan 2 kuantitas biner input dan memberikan
output yang menunjukkan masukan mana yang mempunyai
masukan magnitude lebih besar

18
Magnitudo komparator
74HC85 adl 4 bit magnitude komparator. Symbol logic dan
TT sbb

19
Pada IC ini ada pin input kaskade yg berfungsi untuk
memperluas bit perbandingan, dan untuk perbandingan 8
bit rangkaiannya sbb.

Dekoder dan Enkoder

Dekoder adl rangkaian kombinasional yg mengubah
informasi biner dari n input line ke maksimal 2n output line
unik. Jika n bit informasi yg didekodekan punya kombinasi tak
terpakai atau dont care output decoder menjadi < 2n.
Dekoder disini disebut decoder line n to m dimana m 2 n
yaitu membangkitkan 2n (atau kurang) minterm dari variabel n
input. Dekoder dipakai juga sebagai kode converter seperti
decoder BCD to 7 segment. Misalnya decoder 3 to 8 line
seperti gambar berikut.

20
TT decoder 3 ke 8 line adlah sbb

Dekoder 2 ke 4 line dengan input enable disusun dg Nand Gate

seperti gambar berikut. Rangkaian beroperasi dg output
complement dan input enable komplemen. Dekoder dienable
saat E=0 (aktif low enable). Output yg memiliki nilai 0
menggambarkan minterm yg dipilih dari input A dan B.
Rangkaian didisable saat E=1 tanpa memperhatikan nilai dari
ke 2 input. (tidak ada input = 0 dan tak ada minterm yang
dipilih)

21
Dekoder dg input enable dapat berfungsi sebagai
demultiplexer yaitu rangkaian yang menerima informasi dari
line tunggal dan mengarahkannya ke output 2n line. Dekoder di
atas dapat berfungsi sebagai demux 1 ke 4 line dengan E
dipakai sebagai data input serta A dan B dipilih sebagai
pemilih input.

22
Dekoder dengan input enable dapat dihubungkan bersama
untuk membentuk rangkaian decoder yang lebih besar seperti
pada gambar di bawah. 2 dekoder 3 ke 8 line dengan input
enable dihubungkan untuk membentuk decoder 4 ke 16 line.
Saat w = 0 dekoder atas enable yg dibawah disable, outputnya
menjadi 0000 sd 0111 dan saat w = 1 terjadi sebaliknya.
Umumnya input enable cocok dipakai interkoneksi 2 atau lebih
komponen standar untuk maksud kombinasi ke dalam fungsi
yang mirip dengan jumlah I/O lebih banyak.

Dekoder dan encoder.

Nama lain dari decoder 74LS138 adalah sbb
1. Dekoder 3 line to 8 line karena punya 3 line input dan
8 line output.
2. decoder biner to octal karena / converter biner to
octal karena in[ut kode biner 3 bit dan mengaktifkan
1 dari 8 (octal) output pada suatu waktu
3. decoder 1 of 8 karena hanya 1 output dari 8 output
yg aktif pada satu waktu.
Contoh decoder 3 line ke 8 line adl 74ls138 dg diagram
logika, TT dan symbol logika sbb.

23
BCD to sevent segment decoder/driver
Dekoder ini dipakai untuk memasukkan input BCD 4
bit yang akan mengalirkan arus pada segment yg sesuai
untuk menampilkan digit decimal. Dekoder ini adalah
perkecualian dari decoder yang hanya mengaktifkan hanya

24
1 output saja. IC decoder 7447 7446 mengaktifkan pola-
pola yg unik pada outputnya. Gambar rangkaian IC 7447
dengan 7 segmen sbb.

Desimal to BCD priority encoder 74147

Simbol logika dan TT sbb berikut

IC ini punya 9 input aktif low dan menghasikan kode BCD

terinvert yg bersesuaian dg input prioritas tertinggi.
Output 74147 adl normally high saat tak ada input yg
aktif/low, ini bersesuaian dg kondisi input decimal 0. Tidak
ada input A 0 krn encoder menganggap input decimal 0
ketika semua input lainnya H. Output 74`147 bisa diubah
ke normal dg memakai inverter.

25
Implementasi logika kombinasional (tdak ikut materi)
Prosedur untuk implementasi rangkaian kombinasional
dengan bantuan decoder dan or gate memerlukan fungsi
Bolean dalam bentuk sum of minterm. Misalkan
implementasikan full adder dengan decoder dan gerbang or.

Untuk FA didapat S(x,y,z) =(1,2,4,7), C(x,y,z)= (3,5,6,7)

Karena ada 3 variabel input kita perlu decoder 3 ke 8 line

Enkoder
Rangkaian digital yg melaksanakan operasi kebalikan
dari decoder, dia punya 2n atau kurang input line dan n output
line. Misalnya decoder octal ke biner dg TT sbb
Dari TT didapat fungsi Bolean sbb:

Z = D1 +D3 +D5 +D7

Y = D2 +D3 +D6 +D7

26
 X = D4 +D5 +D6 +D7
Enkoder ini bisa diimplementasikan dg 3 OR gate. Kelemahan
encoder ini adalah hanya 1 input yang aktif pada 1 waktu. Jika
2 input aktif bersamaan output menjadi takterdifinisikan.
Untuk mengatasi hal ini harus ada prioritas.

Encoder Prioritas
Adalah encoder dengan fungsi prioritas, jika lebih satu
input tinggi pada satu waktu input dg prioritas tertinggi yang
didahulukan. TT encoder prioritas 4 input seperti tabel berikut.
Input D3 punya prioritas tertinggi, indicator valid input(V) diset
ke 1 hanya jika satu atau lebih input tinggi. Jika semua input
=0, V=0 dan 2 input lain tak terpakai (X). Karena ada 4 input
kombinasi input adl 16 karena x bisa diganti dengan 0 atau 1.

Enkoder prioritas diimplementasikan dg fungsi Bolean berikut:

Sum of minterm = (2,6,10, 1,3,7,9,11,13, 5,15)
X = D2 +D3 , Y = D3 + D1D2 , V = D0 +D1 +D2 +D3
Penyederhanaan output x dan y memakai Kmap berikut

27
MULTIPLEKSER(MUX)
Yaitu rangkaian kombinasional yg memilih informasi
biner dari banyak input line dan mengarahkannya ke satu
output line. Biasanya ada 2n input line dan n pemilih line yang
memilih kombinasi bit untuk menentukan input yang dipilih.
Contoh Mux 4 to 1 line sbb

Operasional mux
Saat S 1S 0=10, and gate 3 (dari I 2) punya 2 input =1,
tiga and gate lain outputnya 0 sehingga output or = I 2.
Mux disebut juga data selector karena memilih satu dari
beberapa input dan membawa informasi biner ke output.
And gate dan inverter pada mux mirip dengan decoder, dia
mendekodekan line input selector. Umumnya mux 2 n ke 1
line disusun dari n sd 2 n dekoder dg menambahkan 2 n
input line, satu untuk tiap2 and gate.

28
 Seperti decoder mux bisa memiliki input enable
untuk mengontrol operasi. Input enable (strobe) dapat
dipakai untuk memperluas 2 atau lebih IC mux untuk
memperbanyak jumlah input. Misalnya quadrupul mux 2 ke
1 line spt rangkaian berikut.

Multiplexer (MUX)
74LS151/74hc151 adl mux 8 input. Mux ini punya 1
input enable E dan 2 output Z dan Z. Saat E = 0, select
input S 2S 1S 0 akan memilih satu data input dari I 0 sd I 7
untuk dilewatkan ke output. Saat E = 1 mux akan disable
shg Z =0 dan mengabaikan kondisi select input. Gambar
rangkaian, TT dan symbol logika sbb:

29
74LS157/HC157 adl quad 2 input multiplexer, yg
mengandung 4 mux 2 input

Implementasi Fungsi Bolean (tdak ikut materi)

Implementasi Fungsi Bolean n variable dengan mux yang
mempunyai n-1 selektor input. Variabel n-1 pertama
dihubungkan ke input selector dari mux. Variabel lainnya
dipakai sebagai input data. Prosedur umum untuk
implementasi fungsi Bolean dari n variable dengan mux n-1
selektor input dan 2n-1 data input.
1. Fungsi Bolean dimasukkan ke TT
2. Variable n-1 pertama diberikan ke input selector dari mux
3. Untuk tiap-tiap kombinasi dari variable selector evaluasi
output sbg fungsi variable terakhir.

30
 4. Nilai-nilai ini selanjutnya diberikan ke input data dg
urutan sesuai
Contoh:
1. F(x,y,z) = (1,2,6,7)====sum of minterm
Fungsi 3 variabel ini dapat diimpelementasikan dg mux 4
ke 1 line spt blok diagram gambar berikut.

Nilai data input line ditentukan dari TT fungsi. Saat xy =

00 output F=z krn F=0 saat z=0 dan F=1 saat z=1. Ini
mensyaratkan variable z diberikan ke data input 0.
Operasi mux adl seolah-olah saat xy =00 data input 0
mempunyai path ke output, dan membuat F = z. Hal yang
sama berlaku untuk data lain 1,2, 3 untuk xy = 01, 10, 11.
2. F(A,B,C,D) =(1,3,4,11,12,13,14,15), implementasinya adl
sbb:

31
Fungsi ini diimplementasikan dg mux dengan 3 pemilih
input seperti gambar 4.28. S2 S1 S0 dihubungkan dengan
input ABC. Nilai dari data input ditentuikan dari TT. Saat
ABC = 101 maka F = D.

Gerbang 3 keadaan (state)

Sinyal 3 state adl 0,1, impedansi tinggi. Sifat Z
tinggi
1. Berlaku hubung terbuka yaitu outputnya akan
dilepas/disconnect
2. Rangkaiannya tidak punya logika penting
3. Rangkaian yang dihubungkan ke output dari gate 3
state tidak dipengaruhi oleh input ke gate.
Simbol grafis buffer 3 state

Kontrol input C dapat enable(C=1) atau disable (C=0).

Buffer 3 state ini akan menghilangkan masalah
pembebanan atau loading. Gambar a) di bawah adalah
mux 2 ke 1 dengan dua 3 state buffer dan inverter. Kedua
output dihubungkan bersama untuk membentuk 1 output
line ( hal ini tak bisa dengan gate biasa). Saat selctor = 0
buffer atas enable buffer bawah disable sehingga Y=A,
saat selector = 1 maka Y=B.

32
 MSI (TOCCI) (tidak ikut materi)

6.17 IC ALU
Ada tersedia beberapa IC yang disebut ALU
(arithmetic logic units) walaupun kemampuannya tidak
seperti ALU pada PC. ALU bisa melaksanakan beberapa
operasi aritmetika dan logika pada input data biner.
Operasinya secara spesifik ditentukan oleh kode biner yg
diberikan input fungsi select.

ALU 74LS382/HC382
Gambar 6.16a menunjukkan symbol blok untuk untuk
ALU 74LS382 (TTL) dan 74HC382 (CMOS). IC 20 poin ini
beroperasi dengan input bilangan 4 bit A 3A 2A 1A 0 dan
B 3B 2B 1B 0 dan menghasilkan output 4 bit F 3F 2F 1F 0. ALU ini
dapat melaksanakan 8 operasi berbeda. Operasi yang
dilaksanakan tergantung pada kode yang diberikan pada
input fungsi select S 2S 1S 0.

33
Operasi clear , dengan S 2S 1S 0=000, ALU akan mengclear
semua bit pada output F sehingga F 3F 2F 1F 0=0000

Operasi Add, dengan S 2S 1S 0=011, ALU akan menjumlahkan

A 3A 2A 1A 0 dan B 3B 2B 1B 0 dan menghasilkan jumlah pada
F 3F 2F 1F 0. Untuk operasi ini C N harus dibuat 0. C N+4 adalah
output carry dari posisi MSB. OVR adl output overflow
indicator yang akan mendeteksi overflow kertika bilangan
bertanda dipakai. OVR akan sama dengan 1 saat operasi
penjumlahan dan pengurangan menghasilkan nilai yang
terlalu besar untuk dimasukan ke dalam 4 bit (termasuk
bit tanda).

Operasi pengurangan, dengan S 2S 1S 0=001, ALU akan

mengurangi input bilangan A dari input bilangan B (B-A).
Dengan S 2S 1S 0=010, ALU akan mengurangi B dari A (A-B).
Hasil pengurangan akan muncul pada F 3F 2F 1F 0. Operasi
pengurangan mensyaratkan C N=1.

34
Demultiplexer (distributor data) adl kebalikan dari
mux, mengambil 1 input dan mendistribusikannya pd
beberapa output, prinsip operasinya seperti berikut:

Demux 1 line to 8 line mirip dg decoder 3 line to 8 line

kecuali ada input ke empat untuk tiap gate. Ada IC
decoder yg punya input enable yg memungkinkan
dioperasikan sbg demux dg mengfungsikan code biner
input sbg input select dan input enable sbg input data.
Dengan alas an ini sering produsen IC menyebutnya dg
decoder/demux. Misalnya IC 74LS138 bisa dipakai sbg
demux spt berikut.

igapraka@yahoo.co.id, igapraka@gmail.com

35