Gerbang Logika XOR (eXclusive OR), Teori dan Deskripsinya

Abstraksi XOR merupakan salah satu gerbang logika yang dikenal, bekerja menggunakan sebuah algoritma dasar, yakni luaran bernilai 1 jika dan hanya jika jumlah bit masukan berkelipatan ganjil. Untuk menjalankan gerbang XOR dapat dibangun dari sejumlah gerbang AND, OR, dan NOT. Dan perlu diketahui jumlah dan model untuk jumlah masukan berbeda pad gerbang logika XOR berbeda. Operasi XOR juga dapat dijalankan menggunakan sebuah bahasa pemrograman, baik berbasis web maupun tidak berbasis web. Dan hampir semua bahasa pemrograman, baik berbasis GUI () maupun non-GUI dapat digunakan untuk menjalankan operasi logika gerbang XOR. Kata kunci: algoritma, XOR, logic-gate

I. Pendahuluan Dasar operasi gerbang logika adalah sebuah algoritma yang bekerja berdasar sebuah mekanisme dan runtunan proses yang saling berkaitan. Gerbang logika dasar terdiri dari dua gerbang utama (AND dan OR) serta satu gerbang pembalik (NOT) dan satu gerbang bersifat eksklusif (XOR). Namun berdasarkan [4], dikenal juga gerbang EQV. Semua gerbang logika, kecuali NOT, mutlak harus diberikan minimal 2-masukan. Gerbang logika XOR umumnya digunakan dalam proses logika dalam sistem komputer yang menyangkut adder, khususnya full-adder. Adder merupakan sirkuit accumulator dalam system komputer untuk melakukan pengolahan data; seperti diketahui sistem komputer bekerja menggunakan dua metode pemrosesan yang saling berkaitan, yakni arithmatika dan logika. Artinya bahkan hanya untuk menampilkan sebuah string Hello world, sistem computer mengolahnya menggunakan operasi arithmatika dan logika.

II. Tinjauan Pustaka Seperti telah disebutkan sebelumnya, algoritma gerbang logika XOR disebutkan sebagai berikut: luaran bernilai 1, jika dan hanya jika jumlah bit masukan berkelipatan ganjil; sebaliknya bernilai 0 [2]. Berikut adalah simbol gerbang logika XOR dan komponen elektronika (dalam bentuk IC7486):

Gambar 1a. Simbol gerbang logika XOR untuk 2-masukan

Gambar 1b. (i) skematik IC7486 ; (ii) bentuk fisik IC7486

Dan berikut truth-table untuk 2-masukan, 3-masukan, dan 4-masukan; seperti telah diketahui jumlah kombinasi kemungkinan yang muncul untuk n-masukan adalah 2n. Misalkan ada 10masukan, berarti jumlah masukan kombinasi yang mungkin sebanyak 1024 baris. Tabel 1. 2-masukan

Gambar 2a. model pertama representasi gerbang logika XOR ; 2b. Model ke-2 representasi gerbang logika XOR

Baik gambar 2a. dan 2b. bernilai sama untuk merepresentasikan luaran dari gerbang logika untuk 2-masukan. Seperti diketahui, dengan menggunakan teknik peta Karnaugh (Karnaughmap) dapat menurunkan model-model persamaan gerbang logika. Misalkan saja, padanan dari XOR dapat diturunkan dari sejumlah gerbang logika AND, OR, dan NOT.

Model gerbang logika untuk gambar 2a. Dan 2b. tidak dapat digunakan untuk masukan selain 2-masukan. Tabel 2. 3-masukan

Gambar 3. Representasi gerbang logika XOR untuk 3-masukan Tabel 3. 4-masukan

III. Analisis Pembahasan Untuk membuktikan algoritma dan nilai truth-table dalam kesempatan ini digunakan JavaScript [3]. Sampling pengujian menggunakan data pada tabel 2. untuk 3-masukan. Skenarionya adalah dengan diasumsikan baris atas diposisikan Least Significant Bit (LSB) dan baris paling bawah sebagai Most Significant Bit (MSB), maka: Kolom A direpresentasikan sebagai DEC 240 (11110000)2 Kolom B direpresentasikan sebagai DEC 204 (11001100)2 Kolom C direpresentasikan sebagai DEC 170 (10101010)2 <script language=JavaScript> a=240; b=204; c=170; z=a^b^c; document.write(z); </script> Berdasar algoritma XOR [2] didapatkan nilai luaran DEC 150, dan direpresentasikan dalam bit sama dengan (10010110)2. Harus diingat untuk bit dengan panjang 8, 16, 32, bahkan 64 harus bernilai sama dengan nilai desimal. Oleh sebab itu, ditambahkan bit 0 didepan / posisi MSB bit tersebut. Tampilan jalannya aplikasi:

Gambar 5. Tampilan jalannya script program gerbang logika XOR

Turunan hasil gambar 3 dapat diuraikan sebagai berikut:

Hasilnya: (10010110)2, tak lain adalah DEC 150.

IV. Penutup Terdapat perbedaan untuk menurunkan sejumlah gerbang logika AND, OR, dan NOT untuk merepresentasikan gerbang logika XOR terhadap jumlah masukan berbeda; artinya 2masukan berbeda dengan 3-masukan demikian juga untuk 4-masukan. Untuk 4-masukan, dapat diturunkan sebagai berikut (me-refer kepada masukan tabel 3):

Gambar 6. Turunan model untuk 4-masukan

Fungsi Exclusive-OR

Y AB AB
Karena yang diberikan adalah fungsi Y, maka lebih mudah untuk mensintesa PUN. Tetapi Y bukan dari variabel komplemen saja, maka diperlukan inverter. Dari persamaan di atas diperoleh PUN seperti yang terlihat pada gambar 15(a). Dalam hal ini diperlukan dua buah inverter untuk menghasilkan variabel komplemen. Untuk PDN gunakan hukum DeMorgan untuk mendapatkan Y.

Y AB AB AB AB A B A B AB A B

Realisasi fungsi XOR dengan CMOS memerlukan 12 transistor, seperti yang terlihat pada gambar 15(b). Catatan: rangkaian XOR bukan rangkaian dual

Gambar 15. Realisasi fungsii XOR dengan CMOS (Inverter tidak disertakan)

Gambar 31. XOR dengan menggunakan PTL

Rangkaian XOR pada gambar 31 menggunakan 8 buah transistor, 4 transistor pada gerbang transmisi dan 4 transistor pada 2 inverter untuk mendapatkan komplemen A dan komplemen B.

Elemen dasar yang lain adalah gerbang exclusive OR (XOR) _ Digunakan untuk operasi aritmatika Fungsi XOR ditunjukkan dengan simbol _ _ Bentuk SOP, x1 _ x2 = x1x2 + x1x2 _ Keluaran akan 1 hanya jika inputnya berbeda

XOR 3-Variabel Bentuk kanonik SOP dari f(x1, x2, x3) = x1 _ x2 _ x3 Contoh Penggunaan XOR

 Rangkaian aritmatika penjumlah Parity generator enkripsi DES