Muhammad Yahya Syarofy

LAPORAN RESMI PRAKTIKUM
RANGKAIAN DIGITAL
Disusun Oleh :
Muhammad Yahya Syarofy
201910130311111
LABORATORIUM ELEKTRO
FAKULTAS TEKNIK
UNIVERSITAS MUHAMMADIYAH MALANG
2021
i
LEMBAR PERSETUJUAN
Telah diperiksa dan disetujui

Isi laporan ini
LAPORAN RESMI PRAKTIKUM

RANGKAIAN DIGITAL
FAKULTAS TEKNIK
Disusun oleh
Nama : Muhammad Yahya Syarofy
NIM : 201910130311111
Tgl Praktikum : 10 Desember 2020
Malang, 10 Desember 2020
Mengetahui, Menyetujui,
Kepala Laboratorium Koordinator Asisten
Elektro Praktikum
Dr. Ir. Ermanu Azizul Hakim, M.T Yusril Ilham Dizha Samsudi
ii
KATA PENGANTAR
Puji syukur kehadirat Allah SWT karena atas limpah rahmat, karunia dan
hidayah-Nya saya dapat menyelesaikan Laporan Praktikum “RANGKAIAN
DIGITAL”.
Sholawat dan Salam selalu kita haturkan kepada Nabi Besar Muhammad
SAW, yang telah memberikan petunjuk hingga akhir zaman untuk kita umatnya.
Dalam penyusunan laporan ini serta dalam proses penulisan serta
percobaannya, tentunya banyak kesulitan dan kendala yang saya alami namun itu
semua dapat teratasi dengan berbagai dukungan serta bimbingan dari pihak-pihak
lain terutama kepada saudara Yusril Ilham Dizha Samsudi selaku Asisten
Laboratorium yang telah banyak membantu Laporan Praktikum saya ini.
Demikian penyusunan laporan ini. Semoga dengan laporan ini dapat
berguna dan membantu dalam proses belajar mengajar serta dalam penilaian. Saya
menyadari bahwa laporan praktikum mikrokontroller yang saya buat ini masih
jauh dari kesempurnaan maka untuk itu saya sangat mengharapkan kritik dan
saran yang bersifat membangun khususnya dalam proses belajar mengajar. Akhir
kata saya mengucapkan terimakasih.
Malang, 10 Desember 2020
Penulis
iii
DAFTAR ISI
COVER ...........................................................................................................i
DAFTAR ISI...................................................................................................iv
DAFTAR GAMBAR......................................................................................x
DAFTAR TABEL...........................................................................................xiii
STANDAR OPERASIONAL PROSEDUR..................................................xiv
A. Pra Praktikum..................................................................................xiv
B. Pra Pelaksanaan Percobaan Praktikum ........................................xiv
C. Praktikum Berlangsung ..................................................................xv
D. Praktikum Berakhir ........................................................................xv
E. Pasca Praktikum...............................................................................xvi
F. Sanksi ................................................................................................xvi
G. Keselamatan Dan Kesehatan Kerja (K3) ......................................xvii
PENDAHULUAN
BAB 1 GERBANG DASAR DAN TAMBAHAN.........................................1

1.1 Tujuan.........................................................................................................1
1.2 Alat yang Digunakan .................................................................................1
1.3 Teori Penunjang .........................................................................................1
1.4 Langkah Percobaan ...................................................................................3
1.4.1 Praktikum Gerbang AND .............................................................3
1.4.2 Praktikum Gerbang OR .................................................................5
1.4.3 Praktikum Gerbang NOT .............................................................7
1.4.4 Praktikum Gerbang NAND ..........................................................8
1.4.5 Praktikum Gerbang NOR .............................................................10
1.4.6 Praktikum Gerbang XOR ..............................................................12
1.4.7 Praktikum Gerbang XNOR ..........................................................14
1.5 Data Hasil Percobaan..................................................................................16
1.5.1 Gerbang AND ...............................................................................16
1.5.2 Gerbang OR ...................................................................................16
iv
1.5.3 Gerbang NOT ................................................................................16
1.5.4 Gerbang NAND..............................................................................17
1.5.5 Gerbang NOR ................................................................................17
1.5.6 Gerbang XOR ...............................................................................17
1.5.7 Gerbang XNOR ............................................................................18
1.6 Analisa Data ...............................................................................................19
1.6.1 Gerbang AND ...............................................................................19
1.6.2 Gerbang OR ...................................................................................21
1.6.3 Gerbang NOT ................................................................................23
1.6.4 Gerbang NAND ............................................................................24
1.6.5 Gerbang NOR ................................................................................26
1.6.6 Gerbang XOR ................................................................................28
1.6.7 Gerbang XNOR .............................................................................29
1.7 Kesimpulan.................................................................................................31
1.7.1 Gerbang AND ...............................................................................31
1.7.2 Gerbang OR ...................................................................................31
1.7.3 Gerbang NOT ................................................................................31
1.7.4 Gerbang NAND .............................................................................31
1.7.5 Gerbang NOR.................................................................................31
1.7.6 Gerbang XOR.................................................................................31
1.7.7 Gerbang XNOR ............................................................................31
BAB 2 RANGKAIAN KOMBINASI ...........................................................32

2.1 Tujuan.........................................................................................................32
2.2 Alat yang Digunakan..................................................................................32
2.3 Langkah Percobaan ....................................................................................32
2.3.1 Kombinasi Gerbang AND - OR ....................................................32
2.3.2 Rangkaian Diagram Koneksi untuk IC 74LS00 ...........................34
2.3.3 Rangkaian Logika untuk IC 4077 ................................................34
2.3.4 Rangkaian Diagram Koneksi untuk IC 74LS08 ...........................34
2.3.5 Rangkaian Logika untuk IC 74LS32 ............................................35
v
2.3.6 Kombinasi Gerbang NAND – XNOR ..........................................36
2.4 Data Hasil Percobaan ................................................................................37
2.4.1 Gerbang AND OR .........................................................................37
2.4.2 Gerbang NAND-XNOR ................................................................37
2.5 Analisa Data ..............................................................................................38
2.5.1 Kombinasi Gerbang AND-OR .....................................................38
2.5.2 Kombinasi Gerbang NAND-XNOR ............................................40
2.6 Kesimpulan ...............................................................................................40
2.6.1 Kombinasi Gerbang AND-OR ......................................................42
2.6.2 Kombinasi Gerbang NAND-XNOR .............................................43
BAB 3 BCD TO 7 SEGMENT ......................................................................44

3.1 Tujuan.........................................................................................................44
3.3 Teori Penunjang ........................................................................................44
3.4 Gerbang Logika untuk IC 74LS48 ............................................................45
3.7 Analisa Data ...............................................................................................50
3.8 Kesimpulan ................................................................................................51
BAB 4 MULTIPLEKSER DIGITAL ..........................................................52

4.1 Tujuan .......................................................................................................52
4.2 Alat yang Digunakan ................................................................................52
4.3 Teori Penunjang ........................................................................................52
4.4 Gerbang Logika untuk IC 74LS157 .........................................................52
4.7 Analisa Data ..............................................................................................56
4.8 Kesimpulan ...............................................................................................57
vi
BAB 5 REGISTER ........................................................................................58
51 Tujuan .........................................................................................................58
5.3 Teori Penunjang .........................................................................................58
5.4 Gerbang Logika untuk IC 74LS157 dan IC 74LS164 ...............................59
5.5.1 Serial Input Paralel Output ....................................................................60
5.5.2 Paralel Input Paralel Output ...................................................................61
5.6 Data Hasil Percobaan..................................................................................63
5.7 Analisa Data ...............................................................................................64
5.7.1 SIPO ........................................................................................................64
5.7.2 PIPO .......................................................................................................65
5.8 Kesimpulan ................................................................................................66
5.8.1 SIPO .............................................................................................66
5.8.2 PIPO .............................................................................................67
BAB 6 DECODER .........................................................................................68

6.1 Tujuan ........................................................................................................68
6.2 Alat Yang Digunakan ................................................................................68
6.3 Teori Penunjang .........................................................................................68
6.4 Gerbang Logika untuk IC 74LS138, 74LS139, dan 4514 .........................68
6.5.1 Decoder 2 to 4 ........................................................................................70
6.7 Analisa Data ..............................................................................................73
6.7.1 Rangkaian Decoder 2 to 4 ......................................................................73
6.8 Kesimpulan.................................................................................................74
6.8.1 Rangkaian Decoder 2 to 4 ......................................................................74
vii
BAB 7 FLIP-FLOP ........................................................................................75
7.1 Tujuan .......................................................................................................75
7.3 Teori Penunjang .........................................................................................75
7.4 Diagram koneksi untuk IC 74LS73 ...........................................................76
7.5 Langkah Percobaan JK Flip-Flop...............................................................77
7.6 Langkah Percobaan RS Flip-Flop...............................................................79
7.7 Langkah Percobaan D Flip-Flop.................................................................80
7.8 Data Hasil Percobaan .................................................................................81
7.9 Analisa Data ...............................................................................................82
7.10 Kesimpulan...............................................................................................84
BAB 8 COMPARATOR.................................................................................85
8.1 Tujuan .......................................................................................................85
8.2 Alat yang Digunakan ................................................................................85
8.3 Teori Penunjang .........................................................................................85
8.4 Diagram Logika untuk IC 74LS688 .........................................................86
8.5 Prosedur Percobaan ..................................................................................86
8.7 Analisa Data ...............................................................................................89
8.8 Kesimpulan ................................................................................................90
BAB 9 FULL ADDER 4 BIT WITH CARRY .............................................91

9.1 Tujuan .......................................................................................................91
9.2 Alat-alat Yang Digunakan .........................................................................91
9.3 Teori Penunjang .........................................................................................91
9.4 Gerbang Logika untuk IC 74LS83 ............................................................92
9.5 Prosedur Percobaan ..................................................................................92
9.7 Analisa Data ...............................................................................................96
9.8 Kesimpulan ................................................................................................97
viii
PENUTUP.......................................................................................................98
Kritik dan Saran.............................................................................................102
DAFTAR PUSTAKA......................................................................................103
ix
DAFTAR GAMBAR
Gambar Tampilan Proteus Profesional 8.9............................................................xx

Gambar Langkah 1 New Project Wizard Start......................................................xxi
Gambar Langkah 2 New project Wizard Schematic Design ................................xxii
Gambar Langkah 3 New Project Wizard PCB Layout..........................................xxii
Gambar Langkah 4 New Project Wizard Firmware..............................................xxiii
Gambar Langkah 5 New Project Wizard Summary..............................................xxiii
Gambar Tampilan Project Simulasi ISIS Proteus.................................................xxiv
Gambar 1.1 Gerbang (a) OR, (b) AND, dan (c) Not...........................................1
Gambar 1.2 Gerbang (a) NOR, dan (b) NAND..................................................2
Gambar 1.3 Gerbang (a) XOR, dan (b) XNOR..................................................2
Gambar 1.4 Gerbang AND.................................................................................3
Gambar 1.5 Gerbang OR.....................................................................................5
Gambar 1.6 Gerbang NOT..................................................................................7
Gambar 1.7 Gerbang NAND...............................................................................8
Gambar 1.8 Gerbang NOR..................................................................................10
Gambar 1.9 Gerbang XOR..................................................................................12
Gambar 1.10 Gerbang XNOR.............................................................................14
Gambar 1.11 Simbol Gerbang AND...................................................................19
Gambar 1.12 Pensaklaran Gerbang AND...........................................................20
Gambar 1.13 Diagram Waktu AND....................................................................19
Gambar 1.14 Simbol Gerbang OR......................................................................21
Gambar 1.15 Pensaklaran Gerbang OR..............................................................22
Gambar 1.16 Diagram Waktu OR.......................................................................22
Gambar 1.17 Simbol Gerbang NOT...................................................................23
Gambar 1.18 Pensaklaran Gerbang NOT............................................................23
Gambar 1.19 Diagram Waktu NOT....................................................................23
Gambar 1.20 Simbol Gerbang NAND................................................................25
Gambar 1.21 Pensaklaran Gerbang NAND........................................................25
Gambar 1.22 Diagram Waktu NAND.................................................................25
x
Gambar 1.23 Simbol Gerbang NOR...................................................................26
Gambar 1.24 Pensaklaran Gerbang NOR...........................................................27
Gambar 1.25 Diagram Waktu NOR....................................................................27
Gambar 1.26 Simbol Gerbang XOR...................................................................28
Gambar 1.27 Pensaklaran Gerbang XOR...........................................................28
Gambar 1.28 Diagram Waktu XOR....................................................................28
Gambar 1.29 Simbol Gerbang XNOR................................................................29
Gambar 1.30 Pensaklaran Gerbang XNOR........................................................30
Gambar 1.31 Diagram Waktu XNOR.................................................................30
Gambar 2.1 Kombinasi Gerbang AND-OR........................................................32
Gambar 2.2 Diagram Koneksi IC 74LS00..........................................................34
Gambar 2.3 Rangkaian Logika IC 4077.............................................................34
Gambar 2.6 Kombinasi Gerbang NAND-XNOR...............................................36
Gambar 2.7 Diagram Waktu AND-OR...............................................................39
Gambar 2.8 Diagram Waktu NAND-XNOR......................................................41
Gambar 2.9 Kombinasi Gerbang AND-OR........................................................41
Gambar 2.10 Kombinasi Gerbang NAND-XNOR.............................................41
Gambar 3.1 Skema Rangkaian 7 Segment..........................................................44
Gambar 3.2 IC 74LS48.......................................................................................45
Gambar 3.3 Rangkaian BCD to 7 Segment........................................................46
Gambar 4.1 IC 74LS157.....................................................................................52
Gambar 4.2 Rangkaian Multiplekser..................................................................53
Gambar 4.3 Diagram Waktu Multiplekser..........................................................55
Gambar 5.1 IC 74LS157.....................................................................................59
Gambar 5.2 IC 74LS164.....................................................................................59
Gambar 5.3 Rangkaian SIPO 74LS164..............................................................60
Gambar 5.4 Rangkaian PIPO 74ALS574............................................................61
Gambar 6.1 IC 74 LS138....................................................................................68
Gambar 6.2 IC 74 LS139....................................................................................69
xi
Gambar 6.3 IC 4514............................................................................................69
Gambar 6.4 Rangkaian Decoder 2 to 4...............................................................70
Gambar 6.7 Diagram Waktu Decoder 2 to 4.......................................................73
Gambar 7.1 Skema Rangkaian JK flip-Flop.......................................................75
Gambar 7.2 Diagram Koneksi Flip-Flop............................................................76
Gambar 7.3 Rangkaian JK Flip-Flop..................................................................77
Gambar 7.4 Diagram Waktu JK Flip-Flop..........................................................83
Gambar 8.1 Diagram Logika IC 74LS688..........................................................86
Gambar 8.2 Rangkaian Comparator....................................................................87
Gambar 8.3 Diagram Waktu Comparator...........................................................89
Gambar 9.1 Gerbang Logika IC 74LG83...........................................................92
Gambar 9.2 Rangkaian Full Adder 4 Bit Dengan Carry In dan Out...................93
xii
DAFTAR TABEL
Tabel 1.1 Gerbang AND............................................................................................16
Tabel 1.2 Gerbang OR ..............................................................................................16
Tabel 1.3 Gerbang NOT ............................................................................................16
Tabel 1.4 Gerbang NAND ........................................................................................17
Tabel 1.5 Gerbang NOR ............................................................................................17
Tabel 1.6 Gerbang XOR ............................................................................................17
Tabel 1.7 Gerbang XNOR .........................................................................................18
Tabel 2.1 Rangkaian Kombinasi AND-OR................................................................37
Tabel 2.2 Rangkaian Kombinasi NAND-XNOR .......................................................37
Tabel 3.1 Rangkaian BCD to 7 Segment....................................................................48
Tabel 4.1 Rangkaian Multiplekser Digital..................................................................55
Tabel 5.1 Rangkaian SIPO ........................................................................................63
Tabel 5.2 Rangkaian PIPO.........................................................................................64
Tabel 6.1 Rangkaian Decoder 2 to 4 ........................................................................72
Tabel 7.1 Rangkaian JK Flip-flop ............................................................................82
Tabel 8.1 Rangkaian Komparator ..............................................................................84
Tabel 9.1 Rangkaian Full Adder 4 Bit Dengan Carry In dan Out...............................94
xiii
STANDAR OPERASIONAL PROSEDUR
LABORATORIUM TEKNIK ELEKTRO
A. PRA PRAKTIKUM
1. Ka Laboratorium bersama Ketua Prodi menetapkan daftar Mata

Praktikum yang akan dilaksanakan pada semester berjalan
2. Laboran atau Staf mengumumkan daftar Mata Praktikum dan
pengumuman lainnya via web lab-elektro.umm.ac.id
3. Staf / Laboran menerima pendaftaran calon praktikan yang
mengulang
4. Staf / Laboran mengumumkan daftar peserta Mata Praktikum
berdasarkan data peserta mata kuliah dan peserta mengulang di web lab-
elektro.umm.ac.id
5. Kepala lab dan wakil kepala lab menetapkan daftar Instruktur dan
Asisten Mata Praktikum dan diusulkan untuk ditetapkan SK Dekan
6. Ka. Lab mengundang Peserta Mata Praktikum untuk mengikuti
pertemuan persiapan dan pembagian jadwal peserta mengikuti praktikum
dan peraturan serta prosedur praktikum dan K3
7. Instruktur dan Asisten mengundang peserta Mata Praktikum untuk
mengikuti Ujian Pra Praktikum (Memberikan Tugas Pra Praktikum)
B. PRA PELAKSANAAN PERCOBAAN PRAKTIKUM
1. Asisten dan Praktikan hadir 15 menit sebelum dimulai jam

praktikum
2. Asisten mempersiapkan instrumen ukur serta modul praktikum dan
peralatan pendukung seperti kabel, jumper dan lain lain
3. Praktikan membaca petunjuk praktikum dan mempersiapkan
kebutuhan peralatan sebelum masuk ruang/lab
4. Asisten memberikan salam dan ucapan selamat datang dengan
senyum serta memberikan arahan kepada kelompok Praktikan tentang
xiv
prosedur pelaksanaan praktikum dan penjelasan daftar peralatan dan
modul
5. Asisten menunjuk peserta yang menjadi petugas pencatat,
melakukan pengukuran dan pembantu pelaksanaan
6. Asisten meminta kelompok Praktikum untuk membaca
doa/Basmalah sebelum dimulai pemasangan dan instalasi praktikum dan
dipandu oleh Asisten
C. PRAKTIKUM BERLANGSUNG
1. Asisten memberikan instruksi kepada kelompok praktikan

pemasangan atau instalasi modul dan mengawasi dan mengevaluasi
serta memeriksa hasil pemasangan dan memastikan kebenaran instalasi
2. Praktikan dan asisten saling menjaga kenyamanan dan
ketertiban praktikum sesuai tata tertib yang berlaku serta menjaga
keamanan perangkat lab selama pelaksanaan praktikum dari satu
percobaan ke percobaan berikutnya.
3. Asisten berhak menegur dan menindak praktikan apabila
ketahuan merusak, mengubah atau memindahkan perlengkapan lab
tanpa ijin.
4. Asisten melakukan penilaian dan pengawasan tiap praktikan
melakukan pengukuran selama percobaan.
5. Asisten dan kelompok praktikan mengakhiri praktikum dengan
membaca hamdallah dan mengucap salam serta meminta praktikan
untuk merapikan peralatan dan modul serta kursi dan membuang
sampah di sekitarnya.
D. PRAKTIKUM BERAKHIR
1. Praktikan meninggalkan ruangan dengan rapi

dan teratur.
2. Asisten Mengkondisikan ruangan kembali,
xv
a. Mengembalikan/mengatur kursi kembali.
b. Merapikan sampah yang ditemukan berserakan dalam
ruangan.
c. Mengembalikan peralatan dan modul ke Lemari Alat dan
Modul sesuai nama jenis
Mata Praktikum
d. Mengunci pintu
e. Mematikan lampu apabila tidak ada praktikum berikutnya.
3. Asisten menandatangani presensi kelompok dan memberikan
daftar penilaian kerja percobaan kelompok ke ruang administrasi
(Laboran).
4. Instruktur dan atau asisten melakukan evaluasi reguler praktikum
jika diperlukan.
E. PASCA PRAKTIKUM
1. Praktikan menyusun laporan semua percobaan

2. Praktikan melakukan asistensi laporan ke Asisten Praktikum min 4
kali
3. Setelah laporan praktikum ditandatangani oleh Asisten, Tiap
Praktikum menghadap Instruktur sesuai jadwal yang ditetapkan Instruktur
4. Instruktur menguji praktikum mengenai proses pelaksanaan
praktikum
5. Instruktur memberikan nilai akhir praktikan
6. Nilai akhir prakatikum diserahkan ke Lab untuk proses
administrasi
F. SANKSI
1. Keterlambatan asistensi pertama kali sanksi point 1

2. Tidak memenuhi minimal 4 kali asistensi sanksi point 2
3. Datang terlambat 15 menit dari waktu yang telah ditentukan sanksi
point 3
xvi
4. * Tidak mengikuti proses praktikum tanpa adanya konfirmasi
sanksi point 4
5. * Tidak mengikuti ujian koordinator tanpa adanya konfirmasi
sanksi point 5
6. Keterlambatan pengumpulan laporan resmi sanki point 6
7. * Tidak mengikuti ujian instruktur sesuai dengan jadwal yang
ditentukan instruktur sanksi point 7
8. Pemalsuan tanda tangan selama proses praktikum berlangsung
sanksi point 8
9. Merusakkan perlatan Lab. Teknik Elektro sanksi point 9
* Maksimal konfirmasi 2 x 24 jam sejak jadwal resmi diumumkan untuk
penggantian jadwal ujian
Point 1 Menulis materi modul bab 1
Point 2 Menulis materi modul bab 1-3 & Pengurangan Nilai
Point 3 Menulis materi 1 bab & Pengurangan Nilai
Point 4 Mengulang (tidak konfirmasi sesuai waktu yang telah ditentukan) atau
Pengurangan Nilai
Point 5 Mengulang (tidak konfirmasi sesuai waktu yang telah ditentukan) atau
Pengurangan Nilai
Point 6 Membeli buku berkaitan dengan bidang Teknik elektro

Point 7 Pengurangan Nilai Instruktur
Point 8 Mengulang Praktikum atau mendapat Nilai E
Point 9 Mengganti peralatan tersebut sesuai dengan spesifikasi atau mirip dan
memiliki fungsi yang sama
G. KESELAMATAN DAN KESEHATAN KERJA (K3)
1. Sebelum memulai praktikum, praktikan memahami tata tertib dan

keselamatan di Laboratorium
2. Mengetahui tempat dan cara penggunaan perlatan Laboratorium
3. Memperhatikan dan waspada terhadap tempat-tempat sumber
listrik ( stop kontak dan circuit breaker)
xvii
4. Praktikan harus memperhatikan dan menaati peringatan (warning)
yang biasa tertera pada badan perlatan praktikum maupun rambu
peringatan yang terdapat di ruangan
Laboratorium
5. Jika melihat ada kerusakan yang berpotensi menimbulkan bahaya,
segera laporkan ke asisten terkait atau dapat langsung melapor ke laboran.
6. Hindari daerah atau benda yang berpotensi menimbulkan bahaya
listrik ( sengatan listrik) secara tidak sengaja, missal seperti jala-jala kabel
yang terkelupas 7. Keringkan bagian tubuh yang basah, seperti keringat
atau sisa air wudhu
8. Selalu waspada terhadap bahaya listrik pada setiap aktifitas
praktikum.
9. Jika terjadi kecelakaan akibat bahaya listrik, berikut ini adalah hal-
hal yang harus diikuti praktikan:
a) Jangan panik
b) Matikan semua peralatan elektronik dan sumber listrik di
meja masing-masing dan di meja praktikum yang tersengat arus
listrik.
c) Bantu praktikan yang tersengat arus listrik untuk
melepaskan diri dari sumber listrik
d) Beritahukan dan minta bantuan kepada laboran, praktikan
lain dan orang di sekitar anda tentang terjadinya kecelakaan akibat
bahaya listrik.
10. Jangan membawa benda-benda mudah terbakar (korek api, gas, dll)
ke dalam ruangan laboratorium bila tidak disyaratkan dalam modul
praktikum.
11. Jangan melakukan sesuatu yang menimbulkan api, percikan api,
atau panas yang berlebihan.
12. Jangan melakukan sesuatu yang menimbulkan bahaya api atau
panas berlebih pada diri sendiri atau orang lain.
13. Selalu waspada terhadap bahaya api atau panas berlebih pada
setiap aktivitas di laboratorium.
xviii
14. Jika terjadi kecelakaan akibat bahaya listrik, berikut ini adalah hal-
hal yang harus diikuti praktikan:
a) Jangan panik
b) Matikan semua peralatan elektronik dan sumber listrik di
meja masing-masing.
c) Beritahukan dan minta bantuan laboran, praktikan lain dan
orang di sekitar anda tentang terjadinya bahaya api atau panas
berlebih
d) Menjauh dari ruang praktikum
15. Dilarang membawa benda tajam (pisau, gunting dan sejenisnya) ke
ruang praktikum bila tidak diperlukan untuk pelaksanaan percobaan
16. Dilarang memakai perhiasan dari logam misalnya cincin, kalung,
gelang, dll
17. Hindari daerah, benda atau logam yang memiliki bagian tajam dan
dapat melukai.
18. Tidak melakukan sesuatu yang dapat menimbulkan luka pada diri
sendiri atau orang lain.
xix
PENDAHULUAN
Proteus professional merupakan suatu software yang digunakan untuk

melakukan simulasi untuk perangkat elektronik oleh para penggiat atau
develop, mulai dari rangkaian yang paling sederhana hingga rangkaian yang
sangat kompleks. Dengan adanya software ini dapat memudahkan bagi para
desainer dalam melakukan simulasi rangkaian elektronik dengan desain
yang telah dirancang dan sangat membantu sekali dikarenakan dana
mengurangi kesalahan yang tidak diinginkan. Software ini memiliki banyak
kelebihan salah satunya yaitu mode simulasi yang pada software ini
tampilkan yaitu paket ISIS dimana terdapat banyak sekali komponen-
komponen elektronika baik komponen aktif maupun pasif. Selain itu juga
terdapat beberapa alat ukur seperti Voltmeter DC/ac, Amperemeter DC/ac,
osiloskop, function generator, dll. Dengan banyaknya kelebihan pada paket
ISIS sangat cocok digunakan untuk mendesain suatu sistem yang diinginkan
dan dapat mengurangi kesalahan yang tidak diinginkan sehingga menjadikan
software ini menjadi salah satu software terbaik bagi para desainer
khususnya dibidang elektronik.
Pada tampilan software proteus professional versi 8.9 dapat dilihat pada
gambar berikut :
xx
Gambar Tampilan Proteus Profesional 8.9
Proteus versi merupakan perbaikan dari versi sebelumnya dan tidak

mengubah dari fungsinya sehingga tetap mudah dalam penggunaannya. Pada
tampilan ini pengguna diharapkan untuk membuat projek terlebih dahulu
dengan cara masuk menu File + New Project (CTRL + N) sehingga akan
muncul Langkah-langkah sebagai berikut :
Gambar Langkah 1 New Project Wizard Start
Pada kotak dialog kali ini memberikan nama project yang diinginkan dan
menentukan alamat direktori yang diinginkan untuk menyimpan projext yang
telah dibuat.
xxi
Gambar Langkah 2 New Project Wizard Schematic
Design
Selanjutnya merupakan tampilan untuk menentukan ukuran template yang

diinginkan pada project yang dibuat.
Gambar Langkah 3 New Project Wizard PCB Layout
Pada kotak dialog diatas merupakan untuk membuat PCB dari

skematik yang telah dibuat pada project, sehingga pada praktikum ini dapat
diabaikan dengan memilih “Do not create a PCB layout”.
xxii
Gambar Langkah 4 New Project Wizard Firmware
Pada Langkah selanjutnya memilih firmware yang ingin dipakai atau

memilih perangkat mikokontroller yang diinginkan, dimana praktikum ini
menggunakan perangkat STM23F103C6 dengan Family Cortex-M3 sebagai
mikrokontroller yang akan dipakai.
Gambar Langkah 5 New Project Wizard Summary
xxiii
Pada proses selanjutnya maka akan muncul 2 centang yaitu pada
“Schematic dan Firmware” lalu dapa diklik pada tombol finish untuk
mengakhiri pembuatan project tersebut.
Gambar Tampilan Project Simulasi ISIS Proteus
Proses yang telah dibuat maka akan menghasilkan seperti tampilan pada
gambar diatas. Sehingga dapat langsung dilakukan melakukan percobaan
yang diinginkan.. Setelah pembuatan project selesai maka yang perlu
diperhatikan kegunaan pada menu bar yang dijelaskan pada gambar dibawah
ini :
xxiv
Memutar searah jarum jam
Selection Mode : untuk
memiliki komponen yang aka
dipakai Memutar berlawaan
Component Mode : arah jarum jam
Masuk ke Library
komponen X Mirror
Y Mirror
Terminal Mode : digunakan
untuk terminal pada
rangkaian (VCC, gnd, input,
output)
Generator Mode : Memilih

pembangkit pulsa
Virtual Instrumen Mode :

Memakai alat ukur yang
dibutuhkan
xxv
Gambar beserta keterangan diatas merupakan bagian-bagian yang
biasanya selalu terpakai jika digunakan untuk membuat simulasi suatu
rangkaian. Sedangkan pada gambar dibawah ini banyak digunakan untuk
melihat layer atau memindahkan posisi jika dalam posisi zoom dan melihat
component list yang dipakai.
Tampilan untuk seluruh layer dari skematik

Pick From Library : digunakan untuk
mengambil komponen pada library yang
telah disediakan dan dimasukkan kedalam
component list
xxvi
BA
B1
GERBANG DASAR DAN TAMBAHAN
1.1 Tujuan
 Mengenal macam-macam gerbang.

 Dapat menganalisa kerja dari gerbang-gerbang logika.
 Dapat membuat gerbang logika lain dari gerbang dasar yang telah ada.
1.2 Alat yang Digunakan
 Modul Rangkaian Logika #1.

 IC 74LS00, 74LS02, 74LS04, 74LS08, 74LS032, 74LS86, dan 74LS266.
1.3 Teori Penunjang
Komponen gerbang-gerbang logika yang merupakan dasar dari setiap

rangkaian elektronika digital. Diantara beberapa gerbang logika yang dikenal,
terdapat beberapa gerbang logika dasar, yang dalam penerapannya nanti bisa
dikembangkan menjadi gerbanggerbang logika yang lain. Gerbang dasar tersebut
adalah :
1. Gerbang OR
2. Gerbang AND
3. Gerbang NOT (Inventer)
4. Gerbang XOR
(a) (b) (c)

Gambar 1.1 Gerbang (a) OR, (b) AND, dan (c) NOT
1
Dari gerbang-gerbang logika tersebut dibentuk gerbang-gerbang logika lain,
misalnya NOR yaitu gabungan dari gerbang OR dan NOT, sedangkan gerbang
NAND adalah gabungan dari gerbang AND dan gerbang NOT dan seterusnya.
(a) (b)
Gambar 1.2 Gerbang (a) NOR, dan (b) NAND
Selain itu ada juga jenis gerbang logika yaitu Gerbang Logika Exclusive.
Gerbang Logika Exclusive hanya ada OR dan NOR. Simbol pada umumnya
seperti yang ada di bawah ini.
(a) (b)
Gambar1.3 Gerbang (a) XOR, dan (b) XNOR
2
1.4 Langkah Percobaan
1.4.1 Praktikum Gerbang AND
Gambar 1.4 Gerbang AND

Perhatikan gambar 1.4 di atas! Input gerbang AND terdiri dari 2 yaitu A
dan B serta 1 output Y. Indikator untuk input A menggunakan LED L1 dan
input B menggunakan LED L2 serta output Y menggunakan LED L3. Jika
LED menyala berarti logika ‘1’ dan bila padam berarti logika ‘0’.
3
Langkah-langkah yang harus dilakukan untuk melakukan praktikum ini
adalah :
1. Hubungkan catu daya dengan menancapkan konektor ke board dan
nyalakan catu daya nya!
2. Kemudian isilah tabel 1.1, dengan mengatur saklar input A dan B!
3. Kesimpulan apakah yang bisa anda tarik?
Tabel 1.1 Data Hasil Percobaan Gerbang AND

B A Y
0 0
0 1
1 0
1 1
4
1.4.2 Praktikum Gerbang OR
Gambar 1.5 Gerbang OR
Perhatikan gambar 1.5 di atas! Input gerbang OR terdiri dari 2 yaitu A

5
adalah :
6
1.4.3 Praktikum Gerbang NOT
Gambar 1.6 Gerbang NOT
Perhatikan gambar 1.6 di atas! Input gerbang NOT terdiri dari 1 yaitu A
serta 1 output Y. Indikator untuk input A menggunakan LED L1
menggunakan dan output Y menggunakan LED L3. Jika LED menyala berarti
logika ‘1’ dan bila padam berarti logika ‘0’.
adalah:
2. Kemudian isilah tabel 1.3, dengan mengatur saklar input A!
7
1.4.4 Praktikum Gerbang NAND
Gambar 1.7 Gerbang NAND
Perhatikan gambar 1.7 di atas! Input gerbang NAND terdiri dari 2 yaitu
A dan B serta 1 output Y. Indikator untuk input A menggunakan LED L1 dan
8
adalah :
9
1.4.5 Praktikum Gerbang NOR
Gambar 1.8 Gerbang NOR
Perhatikan gambar 1.8 di atas! Input gerbang NOR terdiri dari 2 yaitu
10
adalah :
Tabel 1.5 Data Hasil Percobaan Gerbang NOR
B A Y
0 0
0 1
1 0
1 1
11
1.4.6 Praktikum Gerbang XOR
Gambar 1.9 Gerbang XOR
Perhatikan gambar 1.9 di atas. Input gerbang XOR terdiri dari 2 yaitu A
12
adalah :
nyalakan catu dayanya!
Tabel 1.6 Data Hasil Percobaan Gerbang XOR

B A Y
0 0
0 1
1 0
1 1
13
1.4.7 Praktikum Gerbang XNOR
Gambar 1.10 Gerbang XNOR
Perhatikan gambar 1.10 di atas. Input gerbang XNOR terdiri dari 2 yaitu
14
adalah :
Tabel 1.7 Data Hasil Percobaan Gerbang XNOR

B A Y
0 0
0 1
1 0
1 1
15
1.5 Data Hasil Percobaan
1.5.1 Praktikum Gerbang AND
Tabel 1.1 Data Hasil Percobaan Gerbang AND
B A Y
0 0 0
0 1 0
1 0 0
1 1 1
1.5.2 Praktikum Gerbang OR
Tabel 1.2 Data Hasil Percobaan Gerbang OR
B A Y
0 0 0
0 1 1
1 0 1
1 1 1
1.5.3 Praktikum Gerbang NOT
Tabel 1.3 Data Hasil Percobaan Gerbang NOT
A Y
0 1
1 0
15
1.5.4 Praktikum Gerbang NAND
Tabel 1.4 Data Hasil Percobaan Gerbang NAND
B A Y
0 0 1
0 1 1
1 0 1
1 1 0
1.5.5 Praktikum Gerbang NOR
1.6 Data Hasil Percobaan Gerbang XOR
B A Y
0 0 1
0 1 0
1 0 0
1 1 0
1.5.6 Praktikum Gerbang XOR
1.6 Data Hasil Percobaan Gerbang XOR
B A Y
0 0 0
0 1 1
1 0 1
1 1 0
17
1.5.7 Praktikum Gerbang XNOR
Tabel 1.7 Data Hasil Percobaan Gerbang XNOR
B A Y
0 0 0
0 1 0
1 0 0
1 1 0
18
1.6 Analisa Data
1.6.1 Gerbang AND
Gerbang AND digunakan untuk menghasilkan logika 1 jika semua

masukan berlogika 1, jika tidak maka output yang dihasilkan akan berlogika 0.
Simbol dan tabel kebenaran dari gerbang logika AND dapat dilihat berikut ini.
Simbol gerbang AND

AND
Tabel kebenaran gerbang AND
Diagram waktu gerbang AND
19
Rangkaian saklar
Persamaan aljabar Boolean untuk sebuah gerbang AND ditulis:

Y = A.B
Dari percobaan di atas dapat dilihat jika inputan dari salah satu A/B
berlogika 0 atau tidak ada arus listrik maka output nya akan bernilai 0 juga. Jika di
perumpakan pada matematika yaitu 1 x 0 maka hasilnya akan 0 juga, namun jika 1
x 1 maka hasilnya akan 1. Berikut ini yaitu rangkaian gerbang AND dan beserta
dengan diagram waktu gerbang AND.
JURNAL TEKNOLOGI INFORMASI (JurTI)Volume 1, Nomor 1, Juli 2017

JURNAL INFORMATIKA UPGRIS Vol. 4, No. 2, (2018) P/E-ISSN: 2460-4801/2447-6645 170
Dessy Wulndari Asfary Putri – Gerbang Logika
20
1.6.2 Gerbang OR
Gerbang logika merupakan bentuk dasar sistem digital. Tegangan yang

digunakan dalam gerbang logika adalah TINGGI (HIGH) atau RENDAH (LOW).
Tegangan tinggi berarti 1, sedangkan tegangan rendah berarti 0. Pada dasarnya
rangkaian logika (digital) dibentuk dari berapa gabungan komponen elektronik
yang terdiri dari macam-macam gerbang (gate) dan rangkaian-rangkaian lainnya,
sehingga membentuk rangkaian elektronika yang bersifat rumit dan kompleks.
Gerbang OR mempunyai dua sinyal masukan atau lebih. Prinsip dasar dari
gerbang OR adalah rangkaian paralel dari dua atau lebih pensaklaran. Apabila
salah satu saklar dalam kondisi ON, maka arus listrik akan mengalir melalui
saklar yang kondisinya ON dan target keluaran akan aktif menyala. Artinya, jika
ada sinyal masukan yang tinggi (berlogika 1) maka sinyal keluaran akan tinggi.
Persamaan logika OR dimana A dan B merupakan variabel input logika, dan Y
sebagai variabel output Logika.
Persamaan aljabar Boolean untuk sebuah gerbang OR ditulis :

Y=A+B
Jadi pada hasil percobaan gerbang OR, yang seperti gerbang AND. Namun ketika
pada inputan sumber A bertegangan rendah atau 0 dan pada sumber B
bertegangan rendah atau 0 yang ditandai dengan LED biru, maka outputan yang
ditandai dengan LED merah akan bertegangan rendah atau 0. Lalu ketika salah
satu saja dari inputan sumber itu ada yang bertegangan tinggi atau 1, maka
outputan yang ditandai dengan LED merah akan bertegangan tinggi atau 1.
Simbol dan table kebenaran dari gerbang OR dapat dilihat berikut :
Simbol gerbang OR
21
Tabel kebenaran gerbang OR
Rangkaian saklar

Diagram waktu gerbang OR
22
1.6.3 Gerbang NOT

Logika NOT disebut juga dengan Inverter karena nilai logika outputnya
selalu berlawanan dengan nilai logika inputnya. Dalam arti kata jika nilai inputnya
berlogika 0, maka outputnya akan berlogika 1. Dan sebaliknya jika nilai inputnya
berlogika 1, maka outputnya akan berlogika 0.
Persamaan aljabar Boolean untuk sebuah gerbang NOT ditulis:

Y = 𝐴̅
Jadi pada hasil percobaan gerbang NOT, ketika pada inputan sumber
bertegangan tinggi atau 1 dan yang ditandai dengan LED biru, maka outputan
yang ditandai dengan LED merah akan bertegangan rendah atau 0. Lalu ketika
inputan sumber itu bertegangan rendah atau 0, maka outputan yang ditandai
dengan LED merah akan bertegangan tinggi atau 1. Berikut ini yaitu gambar dari
pensaklaran, symbol gerbang NOT, dan diagram waktu.
Simbol gerbang NOT

Diagram waktu gerbang NOT
23
1.6.4 Gerbang NAND

Gerbang NAND merupakan kombinasi dari gerbang AND dan gerbang

NOT. Gerbang NAND akan menghasilkan keluaran yang nilainya berkebalikan
dengan gerbang AND. Berdasarkan penjelasan tersebut, dapat disimpulkan bahwa
gerbang NAND merupakan kombinasi dari gerbang AND dan gerbang NOT yang
akan menghasilkan keluaran 0 jika seluruh masukan bernilai 1 (kebalikan dari
gerbang AND).
Persamaan aljabar Boolean untuk sebuah gerbang NAND ditulis :

Y = 𝐴̅ . 𝐵¯
Jadi pada hasil percobaan gerbang NAND, yang seperti gerbang AND.
Namun hasilnya keterbalikan dari gerbang AND ketika pada inputan sumber A
bertegangan rendah atau 0 dan pada sumber B bertegangan rendah atau 0 yang
ditandai dengan LED biru, maka outputan yang ditandai dengan LED merah akan
bertegangan TINGGI atau 1. Lalu ketika pada inputan sumber A bertegangan
tinggi atau 1 dan pada sumber B bertegangan tinggi atau 1 yang ditandai dengan
LED biru, maka outputan yang ditandai dengan LED merah akan bertegangan
rendah atau 01. Ketika salah satu saja dari inputan sumber itu ada yang
bertegangan tinggi atau 1, maka outputan yang ditandai dengan LED merah akan
bertegangan tinggi atau 1. Berikut ini yaitu gambar dari pensaklaran, symbol
gerbang NAND, dan diagram waktu.
24
Simbol gerbang NAND
Rangkaian saklar
Diagram waktu gerbang NAND

25
1.6.5 Gerbang NOR

Gerbang NOR merupakan kebalikan dari gerbang OR. Gerbang NOR akan
menghasilkan keluaran 0 jika salah satu masukan bernilai 1. Gerbang NOR hanya
akan menghasilkan keluaran 1 jika seluruh masukan bernilai 0. Widjarnaka (2006:
47) menjelaskan bahwa gerbang NOR merupakan gerbang kombinasional yang
terdiri dari gerbang OR dan gerbang NOT.
Persamaan aljabar Boolean untuk sebuah gerbang NOR ditulis:

Y = 𝐴̅ + 𝐵¯
Jadi pada hasil percobaan gerbang NOR, yang kebalikan dari gerbang OR.
Ketika inputan pada sumber A bertegangan rendah atau 0 dan pada sumber B
bertegangan rendah atau 0 yang ditandai dengan LED biru, maka outputan yang
ditandai dengan LED merah akan bertegangan tinggi atau 1. Lalu ketika salah satu
saja dari inputan sumber itu ada yang bertegangan tinggi atau 1, maka outputan
yang ditandai dengan LED merah akan bertegangan rendah atau 0. Berikut ini
yaitu gambar dari pensaklaran, symbol gerbang NOR, dan diagram waktu.
Simbol gerbang NOR
26
Diagram waktu
Rangkaian Saklar

27
1.6.6 Gerbang XOR

Persamaan aljabar Boolean untuk sebuah gerbang XOR ditulis
𝑌 = 𝐴 ⨁ 𝐵
Gerbang XOR akan menghasilkan keluaran 1 jika masukan bernilai
berbeda (0 dan 1 atau sebaliknya). Keluaran dari gerbang XOR merupakan
penjumlahan dari masukannya. Berikut ini yaitu gambar dari pensaklaran, symbol
gerbang XOR, dan diagram waktu.
Simbol gerbang XOR
Diagram waktu

28
1.6.7 Gerbang XNOR
Sama seperti Logika XOR, Logika XNOR merupakan logika kombinasi

yang pada dasarnya merupakan sebuah rangkaian logika yang terdiri atas
beberapa gerbang logika. Logika XNOR pada dasarnya merupakan Invers dari
Logika XOR. Sehingga konsep logika XNOR adalah jika nilai logika kedua
Inputnya sama, maka Outputnya akan berlogika 1, sebaliknya jika nilai logika
kedua inputnya berbeda, maka outputnya akan berlogika 0.Hubungan antara
output dan Input logika ditunjukkan melalui persamaan logika berikut ini :
𝑄 =𝐴̅.𝐵+𝐴.𝐵 ..... Persamaan Logika XNOR A dan B merupakan input

logika, dan Q sebagai output Logika.
Pada percobaan rangkaian gerbang XNOR ini akan menggunakan

beberapa komponen yaitu sumber tegangan 5 V 2 biji, saklar SPDT (NC) 2 biji,
Resistor dengan resistansi 1K Ohm 3 biji, Grounding 5 biji, LED biru 2 iji untuk
penanda inputan, LED merah 1 biji untuk penanda output, dan gerbang XNOR itu
sendiri yang berkode 74LS266.
Cara kerja gerbang XNOR adalah ketika input A berlogika 1 dan input B
berlogika 0 maka output akan berlogika 0 / tidak ada arus yang mengalir pada
output, apabila input A dan B berlogika 1 atau berlogika sama-sama berlogika 0
makan output akan berlogika 1 / arus mengalir melewati output karena perinsip
dasar gerbang XNOR adalah ketika input berlogika berbeda maka output akan
berlogika 0 apabila inputan berlogika sama maka output akan berlogika 1. Berikut
ini yaitu gambar dari pensaklaran, symbol gerbang XNOR, dan diagram waktu.
Simbol gerbang XNOR
29
Rangkaian saklar
Diagram
JURNAL TEKNOLOGI INFORMASI (JurTI)Volume waktu
1, Nomor 1, Juli 2017
JURNAL INFORMATIKA UPGRIS Vol. 4, No. 2, (2018) P/E-ISSN: 2460-4801/2447-
6645 170
30
1.7 Kesimpulan
Dari praktikum ini dapat di simpulkan bahwa:
[1] Pada gerbang AND, sinyal keluarannya merupakan hasil operasi perkalian
dari inputan logika.
[2] Pada Gerbang OR, Jika salah satu dari masukannya tinggi, maka sinyal
keluaran menjadi tinggi.
[3] Pada Gerbang NOT, Keadaan keluarannya selalu berlawanan dengan
keadaan masukan sehingga sering disebut gerbang pembalik (Inverter).
[4] Gerbang NAND mempunyai sifat terbalik dari gerbang AND, Semua
masukannya harus untuk menghasilkan keluaran yang rendah, selain itu
keluarannya adalah tinggi.
[5] Gerbang NOR (Not-OR) adalah kebalikan gerbang OR, Untuk
memperoleh keluaran tinggi dari gerbang ini semua masukan harus dalam
keadaan rendah.
[6] Gerbang EX-OR Keluaran akan tinggi jika masukan berbeda logikanya.
[7] Gerbang EX-NOR merupakan kebalikan dari gerbang EX-OR, Keluaran
akan tinggi jika masuknya berlogika sam
31
BAB 2
RANGKAIAN KOMBINASI
2.1 Tujuan
 Dapat menganalisa kerja dari gerbang-gerbang logika.

 Dapat membuat gerbang logika lain dari gerbang dasar yang telah ada.
2.2 Alat yang Digunakan :

 Kabel Penghubung.
 IC 74LS00, 4077, 74LS08, dan 74LS32.
2.3.1 Kombinasi Gerbang AND - OR
32
Gambar 2.1 Kombinasi Gerbang AND-OR
Buatlah rangkaian di atas menggunakan board 7 dan 8. Input A, B dan
C menggunakan saklar board 7 dan output Y menggunakan display LED
board 8. Input dan output ‘0’ ditunjukkan dengan LED yang padam dan ‘1’
ditunjukkan dengan LED yang nyala. Dan isilah tabel 2.1!
33
2.3.2 Rangkaian Diagram Koneksi untuk IC 74LS00
Gambar 2.2 Diagram Koneksi IC 74LS00

2.3.3 Rangkaian Logika untuk IC 4077
Gambar 2.3 Rangkaian Logika IC 4077
2.3.4 Rangkaian Diagram Koneksi untuk IC 74LS08
34
Gambar 2.4 Gambar Diagram Koneksi IC 74LS08
2.3.5 Rangkaian Logika untuk IC 74LS32
Gambar 2.5 Gambar Diagram Koneksi IC 74LS32
Tabel 2.1 Data Hasil Percobaan Rangkaian Kombinasi Gerbang

AND-OR
No C B A Y
1 0 0 0
2 0 0 1
3 0 1 0
4 0 1 1
5 1 0 0
6 1 0 1
7 1 1 0
8 1 1 1
35
2.3.6 Kombinasi Gerbang NAND – XNOR
Sama seperti 2.3.1, buatlah rangkaian di bawah ini dan isilah tabel 2.2!
Gambar 2.6 Kombinasi Gerbang NAND-XNOR

Tabel 2.2 Data Hasil Percobaan Rangkaian Kombinasi Gerbang NAND-
XNOR
No C B A Y
1 0 0 0
2 0 0 1
3 0 1 0
4 0 1 1
5 1 0 0
6 1 0 1
7 1 1 0
8 1 1 1
36
36
2.4.1 Kombinasi Gerbang AND – OR
Tabel 2.1 Data Hasil Percobaan Kombinasi gerbang AND-OR
No A B C Y
1 0 0 0 0
2 0 0 1 0
3 0 1 0 0
4 0 1 1 1
5 1 0 0 0
6 1 0 1 1
7 1 1 0 1
8 1 1 1 1
2.4.2 Kombinasi Gerbang AND – X NOR
Tabel 2.2 Data Hasil Percobaan Kombinasi gerbang AND-XNOR
No A B C Y
1 0 0 0 0
2 0 0 1 0
3 0 1 0 0
4 0 1 1 0
5 1 0 0 0
6 1 0 1 0
7 1 1 0 0
8 1 1 1 0
37
2.5 Analisa Data
2.5.1 Kombinasi Gerbang AND OR
Kombinasi gerbang AND dan OR akan menghasilkan output high, apabila

output dari gerbang AND dalam kondisi high bertemu dengan input gerbang
logika OR yang memiliki kondisi high pula. Output high tidak akan berlaku
apabila output dari gerbang logika AND memiliki kondisi low dan bertemu
dengan input dari gerbang logika OR yang memiliki kondisi low pula. pada
kombinasi gerbang logika AND dan OR terdapat rumus dri teorima aljbar boolean
yaitu Y = (A . B) + C , dengan A dan B merupakan input dari gerbang logika
AND sedangkan C merupakan input dari gerbang logika OR.
Pada percobaan kali ini membutuhkan beberapa komponen yaitu logicstate 3 biji,
Resistor beresistansi 1K Ohm 3 biji, grounding 3 biji, LED biru 3 biji penanda
input, LED merah 1 biji penanda output, 2 gerbang AND yang berkode 74L500
dan gerbang OR yang berkode 74LS.
Teorema Boolean dengan sejumlah rumus-rumus sangat membantu dalam

mendesain suatu rangkaian logika, khususnya dalam menyederhanakan persamaan
logika. Di bawah ini diberikan 17 rumus Boolean.
Theorema Konstanta
[1] X * 0 = 0
[2] X * 1 = X
[3] X + 0 = X
[4] X + 1 = 1
Theorema Perluasan
[5] X * X = X
[6] X + X = X
Theorema Komplemen
38
[7] X * X’ = 0
[8] X + X’ = 1
5.2
Theorama Multivariabel
[9] x + y = y + x (hukum Kommutativ)
[10] x * y = y * x (hukum Kommutativ)
[11] x+ (y+z) = (x+y) +z = x+y+z (Hukum associativ)
[12] x (yz) = (xy) z = xyz (Hukum associativ)
[13a] x (y+z) = xy + xz (Hukum Distributiv)
[13b] (w+x)(y+z) = wy + xy + wz + xz (Hukum Distributiv)
[14] x + xy = x (Hukum Absorsi)
[15] x + x'y = x + y (Hukum implementasi)
Uraian [14]
x + xy = x (1+y)
= x * 1 [6]
= x [2]
39
2.5.2 Kombinasi Gerbang NAND – XNOR
Kombinasi dua kali input pada gerbang NOR menghasilkan output yang
sama denga kombinasi dua ̅̅ buah gerbang NOR yang sesuai dengan aljabar
̅̅ ̅ ̅̅ ̅
boolean 𝑌=(𝐴 + 𝐵 + 𝐶̅)̅̅ + 0̅̅̅
Kombinasi dua kali input pada gerbang NOT dan satu input gerbang NOR
menghasilkan output yang sama dengan kombinasi dua gerbang NOT dan satu
̅
gerbang NOR yang sesuai dengan aljabar boolean 𝑌=𝐴̅ + 𝐵̅̅̅ .
Kombinasi tiga kali input pada gerbang NOT dan satu input pada gerbang
NOR akan menghasilakan output yang sama dengan kombinasi dua gerbang NOT
dan satu gerbang NOR kemudian satu gerbang NOT lagi akan sama dengan
gerbang NAND yang sesuai dengan aljabar boolean 𝑌̅=𝐴̅ + 𝐵̅.̅̅
Teorema Boolean dengan sejumlah rumus-rumus sangat membantu dalam
mendesain suatu rangkaian logika, khususnya dalam menyederhanakan persamaan
logika. Di bawah ini diberikan 17 rumus Boolean.
Theorema Konstanta
[1] X * 0 = 0
[2] X * 1 = X
[3] X + 0 = X
[4] X + 1 = 1
Theorema Perluasan
[5] X * X = X
[6] X + X = X
Theorema Komplemen
[7] X * X’ = 0
[8] X + X’ = 1
40
Theorama Multivariabel
40
[9] x + y = y + x (hukum Kommutativ)
[10] x * y = y * x (hukum Kommutativ)
[11] x+ (y+z) = (x+y) +z = x+y+z (Hukum associativ)
[12] x (yz) = (xy) z = xyz (Hukum associativ)
[13a] x (y+z) = xy + xz (Hukum Distributiv)
[13b] (w+x)(y+z) = wy + xy + wz + xz (Hukum Distributiv)
[14] x + xy = x (Hukum Absorsi)
[15] x + x'y = x + y (Hukum implementasi)
Uraian [14]
x + xy = x (1+y)
= x * 1 [6]
= x [2]
41
2.6 Kesimpulan
2.6.1 Kesimpulan Gerbang kombinasi AND OR

Dapat disimpulkan dari percobaan bahwa:
[1] Gerbang adalah komponen logika yang memiliki satu atau lebih dari satu
sinyal masukan tetapi hanya menghasilkan satu sinyal keluaran. Keluaran
dan masukannya merupakan sinyal digital dengan dua kondisi, yaitu
logika 1 dan logika 0.
[2] Rangkaian Logika Kombinasional adalah rangkaian logika digital tanpa
memori yang outputnya bisa kapan saja hanya bergantung pada kombinasi
inputnya.
[3] Sebagai contoh dapat dianalisa dari tabel 2.4.1 nomor 7 ketika logika yang
masuk dari titik C, B,A adalah 1, 1, 0 maka outputnya adalah 1. Saat input
A melewati gerbang AND1 dengan logika 0 bertemu input B dengan
logika 1 hasil pada gerbang AND1 adalah 0. Kemudian input dari B(1)
dan C(1) bertemu di gerbang AND2 menghasilkan output 1. Output dari
AND1 dan AND2 menjadi input dari gerbang OR dan outputnya menjadi
1.
[4] Teorema Boolean dengan sejumlah rumus-rumus sangat membantu dalam
mendesain suatu rangkaian logika, khususnya dalam menyederhanakan
persamaan logika.
42
2.6.2 Kesimpulan Gerbang kombinasi NAND XNOR
Dapat disimpulkan dari percobaan bahwa:
[1] Gerbang adalah komponen logika yang memiliki satu atau lebih dari satu
sinyal masukan tetapi hanya menghasilkan satu sinyal keluaran. Keluaran
dan masukannya merupakan sinyal digital dengan dua kondisi, yaitu
logika 1 dan logika 0.
[2] Rangkaian Logika Kombinasional adalah rangkaian logika digital tanpa
memori yang outputnya bisa kapan saja hanya bergantung pada kombinasi
inputnya.
[3] Sebagai contoh untuk membuktikan dapat dianalisa dari tabel 2.4.2 nomor
7 ketika logika yang masuk dari titik C, B, A adalah 1, 1, 0 maka
outputnya adalah 1. Saat input A melewati gerbang NAND1 dengan logika
0 bertemu input B dengan logika 1 hasil pada gerbang NAND1 adalah 1.
Kemudian input dari B(1) dan C(1) bertemu di gerbang NAND2
menghasilkan output 0. Output dari NAND1 dan NAND2 menjadi input
dari gerbang EX-NOR dan outputnya menjadi 0.
[4] Teorema Boolean dengan sejumlah rumus-rumus sangat membantu dalam
mendesain suatu rangkaian logika, khususnya dalam menyederhanakan
persamaan logika.
43
43
BAB 3
BCD TO 7 SEGMENT
3.1 Tujuan
 Mengenal bentuk bilangan dalam rangkaian logika.

 Mengetahui fungsi biner dan fungsi logika.

 IC 74LS48.
3.3 Teori Penunjang
Tampilan seven segment digunakan sebagai decoder dari bilangan Binary

Coded Decimal ( BCD ) ke 7 segment decoder. Untuk masukan ada 4 bit dan
keluarannya ada 7 bit yang ada pada tampilan 7 segment. Tampilan 7 segment
adalah komponen elekronika yang dapat menampilkan angka dari 0 sampai 9, bisa
menggunakan satu 7 segment atau dua 7 segment yang disesuaikan dengan berapa
karakter yang akan ditampilkan. Ada dua jenis tipe dari penampil 7 segment ini,
ada yang 7 segment dengan common anoda dan 7 segment dengan common
katoda. Pada common anoda akan aktif jika mendapat input low atau logika 0
sedangkan pada commono katoda akan aktif jika mendapat input high atau logika
1.
Gambar 3.1 Skema Rangkaian 7 Segment
44
3.4 Gerbang Logika untuk IC 74LS48
Gambar 3.3 IC 74LS48
45
Gambar 3.4 Rangkaian BCD to 7 Segment

Perhatikan gambar 3.2 di atas! Input BCD To 7 Segment terdiri dari 4 yaitu
A, B, C dan D serta output a,b,c,d,e,f . Semua indikator untuk input menggunakan
LED
46
dan output menggunakan 7 Segment. Jika LED menyala berarti logika ‘1’ dan bila
padam berarti logika
‘0’.
adalah :
1. Hubungkan catu daya dengan menancapkan konektor ke board dan nyalakan
catu daya nya!
2. Kemudian isilah tabel 3.1!
Tabel 3.1 Data Hasil Percobaan Rangkaian BCD to 7 Segment
L B R D C B A DISP
T I B LAY
I
0 1 1 X X X X
1 0 1 X X X X
1 1 0 X X X X
1 1 1 0 0 0 0
1 1 1 0 0 0 1
1 1 1 0 0 1 0
1 1 1 0 0 1 1
1 1 1 0 1 0 0
1 1 1 0 1 0 1
1 1 1 0 1 1 0
1 1 1 0 1 1 1
1 1 1 1 0 0 0
1 1 1 1 0 0 1
47
1 1 1 1 0 1 0
1 1 1 1 0 1 1
1 1 1 1 1 0 0
1 1 1 1 1 0 1
1 1 1 1 1 1 0
1 1 1 1 1 1 1
47
Tabel 3.1 Data Hasil Percobaan BCD to 7 segment
LT BI RBI A B C D Display
0 1 1 X X X X
1 0 1 X X X X
1 1 0 X X X X
1 1 1 0 0 0 0
1 1 1 0 0 0 1
1 1 1 0 0 1 0
1 1 1 0 0 1 1
1 1 1 0 1 0 0
47
1 1 1 0 1 0 1
1 1 1 0 1 1 0
1 1 1 0 1 1 1
1 1 1 1 0 0 0
1 1 1 1 0 0 1
1 1 1 1 0 1 0
1 1 1 1 0 1 1
1 1 1 1 1 0 0
1 1 1 1 1 0 1
1 1 1 1 1 1 0
1 1 1 1 1 1 1
49
3.7 Analisa Data
Dekoder BCD ke 7 segment jenis TTL adalah rangkaian yang berfungsi
untuk mengubah kode bilangan biner BCD (Binary Coded Decimal) menjadi data
tampilan untuk penampil/display 7 segment yang bekerja pada tegangan TTL (+5
volt DC). Dekoder BCD ke 7 segmen yang digunakan adalah jenis TTL. Dekoder
BCD ke 7 segmen jenis TTL ada beberapa macam diantaranya keluarga IC TTL
7447 dan keluarga IC TTL 7448. Kedua IC TTL tersebut memiliki fungsi yang
sama namun peruntukannya berbeda IC 7447 digunakan untuk driver 7 segment
common anoda sedangkan IC 7448 digunakan untuk driver dispaly 7 segment
common cathode. IC dekoder BCD ke 7 segment sering juga dikenal sebagai
driver display 7 segment karena selalu digunakan untuk memberikan driver
sumber tegangan ke penampil 7 segment.
Konfigurasi Pin IC Dekoder BCD Ke 7 Segmen 7447 Dan 7448 Jalur
input data BCD, pin input ini terdiri dari 4 line input yang mewakili 4 bit data
BCD dengan sebutan jalur input A, B, C dan D. Jalur ouput 7 segmen, pin output
ini berfungsi untuk mendistribusikan data pengkodean ke penampil 7 segmen. Pin
output dekoder BCD ke 7 segmen ini ada 7 pin yang masing-masing diberi nama
a, b, c, d, e, f dan g. Jalur LT (Lamp Test) yang berfunsi untuk menyalakan semua
led pada penampil 7 segmen, jalur LT akan aktif pad saat diberikan logika LOW
pad jalut LT tersebut. Jalur RBI (Riple Blanking Input) yang berfungsi untuk
menahan sinyal input (disable input), jalur RBI akan aktif bila diberikan logika
LOW. Jalur RBO (Riple blanking Output) yang berfungsi untuk menahan data
output ke penampil 7 segmen (disable output), jalur RBO ini akan aktif pada sat
diberikan logika LOW. Dalam aplikasi decoder, ketiga jalur kontorl (LT, RBI dan
RBO) harus diberikan logika HIGH dengan tujuan data input BCD dapat masuk
dan penampil 7 segmen dapat menerima data tampilan sesuai data BCD yang
diberikan pada jalur input.

50
3.8 Kesimpulan
Dari analisa data percobaan ini dapat disimpulkan bahwa:
[1] Seven Segment Display pada umumnya dipakai pada Jam Digital,

Kalkulator, Penghitung atau Counter Digital, Multimeter Digital dan juga
Panel Display.
[2] Seven Segment Display (7 Segment Display) adalah komponen
Elektronika yang dapat menampilkan angka desimal melalui kombinasi-
kombinasi segmennya.
[3] Fungsi daripada Blok Driver adalah untuk memberikan arus listrik yang
cukup kepada Segmen/Elemen LED untuk menyala.
[4] jalur input data BCD, pin input ini terdiri dari 4 line input yang mewakili 4
bit data BCD dengan sebutan jalur input A, B, C dan D.
[5] Jalur ouput 7 segmen, yang mana pin output ini berfungsi untuk
mendistribusikan data pengkodean ke penampil 7 segmen. Pin output
dekoder BCD ke 7 segmen ini ada 7 pin yang masing-masing diberi nama
a, b, c, d, e, f dan g.
[6] Jalur LT (Lamp Test) yang berfungsi untuk menyalakan semua LED pada
penampil 7 segmen, jalur LT akan aktif pad saat diberikan logika LOW
pad jalut LT tersebut.
[7] Jalur RBI (Riple Blanking Input) yang berfungsi untuk menahan sinyal
input (disable input), jalur RBI akan aktif bila diberikan logika LOW.
51
51
BAB 4
MULTIPLEKSER DIGITAL
4.1 Tujuan
 Dapat menganalisa cara kerja Multiplekser.

 Dapat mengoprasikan Multiplekser.
 Dapat mendaya gunakan Multiplekser untuk fungsi lain.

 IC 74LS157.
4.3 Teori Penunjang
Dalam suatu rangkaian logika multiplekser berfungsi sebagai semacam

pemilih data, yaitu untuk memilih salah satu dari 2N masukan sesuai dengan kode
yang diberikan, dan melewatkan ke keluaran.
52
Gambar 4.2. Rangkaian Multiplekser
Perhatikan gambar 4.1 di atas! Input multiplekser terdiri dari 2 kelompok

yaitu A dan B serta output Y. Input A terdiri dari 1A, 2A, 3A, dan 4A sedangkan
53
input B terdiri dari 1B, 2B, 3B, 4B. Untuk output Y terdiri dari 1Y, 2Y, 3Y dan
4Y.
53
Indikator untuk input A dan menggunakan LED serta output Y menggunakan
LED juga. Jika LED menyala berarti logika ‘1’ dan bila padam berarti logika ‘0’.
adalah :
catu dayanya!
Tabel 4.1 Data Hasil Percobaan Rangkaian Multiplekser Digital
1A 2A 3A 4A 1B 2B 3B 4B -A/B G 1Y 2Y 3Y 4Y
1 0 1 0 0 1 0 1 0 1
1 0 1 0 0 1 0 1 1 1
0 1 0 1 1 0 1 0 0 0
0 1 0 1 1 0 1 0 1 0
0 0 0 0 1 1 1 1 0 0
0 0 0 0 1 1 1 1 1 0
54
Tabel 4.1 Data Hasil Percobaan Multiplexer Digital
1A 2A 3A 4A 1B 2B 3B 4B - G 1Y 2Y 3Y 4Y
A/B
1 0 1 0 0 1 0 1 0 1 0 0 0 0
1 0 1 0 0 1 0 1 1 1 0 0 0 0
0 1 0 1 1 0 1 0 0 0 0 1 0 1
0 1 0 1 1 0 1 0 1 0 1 0 1 0
0 0 0 0 1 1 1 1 0 0 0 0 0 0
0 0 0 0 1 1 1 1 1 0 1 1 1 1
Diagram waktu
54
54
4.7 Analisa Data
Multiplexer sering disebut MUX, merupakan rangkaian yang berfungsi

memilih data (data selector) yang ada pada masukanya (I ), untuk disalurkan ke
keluaranya (Y ) dengan bantuan sinyal pemilih atau sinyal kontrol (S).
Multiplexer pada dasarnya adalah rangkaian berbentuk AND-OR atau

SOP. Berdasarkan tabel kebenaranya. Pada percobaan kali ini kita menggunakan
komponen IC 74ls157 atau IC multiplexer yang berfungsi sebagai selector atau
memilih data yang input yang ditentukan oleh selector atau yang tertera pada
komponen yaitu -A/B dan E/G.
56
4.8 Kesimpulan
Dari percobaan yang telah dilakukan, dapat disimpulkan bahwa:
1. Multiplexer dapat didefinisikan sebagai suatu rangkaian logika yang

dapat menerima beberapa saluran data input yang terdiri dari 1
bit/lebih secara paralel dan pada outputnya hanya dilewatkan salah satu
saluran data yang terpilih.
2. Saluran data input yang terpilih dikontrol oleh beberapa saluran
control yang sering disebut sebagai saluran pemilih (input select)
3. Multiplexer memiliki berbagai bagian, yaitu Terminal Input, Terminal
Output, Terminal Pengendali,
4. Pada Multplexer Digiral ini saluran A/B dan saluran G atau E
merupakan saluran yang berfungsi untuk memilih output mana yang
ingin dipilih dan saklar G berfungsi untuk menampilkan keluaran
inputan dari saklar A dan B.
57
57
BAB 5
REGISTER
5.1 Tujuan
 Mempelajari dan menyelidiki sifat-sifat Shift Register.

 Mengetahui fungsi Register Seri dan Pararel.
 Dapat mengoperasikan dan merangkai Register.

 IC 74LS157 dan 74LS164.
5.3 Teori Penunjang
Register adalah salah satu dari bentuk rangkaian logika yang merupakan
penggabungan dari beberapa Flip-Flop. Ada beberapa macam jenis register yang
dibedakan dari jenis Input Outputnya antara lain:
a) Serial Input Pararel Output (SIPO)
b) Pararel Input Pararel Output (PIPO)
Sistem ini bisa dibuat dari semua jenis Flip-Flop yang telah dipraktekkan
sebelumnya. Pembacaan output register adalah berdasarkan pergeseeran dari
switch yang ditekan, sedangkan logika pergeserannya berdasarkan dari inputan
awal yang dimasukkan. Disini perlu dipahami istilah-istilah MSB (Bit yang paling
berpengaruh) dan LSB (Bit tidak berpengaruh).
58
5.4 Gerbang Logika untuk IC 74LS157 dan IC 74LS164
59
5.5.1 Serial Input Paralel Output
Gambar 5.3 SIPO menggunakan D-Flip Flop
Perhatikan gambar 5.2 di atas! Input SIPO terdiri dari 1 ENABLE, 1

DATA, 1 CLK dan 1 MR (Master Reset) sedangkan outputnya terdiri dari 8
Q0 - Q7. Rangkaian tambahan berupa monostable multivibrator 555 yang
berfungsi sebagai pembangkit sinyal CLK dimana CLK bersifat rising edge.
Semua indikator menggunakan LED. Jika
adalah :
3. CLK : ON berarti tekan tombol push button CLOCK kemudian lepas!
60
Tabel 5.1 Data Hasil Percobaan Rangkaian SIPO
CLK DATA Q0 Q1 Q2 Q3 Q4
X X
1 X
0 ON
1 ON
0 ON
1 ON
0 ON
1 ON
0 ON
1 ON
5.5.2 Paralel Input Paralel Output
Gambar 5.4 Rangkaian PIPO menggunakan D-Flip-Flop
Perhatikan gambar 5.1 di atas! Semua indikator menggunakan LED.

Jika LED menyala berarti logika ‘1’ dan bila padam berarti logika ‘0’.
adalah :
catu dayanya!
2. Kemudian lakukan percobaan berikut, dengan mengatur saklar dipswitch-nya
lalu isi tabel 5.1!
3. CLK ON berarti tombol push button CLOCK ditekan kemudian dilepas!
61
4. Pada baris ke-2 dari tabel di atas, bagaimanakah kondisi dari D0 - D7 dan D0’
- D7’ dan seterusnya sampai baris ke -6.
Tabel 5.2 Data Hasil Percobaan Rangkaian PIPO
6.
Instruksi
CLK DATA
I0 I1 I2 I3 I4
X X X X X X
0 0 0 0 0 ON
1 1 1 1 1 ON
0 1 0 1 0 ON
1 0 1 0 1 ON
0 0 0 0 1 ON
62
5.6.1 Praktikum SIPO
Tabel 5.1 Data Hasil Percobaan Rangkaian SIPO
CLK DATA Q0 Q1 Q2 Q3 Q4
X X 0 0 0 0 0
1 X 0 0 0 0 0
0 ON 0 0 0 0 0
1 ON 1 0 0 0 0
0 ON 1 0 0 0 0
1 ON 1 1 0 0 0
0 ON 1 1 0 0 0
1 ON 1 1 1 0 0
0 ON 1 1 1 0 0
1 ON 1 1 1 1 0
5.6.2 Praktikum PIPO
Tabel 5.2 Data Hasil Percobaan Rangkaian PIPO
I0 I1 I2 I3 I4 CLK DATA
X X X X X X 00000
0 0 0 0 0 ON 00000
1 1 1 1 1 ON 11111
0 1 0 1 0 ON 01010
1 0 1 0 1 ON 10101
0 0 0 0 1 ON 00001
62
62
5.7 Analisa Data
5.7.1 Analisa Data SIPO
Dari jenis register ini, bit-bit data dimasukan secara serial sama artinya
sama dengan SISO. Perbedaanya adalah cara dimana bit-bit data dipindahkan dari
register. Sekali data disimpan, setiap bit muncul pada masing-masing baris
keluarannya, dan semua bit-bitnya mampu secara simultan. Sebuah susunan
empat-bit register SIPO diperlihatkan di bawah ini.
Pada percobaan kali ini kita menggunakan komponen yang disebut DTFF atau
IC register yang berfungsi sebagai penyimpan data dan register juga dapat
menggeser (shift) dari kiri ke kanan dan dari kanan ke kiri. Dari percobaan ini
bisa dilihat jika ada data yang masuk tanpa mentrigger clock secara berkali –
kali maka output Q1, Q2, Q3, Q4 akan bernilai 0 dikarenakan input data hanya
tunggal dan disambungkan secara seri.
64
JENIS-JENIS REGISTER EKO SARIYANTO DAN SITI KHOLIFAH JURUSAN FISIKA FAKULTAS
MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS LAMPUNG
64
5.7.2 Analisa Data PIPO
Untuk register Parallel In – Parallel Out, semua bit-bit data muncuk pada
keluaran-keluaran paralel secara mendadak mengikuti masukan yang simultan
dari bit-bit data.
Masukan-masukan D dan keluaran Q adalah paralel. Sekali register di-

clock, semua data di D input muncul pada keluaran Q yang berhubungan secara
simultan. Pada percobaan diatas bis akita lihat jika data dirangkai secara parallel
maka output nya akan berbeda dengan yang lainya, tinggal kita mengatur clock
nya secara beraturan maka akan muncul outputnya.
JENIS-JENIS REGISTER EKO SARIYANTO DAN SITI KHOLIFAH JURUSAN FISIKA FAKULTAS
MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS LAMPUNG
65
5.8 Kesimpulan
5.8.1 Rangkaian Serial Input Paralel Output (SIPO)
Dari percobaan yang telah dilakukan, dapat disimpulkan bahwa :
1. Setiap flip-flop menyimpan sebuah bit data. Sehingga untuk

menyimpan data n-bit, diperlukan n buah flip-flop yang disusun
sedemikian rupa dalam bentuk register.
2. SIPO adalah register geser dengan masukan data secara serial dan
keluaran data secara parelel. SIPO merupakan masukan yang berurutan
dan keluaran serentak karena SIPO merupakan register yang inputnya
dimasukkan secara berurutan dan hasil ouputnya menghasilkan output
yang serentak dengan masukan yang sebelumnya
3. Cara kerja dari Serial Input Paralel Output (SIPO) adalah dengan
masukan-masukan data secara deret akan dikeluarkan oleh D-FF
setelah masukan denyut lonceng dari 0 ke 1.
4. Keluaran data/informasi serial akan dapat dibaca secara paralel setelah
diberikan satu komando (Read Out). Bila dijalan masuk Read Out
diberi logika 0, maka semua keluaran AND adalah 0 dan bila Read Out
diberi logika 1, maka pintu-pintu AND menghubung langsungkan
sinyal-sinyal yang ada di Q masing-masing flip-flop.
66
5.8.2 Kesimpulan PIPO
Dapat disimpulkan bahwa:
[1] Dapat di analisa bahwa, Gerbang Logika atau Logic Gate adalah dasar
pembentuk Sistem Elektronika Digital yang berfungsi untuk mengubah
satu atau beberapa Input (masukan) menjadi sebuah sinyal Output
(Keluaran) Logis.
[2] Dengan CLK ON, tiap data diberikan I0, I1, I2, I3, dan I4. Kemudian pada
LOGICPROBE pada tiap DTFF yang dihubungkan ke Q akan menghasil
nilai yang sesuai dengan inputan. Semisal dari hasil percobaan inputnya
1,1,1,1,1 maka hasil nya juga 1,1,1,1,1.
[3] IC 74LS157 adalah Quad 2-Input Multiplexer yang dibuat dengan proses
dioda penghalang Schottky untuk kecepatan tinggi.
[4] Penggunaan umum 74LS157 adalah pemindahan data dari dua kelompok
register ke empat bus output umum.
67
BAB 6
DECODER
6.1 Tujuan
 Dapat menganalisa cara kerja Decoder.

 Dapat mendaya-gunakan decoder untuk fungsi yang lain.
6.2 Alat Yang Digunakan

 IC 74LS138, 74LS139, dan 4514.
6.3 Teori Penunjang
Decoder secara sepintas dapat dilihat sebagai suatu blok yang mempunyai sedikit
masukan dengan banyak keluaran.
Secara umum suatu decoder mempunyai pin masukan sebanyak N buah, dan
mempunyai 2N buah keluaran. Pin-pin masukan tersebut digunakan untuk
memberi kode dari pin keluaran.
6.4 Gerbang Logika untuk IC 74LS138, 74LS139, dan 4514
68
Gambar 6.3 IC 4514
69
6.5.1 Decoder 2 to 4
Gambar 6.4 Rangkian Decoder 2 to 4

Perhatikan gambar 6.1. di atas! Input Decoder 2 To 4 terdiri dari 2
yaitu A dan B serta enable E. Semua indikator untuk input menggunakan
LED dan output menggunakan LED juga. Jika LED menyala berarti logika
‘1’ dan bila padam berarti logika ‘0’.
adalah :
70
Tabel 6.1 Data Hasil Percobaan Rangkaian Decoder 2 to 4
-E B A Y Y Y1 Y0
3 2
1 X X
0 0 0
0 0 1
0 1 0
0 1 1
71
6.7.1 praktikum Decoder 2 to 4
Tabel 6.1 Data Hasil Percobaan Rangkaian Decoder 2 to 4
-E B A Y3 Y2 Y1 Y0
1 X X 1 1 1 1
0 0 0 1 1 1 0
0 0 1 1 1 0 1
0 1 0 0 0 1 1
0 1 1 0 1 1 1
71
71
6.7 Analisa Data
Decoder adalah sirkuit digital yang kehadiran kombinasi bit tertentu

(code) pada input dan menunjukkan adanya kode yang oleh tingkat output
tertentu. dalam bentuk umum, decoder memiliki jalur input n untuk menangani n
bit dan dari satu ke 2 line output untuk menunjukkan adanya kombinasi satu atau
lebih n-bit. di bagian ini, beberapa decoder diperkenalkan. prinsip-prinsip dasar
dapat diperluas untuk jenis lain dari decoder.
Setelah menyelesaikan bagian ini, Anda harus dapat: Menentukan decoder

Merancang sirkuit logika untuk memecahkan kode kombinasi dari bit
Menggambarkan 74HC154 biner decoder to-desimal Memperluas decoder untuk
mengakomodasi jumlah bit yang lebih besar di kode Menggambarkan 74LS47
BCD-to-7-segmen-decoder Diskusikan nol penekanan pada layar 7-segmen
Berlaku decoder untuk aplikasi khusus.
6.7 Diagram waktu Decoder 2

to 4
73
6.8 Kesimpulan
Dari percobaan yang telah dilakukan dapat disimpulkan bahwa :
1. Decoder adalah rangkaian kombinasi yang memiliki jalur input ‘n’ dan
maksimum jalur output. Salah satu dari output ini akan menjadi "Aktif
Tinggi" berdasarkan kombinasi dari input yang ada ketika decoder
diaktifkan.
2. Decoder adalah rangkaian yang mengubah kode menjadi satu set sinyal.
3. Dalam proyek elektronika digital, decoder memiliki peran yang cukup
penting karena decoder adalah salah satu teknik transfer data dari satu
bentuk ke bentuk lainnya.
4. Pada rangkaian decoder, hanya ada satu saluran yang aktif melalui
kombinasi masukannya atau inputannya
74
74
BAB 7
FLIP-FLOP
7.1 Tujuan
 Mengenal dan mempelajari sifat-sifat dari rangkaian Flip-Flop.

 Dapat menganalisa cara kerja Flip-Flop.
 Dapat mendayagunakan Flip-Flop.
 Modul Rangkaian Logika #1.

 IC 74LS73.
7.3 Teori Penunjang
Flip-Flop adalah rangkaian dari komponen digital yang mempunyai 2 jalur output
yang berlawanan kondidi keluarannya. Sedangkan input yang dimasukkan dapat
bervariasi. Ide dasar dari Flip-Flop ini adalah rangkaian dari beberapa gerbang
NAND yang dihubungkan sedemikian hingga mempunyai kriteria Flip-Flop
seperti tersebut diatas.
Gambar 7.1 Skema Rangkaian JK Flip-Flop
75
7.4 Diagram koneksi untuk IC 74LS73
Gambar 7.2 Diagram koneksi flip flop
76
7.5 Langkah Percobaan JK Flip-Flop
Gambar 7.3 Rangkaian JK Flip-Flop
Perhatikan gambar 7.2 di atas! JK Flip-Flop menggunakan IC 74LS73. Input

terdiri dari J, K dan CLOCK serta output Q DAN - Q. Semua indikator untuk
input dan output menggunakan LED. Untuk input CLOCK menggunakan
monostable multivibrator agar terjadi keadaan pasti pada saat rising edge.. Jika
adalah :
catu dayanya!
77
3. CLK ON : Tombol CLOCK ditekan kemudian dilepas!
Tabel 7.1 Data Hasil Percobaan Rangkaian JK Flip-Flop
RST J K CLK Q -Q
0 X X X
1 0 0 ON
1 0 1 ON
1 1 0 ON
1 1 1 ON
78
7.6 Langkah Percobaan RS Flip-Flop
Gambar 7.4 Rangkaian RS Flip-Flop

adalah :
1. Hubungkan komponen IC 74HC74 dengan Logic State (sebagai input)
dan Logic Probe/LED (sebagai output)
Tabel 7.2 Data Hasil Percobaan Rangkaian RS Flip-Flop
R S Q -Q
0 0
0 1
1 0
1 1
79
7.7 Langkah Percobaan D Flip-Flop
Gambar 7.4 Rangkaian RS Flip-Flop

adalah :
1. Hubungkan komponen IC 74HC74 dengan Logic State (sebagai input)
dan Logic Probe/LED (sebagai output)
Tabel 7.3 Data Hasil Percobaan Rangkaian D Flip-Flop
4.
D CLK Q -Q
0 0
0 1
1 0
1 1
80
7.8.1 Praktikum JK Flip-Flop
Tabel 7.1 Data Hasil Percobaan Rangkaian JK Flip-Flop
RST J K CLK Q -Q
0 X X X 0 1
1 0 0 ON 0 1
1 0 1 ON 0 1
1 1 0 ON 1 0
1 1 1 ON 1 0
7.8.2 Praktikum RS Flip -Flop
Tabel 7.2 Data Hasil Percobaan Rangkaian RS Flip-Flop
R S Q -Q
0 0 1 1
0 1 0 1
1 0 1 0
1 1 1 0
7.8.3 Praktikum D Flip -Flop
Tabel 7.3 Data Hasil Percobaan Rangkaian D Flip-Flop
D CLK Q -Q
0 0 1 1
0 1 0 1
1 0 0 1
1 1 0 1
80
7.9 Analisa Data
Unsur pengingat (memory) yang paling umum di pakai pada rangkaian
berurut serempak adalah flip-flop. Setiap flip-flop dapat menyimpan satu bit
(binary digit) informasi, baik dalam bentuk sebenarnya maupun bentuk
komplemennya. Jadi, flip-flop pada umumnya mempunyai dua keluaran, yang
satu merupakan komplemen dari yang lainnya. Tergantung atas cara bagaimana
informasi di simpan ke dalam nya, flip-flop di bedakan atas beberapa jenis RS,
JK, D dan T. Setiap sinyal yang di lalukan pada suatu komponen eletronika
membutuhan waktu untuk brgerak dari terminal masukan ke terminal keluaran.
Dan karena gerbang-gerbang logika pada umumnya dibuat dari komponen-
komponen elektronika, maka sinyal masukan pada setiap gerbang juga
membutuhkan waktu untuk mencapai terminal keluaran, muncul nya efek
masukan itu di keluarkan. Waktu yang di butuhkan tersebut di namakan tundaan
waktu (time delay) atau tundaan perambatan ( propagation delay). Semakin
banyak gerbang yang harus di lalui oleh sinyal untuk bergerak dari masukan ke
keluaran suatu rangkaian logika, semakin lama pula tundaan waktu yang di alami
nya. Sebagai contoh, perhatikan lah perambatan sinyal yang melalui suatu inverter
(gerbang NOT). Kalau sinyal masukan yang semula berkeadaan 0 di ubah menjadi
1, maka sinyal keluaran berubah dari 1 ke 0. Tetapi perubahan itu tidaklah
seketika, melainkan beberapa nano-detik (ns) kemudian (untuk gerbang-gerbang
rangkaian terpadu, IC).
Flip-flop RS atau SR (set-Reset) merupakan dasar dari flip-flop jenis lain.

Flip-flop ini mempunyai 2 masukan : satu disebut S (SET) yang di pakai untuk
menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R
(RESET) yang di pakai untuk mereset (membuat keluaran berkeadaan 0 ). Flip-
flop RS dapat di bentuk dari dua gerbang NOR atau dua gerbang NAND.
Perhatikan bahwa keluaran dari suatu gerbang di umpan-balik ke masukan
gerbang lainnya. Keluaran masing-masing gerbang membentuk keluarankeluaran
dari pada susunan flip-flop RS, untuk flip-flop yang menggunakan gerbang NOR,
masuakan 1 pada S membuat flip-flop diset ( Q=1 ) dan masukan 1 pada R
82
membuat flip-flop direset (Q=0). Untuk flip-flop yang di susun dari gerbang
NAND, S=0 menyetel (set) flip- flop dan R=0 mereset flip-flop.
82
Flip-flop D dengan clock adalah modifikasi dari flip-flop D. Flip-flop D dengan
clock ditunjukkan pada gambar 2.9. Sinyal kendali enable tanpa sinyal pendetak
dengan cara mengganti input enable dengan clock. Prinsip kerjanya sama, tidak
ada perbedaan, hanya cara pengoperasiannya yang berbeda. Jika flip-flop D
dengan enable, tidak dapat mengendalikan penahan D tanpa batasan waktu, atau
disebut mode asinkron, maka flip-flop D dengan clock, harus mengikuti laju
sinyal clock.
Flip-flop JK adalah kombinasi dari dua buah penahan yang diatur dengan
master diatur oleh sinyal pendetak positif, sedangkan yang kedua atau yang
terletak di belakang disebut dengan slave yang merupakan penahan yang diatur
oleh sinyal pendetak negatif. Rangkaian flip-flop JK master-slave ditunjukkan
pada gambar 2.11. Dari Tabel kebenaran JK master-slave dapat dilihat pada tabel
2.9 bahwa input asinkron preset dan clear adalah aktif rendah (low active).
Artinya suatu keadaan low pada clear akan membuat flip-flop menjadi set (Q=1),
dan suatu keadaan low pada clear akan menyebabkan flip-flop menjadi reset.
Pada percobaan kali ini kita menggunakan IC 74LS73 dan 74HC74 yang
dimana IC ini adalah IC Flip-Flop, IC 74LS73 ini biasanya dipakai dalam
rangkaian JK Flip-Flop karena dalam inputanya ada J dan K. Kelebihan dari JK
Flip-Flop ini yaitu tidak adanya kondisi terlarang atau yang berarti diberi
berapapun inputan asalkan terdapat/mendapatkan clock makan akan terjadi
perubahan pada ouputnya.
Untuk percobaan RS Flip-Flop pada dasarnya RS Flip-Flop ini adalah

dasar dari semua Flip-Flop yang memiliki 2 gerbang inputan yaitu R dan S. R
artinya “RESET” dan S artinya “SET”. Bila S diberi logika 1 dan R diberi logika
0 maka output Q akan berada pada logika 0 dan -Q pada logika 1, Bila R diberi
logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q
berada di logika 1 dan -Q berada pada logika 0. Sifat paling penting dari RS Flip-
Flop adalah bahwa system ini dapat menempati salah satu dari dua keadaan stabil
yaitu I diperoleh saat Q = 1 dan -Q = 0.
7.4 Diagram Waktu JK
Flip-Flop
JURNAL PERCOBAAN III FLIP – FLOP Abdul Halim UNIVERSITAS SUMATERA UTARA FAKULTAS
MATEMATIKA DAN ILMU PENGETAHUAN ALAM DEPARTEMEN FISIKA S-1
83
7.10 Kesimpulan
1. JK Flip Flop merupakan rangkaian dasar untuk menyusun sebuah

pencacah. Pada JK Flip Flop mempunyai masukan atau inputan yaitu J dan
K yang dipicu oleh suatu Clock (CLK) positif dan negatif. flip-flop JK ini
bekerja tak serempak.
2. RS Flip-Flop adalah dasar dari semua Flip-flop yang memiliki 2 gerbang
inputan atau masukan yaitu R dan S. R artinya “RESET” dan S artinya
“SET”.
3. D Flip-flop merupakan salah satu jenis Flip-flop yang dibangun dengan
menggunakan Flip-flop RS.
4. Rangkaian flip-flop adalah unit rangkaian sekuensial karena Logika
sekuensi merupakan rangkaian logika yang keadaan output-nya selain
tergantung pada keadaan input-inputnya juga tergantung pada keadaan
output sebelumnya.
84
84
BAB 8
COMPARATOR
8.1 Tujuan
• Mengenal dan mempelajari sifat-sifat dari rangkaian comparator.

• Dapat menganalisa cara kerja comparator
• Dapat mengetahui rangkain kombinasi untuk membuat comparator
8.2 Alat yang digunakan
• Modul Rangkaian Logiga #1

• IC 74LS688
8.3 Teori Penunjang
Comparator adalah sebuah rangkaian pembanding dimana kedua input akan

dibandingkan yang akan menghasilkan sebuah logia, 1 atau 0 dari hasil
perbandingan tersebut. Jika hasil perbandingan sama, aka output berlogika 0, jika
tidak sama akan berlogika 1. Sehingga dalam sebuah rangkaian pembandingan
akan lebih sering digunakan sebuah gerbang XOR untuk perbandingan 1 bit,
dimana sifat dari XOR itu jika kedua input berlogika sam aakan berlogika 0.
85
8.4 Diagram Logika untuk IC 74LS688
Gambar 8.1 Diagram Logika IC 74LS688

8.5 Prosedur Percobaan
86
Gambar 8.2 Rangkaian Comparator
Perhatikan gambar 8.1 diatas ! Input komparator terdiri dari tombol DIPSWITCH
yaitu P0-P7 dan enable G. Semua indikator untuk input menggunakan LED dan
output menggunakan LED juga. Jika LED menyala berarti logika ‘1’ dan bil
apadam berarti berlogika ‘0’.
Langkah-langkah yang harus dilakukan untuk melakukan praktikum ini adalah :
catu dayanya!
3. Keterangan: 0 = close, 1 = open.
Tabel 8.1 Data Hasil Percobaan Rangkaian Komparator
G P0 P1 P2 P3 P4 P5 P6 P7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 P=Q
1 X X X X X X X X X X X X X X X X
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0
87
8.6.1 Praktikum Comparator
Tabel 8.1 Data Hasil Percobaan Rangkaian Comparator
G P P P P P P P P Q Q Q Q Q Q Q Q P=
0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 Q
1 X X X X X X X X X X X X X X X X 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1
87
8.7 Analisa Data
Pada dasanya rangkaian Comparator adalah satu jenis penerapan rangkaian
yang mempunyai fungsi utama membandingkan dua data digital. Hasil
pembandingan itu adalah, sama, lebih kecil, atau lebih besar. Pada data
komparator dari dua data digital yang hanya terdiri dari 1 bit yang dibandingkan,
kemudian dapat diperluas menjadi dua data digital yang terdiri dari lebih dari 1 bit
seperti dua bit, tiga bit, dst. Komparator banyak digunakan misalnya pada mesin
penyeleksi surat, baik ukuran dimensinya, berat surat, kode area (berdasarkan bar-
code), Misalkan kita ingin merancang suatu alat pembanding (comparator) yang
akan membandingkan dua angka dan memberkan hasilnya, yaitu angka yang satu
lebih kecil, lebih besar, atau sama dengan angka yang satunya. Sistem
pembanding ini digambarkan secara garis besar sebagai sebuah kotak hitam yang
hanya diketahui fungsinya saja. Dikarenakan fungsi komparator sebagai
pembanding sehingga hal tersebut berarti harus ada 2 input. Misalkan saja input A
dab B yang masing-masing terdiri dari 2 dan 3 bit output. Kemudian, untuk
menunjukkan hasil perbandingan tersebut ialah : A>B, AB akan bernilai „1‟
apabila nilai A lebih besar dari B. Demikian juga halnya dengan output A.
Pada percobaan kali ini yaitu kita menguji IC comparator yang

menggunakan IC 74LS688 yang dimana inputan bisa diubah sesuai keinginan
apabila posisi atau logika dari ENABLE (G) 0. Jika ENABLE berlogika 1 maka
logika OUTPUT akan mutlak sesuai dengan keluaran dari inputan.
8.3 Diagram waktu Comparator
Setiawan, Danu dkk.2013.Comparator.” staff.unila.ac.id/junaidi/files/2013/06/ COMPARATOR.pdf
89
8.8 Kesimpulan
1. Comparator adalah rangkaian kombinasi yang mempunyai fungsi utama

membandingkan dua data biner pada masukanya.
2. Hasil atau keluaran dari pembandingan itu adalah : sama (=), lebih kecil
(<), atau lebih besar (>). Dari dua data biner yang hanya terdiri dari 1-bit
yang dibandingkan, dapat dikembangkan menjadi dua data biner yang
terdiri dari lebih dari 1-bit, seperti 2-bit, 3-bit dan seterusnya.
3. Suatu comparator mempunyai dua masukan yang terdiri dari tegangan
acuan (Vreference) dan tegangan masukan(Vinput) serta satu tegangan
ouput (Voutput).
90
90
BAB 9
FULL ADDER 4 BIT WITH CARRY
9.1 Tujuan
 Mengenal dan mengetahui proses penjumlahan aritmatika

 Mengerti tentang bit carry dalam adder
 Memahami penggunaan rangkaian adder
9.2 Alat-alat Yang Digunakan
 Modul Rangkaian Logika #2.

 IC 74LS83
9.3 Teori Penunjang
Dalam gerbang logika, gerbang OR adalah identik dengan penjumlahan

seperti halnya matematika yang dikenal sehari-hari, hanya saja untuk logika “1“
yang bertumpuk (dua atau lebih) maka akan timbul permasalahan, bahwa untuk
logika “l“ yang bertumpuk maka keluaran gerbang OR akan tetap berlogika “l“.
dengan demikian maka diperlukan cara lain untuk mengatasi hal tersebut.
Permasalahan yang sama juga terulang lagi untuk proses pengurangan dan
aritmatika
lain, sehingga dibutuhkan rangkaian dari beberapa gerbang logika untuk

menjadikan suatu pross aritmatika yang diinginkan. Gambar di bawah ini
menunjukkan rangkaian gerbang XOR dan AND untuk menghasilkan operasi
penjumlahan setengah (Half Adder).
91
Gambar 9.2 Gerbang Logika 74LG83
9.5 Prosedur Percobaan
92
Gambar 9.2 Rangkaian Full adder 4 bit dengan carry in dan out
Modul praktikum ini adalah menjumlahkan bit A dan B dimana A1 dan B1

adalah LSB dan A4 dan B4 adalah MSB. Carry input ikut dianggap sebagai bit
tambahan. Jika hasil penjumlahan lebih besar dari 15, maka carry out = 1 dan
sebaliknya.
adalah:
catu dayanya!
93
9.6.1 Praktikum Full Adder 4 bit with carry in and out
Tabel 9.1 Data Hasil Percobaan Rangkaian Full Adder 4 bit dengan carry in
dan out
N A A A A B B B B CARR S S S S CARR
o 4 3 2 1 4 3 2 1 Y IN 4 3 2 1 Y OUT
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
2 0 0 0 0 0 0 0 1 0 0 0 0 1 0
3 0 0 0 1 0 0 1 0 0 0 0 1 1 0
4 0 0 1 0 0 0 1 1 0 0 1 0 1 0
5 0 0 1 1 0 1 0 0 0 0 1 1 0 0
6 0 1 0 0 0 1 0 1 0 1 0 0 0 0
7 0 1 0 1 0 1 1 0 0 1 0 1 0 0
8 0 1 1 0 0 1 1 1 0 1 1 0 1 0
9 0 1 1 1 1 0 0 0 0 1 1 1 1 0
10 1 0 0 0 1 0 0 1 0 0 0 0 1 1
11 1 0 0 1 1 0 1 0 0 0 0 1 1 1
12 1 0 1 0 1 0 1 1 0 0 1 0 1 1
13 1 0 1 1 1 1 0 0 0 0 1 1 1 1
14 1 1 0 0 1 1 0 1 0 1 0 0 1 1
15 1 1 0 1 1 1 1 0 0 1 0 1 1 1
16 1 1 1 0 1 1 1 1 0 1 1 0 1 1
17 1 1 1 1 0 0 0 0 1 0 0 0 0 1
18 0 0 0 0 0 0 0 1 1 0 0 1 0 0
19 0 0 0 1 0 0 1 0 1 0 1 0 0 0
20 0 0 1 0 0 0 1 1 1 0 1 1 0 0
21 0 0 1 1 0 1 0 0 1 1 0 0 0 0
22 0 1 0 0 0 1 0 1 1 1 0 1 0 0
23 0 1 0 1 0 1 1 0 1 1 1 0 0 0
93
24 0 1 1 0 0 1 1 1 1 1 1 1 0 0
25 0 1 1 1 1 0 0 0 1 0 0 1 0 0
26 1 0 0 0 1 0 0 1 1 0 1 0 0 1
27 1 0 0 1 1 0 1 0 1 0 1 1 0 1
28 1 0 1 0 1 0 1 1 1 1 0 0 0 1
29 1 0 1 1 1 1 0 0 1 1 0 1 0 1
30 1 1 0 0 1 1 0 1 1 1 1 0 0 1
31 1 1 0 1 1 1 1 0 1 1 1 1 0 1
95
95
9.7 Analisa Data
Sebuah full adder menjumlahkan dua bilangan yang telah dikonversikan

menjadi bilangan- bilangan biner. Masing-masing bit pada posisi yang sama
saling dijumlahkan. Full adder sebagai penjumlah pada bit-bit selain yang
terendah.Full adder menjumlahkan dua bit input ditambah dengan nilai carry-out
dari penjumlahan bit sebelumnya. Output dari Full Adder adalah hasil
penjumlahan (Sum) dan bit kelebihannya (carryout). Keunggulan FULL ADDER
bila dibandingkan dengan HALF ADDER adalah kemampuannya menampung
dan menjumlahkan bit CARRY-in (Cin) yang berasal dari CARRY- out (Cout)
dari tahapan sebelumnya. Untuk penjumlahan dengan jumlah bit yang lebih
banyak, dapat dilakukan dengan menambahkan rangkaian HALF ADDER, sesuai
dengan jumlah bit input. Di pasaran, rangkaian FULL ADDER sudah ada yang
berbentuk IC, seperti 74xx83 (4-bit FULL ADDER).
Pada percobaan kali ini kita menggunakan IC 74LS83 yang dimana itu
adalah IC full adder, bis akita lihat dari table hasil percobaan dimana ada beberapa
inputan. Misal contoh inputan A = 1 dan B = 1, C = 0 dan D = 0 maka output akan
mengeluarkan logika S1 = 1, S2 = 1, S3 = 0, S4 = 0.
(Jurnal Teknologi Informasi) Vol.2, No.1. Juni 2018
96
9.8 Kesimpulan
1. Full adder atau biasa disebut dengan penjumlahan penuh, merupakan

rangkaian penjumlahan yang menyertakan bawaan sebelumnya
(previous carry) pada masukanya.
2. Full Adder dapat digunakan untuk menjumlahkan rangkaian bilangan-
bilangan binery ang lebih dari 1 bit.
3. Rangkaian ini terdiri dari 3 terminal input (A, B, dan Carry in) dan 2
terminal output (Sum dan Carry out).
4. Pada rangkaian Full Adder 4 bit with carry ini terdapat ini terdapat 2
masukan atau inputan bilangan biner 4 bit yaitu A4,A3,A2,A1 dan
B4,B3,B2,B4 saluran S yang merupakan sinyal keluaran atau output
sum, lalu ada saluran C0 yang merupakan sinyal masukan atau carry
input, dan ada C4 yang merupakan carry out.
97
PENUTUP
Berdasarkan hasil pengujian pada pratikum Rangkaian Digital kali ini, saya
mempunyai banyak kesimpulan yang dapat saya ambil. Kesimpulan-
kesimpulannya adalah sebagai berikut.
Kesimpulan
1. Pada gerbang AND, sinyal keluarannya merupakan hasil operasi perkalian
dari inputan logika.
2. Pada Gerbang OR, Jika salah satu dari masukannya tinggi, maka sinyal
keluaran menjadi tinggi.
3. Pada Gerbang NOT, Keadaan keluarannya selalu berlawanan dengan
keadaan masukan sehingga sering disebut gerbang pembalik (Inverter).
4. Gerbang NAND mempunyai sifat terbalik dari gerbang AND, Semua
masukannya harus untuk menghasilkan keluaran yang rendah, selain itu
keluarannya adalah tinggi.
5. Gerbang NOR (Not-OR) adalah kebalikan gerbang OR, Untuk
memperoleh keluaran tinggi dari gerbang ini semua masukan harus dalam
keadaan rendah.
6. Gerbang EX-OR Keluaran akan tinggi jika masukan berbeda logikanya.
7. Gerbang EX-NOR merupakan kebalikan dari gerbang EX-OR, Keluaran
akan tinggi jika masuknya berlogika sama
8. Seven Segment Display pada umumnya dipakai pada Jam Digital,
Kalkulator, Penghitung atau Counter Digital, Multimeter Digital dan juga
Panel Display.
9. Seven Segment Display (7 Segment Display) adalah komponen
Elektronika yang dapat menampilkan angka desimal melalui kombinasi-
kombinasi segmennya.
10. Fungsi daripada Blok Driver adalah untuk memberikan arus listrik yang
cukup kepada Segmen/Elemen LED untuk menyala.
97
11. jalur input data BCD, pin input ini terdiri dari 4 line input yang mewakili 4
bit data BCD dengan sebutan jalur input A, B, C dan D.
12. Jalur ouput 7 segmen, yang mana pin output ini berfungsi untuk
mendistribusikan data pengkodean ke penampil 7 segmen. Pin output
dekoder BCD ke 7 segmen ini ada 7 pin yang masing-masing diberi nama
a, b, c, d, e, f dan g.
13. Jalur LT (Lamp Test) yang berfungsi untuk menyalakan semua LED pada
penampil 7 segmen, jalur LT akan aktif pad saat diberikan logika LOW
pad jalut LT tersebut.
14. Jalur RBI (Riple Blanking Input) yang berfungsi untuk menahan sinyal
input (disable input), jalur RBI akan aktif bila diberikan logika LOW.
15. Jalur RBO (Riple blanking Output) yang berfungsi untuk menahan data
output ke penampil 7 segmen (disable output), jalur RBO ini akan aktif
pada sat diberikan logikaLOW.
16. Multiplexer dapat didefinisikan sebagai suatu rangkaian logika yang dapat
menerima beberapa saluran data input yang terdiri dari 1 bit/lebih secara
paralel dan pada outputnya hanya dilewatkan salah satu saluran data yang
terpilih.
17. Saluran data input yang terpilih dikontrol oleh beberapa saluran control
yang sering disebut sebagai saluran pemilih (input select)
18. Multiplexer memiliki berbagai bagian, yaitu Terminal Input, Terminal
Output, Terminal Pengendali,
19. Pada Multplexer Digiral ini saluran A/B dan saluran G atau E merupakan saluran
yang berfungsi untuk memilih output mana yang ingin dipilih dan saklar G
berfungsi untuk menampilkan keluaran inputan dari saklar A dan B.
20. Setiap flip-flop menyimpan sebuah bit data. Sehingga untuk menyimpan
data n-bit, diperlukan n buah flip-flop yang disusun sedemikian rupa
dalam bentuk register.
21. SIPO adalah register geser dengan masukan data secara serial dan keluaran
data secara parelel. SIPO merupakan masukan yang berurutan dan
99
keluaran serentak karena SIPO merupakan register yang inputnya
dimasukkan secara
99
berurutan dan hasil ouputnya menghasilkan output yang serentak dengan
masukan yang sebelumnya
22. Cara kerja dari Serial Input Paralel Output (SIPO) adalah dengan
masukan-masukan data secara deret akan dikeluarkan oleh D-FF setelah
masukan denyut lonceng dari 0 ke 1.
23. Keluaran data/informasi serial akan dapat dibaca secara paralel setelah
diberikan satu komando (Read Out). Bila dijalan masuk Read Out diberi
logika 0, maka semua keluaran AND adalah 0 dan bila Read Out diberi
logika 1, maka pintu-pintu AND menghubung langsungkan sinyal-sinyal
yang ada di Q masing-masing flip-flop
24. Decoder adalah rangkaian kombinasi yang memiliki jalur input ‘n’ dan
maksimum jalur output. Salah satu dari output ini akan menjadi "Aktif
Tinggi" berdasarkan kombinasi dari input yang ada ketika decoder
diaktifkan.
25. Decoder adalah rangkaian yang mengubah kode menjadi satu set sinyal.
26. Dalam proyek elektronika digital, decoder memiliki peran yang cukup
penting karena decoder adalah salah satu teknik transfer data dari satu
bentuk ke bentuk lainnya.
27. Pada rangkaian decoder, hanya ada satu saluran yang aktif melalui
kombinasi masukannya atau inputannya.
28. JK Flip Flop merupakan rangkaian dasar untuk menyusun sebuah
pencacah. Pada JK Flip Flop mempunyai masukan atau inputan yaitu J dan
K yang dipicu oleh suatu Clock (CLK) positif dan negatif. flip-flop JK ini
bekerja tak serempak.
29. RS Flip-Flop adalah dasar dari semua Flip-flop yang memiliki 2 gerbang
inputan atau masukan yaitu R dan S. R artinya “RESET” dan S artinya
“SET”.
30. D Flip-flop merupakan salah satu jenis Flip-flop yang dibangun dengan
menggunakan Flip-flop RS.
31. Rangkaian flip-flop adalah unit rangkaian sekuensial karena Logika
sekuensi merupakan rangkaian logika yang keadaan output-nya selain
100
tergantung pada keadaan input-inputnya juga tergantung pada keadaan
output sebelumnya.
32. Comparator adalah rangkaian kombinasi yang mempunyai fungsi utama
membandingkan dua data biner pada masukanya.
33. Full adder atau biasa disebut dengan penjumlahan penuh, merupakan
rangkaian penjumlahan yang menyertakan bawaan sebelumnya (previous
carry) pada masukanya.
34. Full Adder dapat digunakan untuk menjumlahkan rangkaian bilangan-
bilangan binery ang lebih dari 1 bit.
35. Rangkaian ini terdiri dari 3 terminal input (A, B, dan Carry in) dan 2
terminal output (Sum dan Carry out).
101
Kritik dan Saran
Sebagai seorang Mahasiswa Teknik pada umumnya dan Teknik Elektro

pada khususnya, haruslah memiliki banyak keterampilan yang mana salah satu
diantaranya adalah pengetahuan tentang Rangkaian Listrik dan untuk lebih
mengerti tentang dasar elektro itu sendiri, perlulah dilakukan pembelajaran lebih
lanjut yang penerapannya melalui aplikasi latihan secara langsung (praktikum)
maupun kehidupan sehari – hari.
Praktikum juga seharusnya difasilitasi oleh kelengkapan alat, bahan dan

sarana pendukung yang lebih layak di laboratorium agar proses praktikum dapat
berjalan dengan maksimal. Terakhir semua hasil praktikum yang telah kita
lakukan haruslah dicatat dan dipelajari dengan sebenar – benarnya. Jika semua
aspek pendukung yang dibutuhkan tersebut dapat dipenuhi, misalnya praktikum
dapat berjalan dengan baik guna tercapainya tujuan praktikum yang kita lakukan.
102
DAFTAR PUSTAKA
[1] JURNAL TEKNOLOGI INFORMASI (JurTI)Volume 1, Nomor 1, Juli 2017

[2] JURNAL INFORMATIKA UPGRIS Vol. 4, No. 2, (2018) P/E-ISSN: 2460-
4801/2447-6645 170 Dessy Wulndari Asfary Putri – Gerbang Logika
[3] JENIS-JENIS REGISTER EKO SARIYANTO DAN SITI KHOLIFAH
JURUSAN FISIKA FAKULTAS MATEMATIKA DAN ILMU
PENGETAHUAN ALAM UNIVERSITAS LAMPUNG
[4] JURNAL PERCOBAAN III FLIP – FLOP Abdul Halim UNIVERSITAS
SUMATERA UTARA FAKULTAS MATEMATIKA DAN ILMU
PENGETAHUAN ALAM DEPARTEMEN FISIKA S-1
[5] Setiawan, Danu dkk.2013.Comparator.” staff.unila.ac.id/junaidi/files/2013/06/
COMPARATOR
[6] Jurnal Teknologi Informasi) Vol.2, No.1. Juni 2018
103
FAKULTAS TEKNIK
LEMBAR ASISTENSI
RANGKAIAN DIGITAL
Judul percobaan : Gerbang Dasar dan Tambahan

Nama Praktikan : Muhammad Yahya Syarofy
NIM : 201910130311111
Tanggal Pelaksanaan : 10-12-2020
Asisten Pembimbing : Yusril Ilham Dizha Samsudi
Tanda Tangan :
Tanggal :
Instruktur :
Tanda Tangan :
Tanggal :
Disetujui Kord. Praktikum : Yusril Ilham Dizha Samsudi

Tanda Tangan :
Tanggal :
FAKULTAS TEKNIK
LEMBAR ASISTENSI
RANGKAIAN DIGITAL
Judul percobaan : Rangkaian Kombinasi

NIM : 201910130311111
Tanda Tangan :
Tanggal :
Instruktur :
Tanda Tangan :
Tanggal :

Tanda Tangan :
Tanggal :
FAKULTAS TEKNIK
LEMBAR ASISTENSI
RANGKAIAN DIGITAL
Judul percobaan : BCD TO 7 SEGMENT

NIM : 201910130311111
Tanda Tangan :
Tanggal :
Instruktur :
Tanda Tangan :
Tanggal :

Tanda Tangan :
Tanggal :
FAKULTAS TEKNIK
LEMBAR ASISTENSI
RANGKAIAN DIGITAL
Judul percobaan : Multiplekser Digital

NIM : 201910130311111
Tanda Tangan :
Tanggal :
Instruktur :
Tanda Tangan :
Tanggal :

Tanda Tangan :
Tanggal :
FAKULTAS TEKNIK
LEMBAR ASISTENSI
RANGKAIAN DIGITAL
Judul percobaan : Register

NIM : 201910130311111
Tanda Tangan :
Tanggal :
Instruktur :
Tanda Tangan :
Tanggal :

Tanda Tangan :
Tanggal :
FAKULTAS TEKNIK
LEMBAR ASISTENSI
RANGKAIAN DIGITAL
Judul percobaan : Decoder

NIM : 201910130311111
Tanda Tangan :
Tanggal :
Instruktur :
Tanda Tangan :
Tanggal :

Tanda Tangan :
Tanggal :
FAKULTAS TEKNIK
LEMBAR ASISTENSI
RANGKAIAN DIGITAL
Judul percobaan : Flip-Flop

NIM : 201910130311111
Tanda Tangan :
Tanggal :
Instruktur :
Tanda Tangan :
Tanggal :

Tanda Tangan :
Tanggal :
FAKULTAS TEKNIK
LEMBAR ASISTENSI
RANGKAIAN DIGITAL
Judul percobaan : Comparator

NIM : 201910130311111
Tanda Tangan :
Tanggal :
Instruktur :
Tanda Tangan :
Tanggal :

Tanda Tangan :
Tanggal :
FAKULTAS TEKNIK
LEMBAR ASISTENSI
RANGKAIAN DIGITAL
Judul percobaan : Full Adder 4 Bit With Carry

NIM : 201910130311111
Tanda Tangan :
Tanggal :
Instruktur :
Tanda Tangan :
Tanggal :

Tanda Tangan :
Tanggal :

Muhammad Yahya Syarofy

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Muhammad Yahya Syarofy

Diunggah oleh

Hak Cipta:

Format Tersedia

LAPORAN RESMI PRAKTIKUM

Telah diperiksa dan disetujui

LAPORAN RESMI PRAKTIKUM

Malang, 10 Desember 2020

Malang, 10 Desember 2020

BAB 1 GERBANG DASAR DAN TAMBAHAN.........................................1

BAB 2 RANGKAIAN KOMBINASI ...........................................................32

BAB 3 BCD TO 7 SEGMENT ......................................................................44

BAB 4 MULTIPLEKSER DIGITAL ..........................................................52

BAB 6 DECODER .........................................................................................68

BAB 9 FULL ADDER 4 BIT WITH CARRY .............................................91

Gambar Tampilan Proteus Profesional 8.9............................................................xx

Tabel 1.2 Gerbang OR ..............................................................................................16

Tabel 1.3 Gerbang NOT ............................................................................................16

Tabel 1.4 Gerbang NAND ........................................................................................17

Tabel 1.5 Gerbang NOR ............................................................................................17

Tabel 1.6 Gerbang XOR ............................................................................................17

Tabel 1.7 Gerbang XNOR .........................................................................................18

Tabel 2.1 Rangkaian Kombinasi AND-OR................................................................37

Tabel 2.2 Rangkaian Kombinasi NAND-XNOR .......................................................37

Tabel 3.1 Rangkaian BCD to 7 Segment....................................................................48

Tabel 4.1 Rangkaian Multiplekser Digital..................................................................55

Tabel 5.1 Rangkaian SIPO ........................................................................................63

Tabel 5.2 Rangkaian PIPO.........................................................................................64

Tabel 6.1 Rangkaian Decoder 2 to 4 ........................................................................72

Tabel 7.1 Rangkaian JK Flip-flop ............................................................................82

Tabel 8.1 Rangkaian Komparator ..............................................................................84

1. Ka Laboratorium bersama Ketua Prodi menetapkan daftar Mata

B. PRA PELAKSANAAN PERCOBAAN PRAKTIKUM

1. Asisten dan Praktikan hadir 15 menit sebelum dimulai jam

1. Asisten memberikan instruksi kepada kelompok praktikan

1. Praktikan meninggalkan ruangan dengan rapi

1. Praktikan menyusun laporan semua percobaan

1. Keterlambatan asistensi pertama kali sanksi point 1

Point 6 Membeli buku berkaitan dengan bidang Teknik elektro

G. KESELAMATAN DAN KESEHATAN KERJA (K3)

1. Sebelum memulai praktikum, praktikan memahami tata tertib dan

Proteus professional merupakan suatu software yang digunakan untuk

Proteus versi merupakan perbaikan dari versi sebelumnya dan tidak

Gambar Langkah 1 New Project Wizard Start

Selanjutnya merupakan tampilan untuk menentukan ukuran template yang

Gambar Langkah 3 New Project Wizard PCB Layout

Pada kotak dialog diatas merupakan untuk membuat PCB dari

Pada Langkah selanjutnya memilih firmware yang ingin dipakai atau

Gambar Langkah 5 New Project Wizard Summary

Gambar Tampilan Project Simulasi ISIS Proteus

Generator Mode : Memilih

Virtual Instrumen Mode :

Tampilan untuk seluruh layer dari skematik

 Mengenal macam-macam gerbang.

1.2 Alat yang Digunakan

 Modul Rangkaian Logika #1.

1.3 Teori Penunjang

Komponen gerbang-gerbang logika yang merupakan dasar dari setiap

(a) (b) (c)

Gambar 1.2 Gerbang (a) NOR, dan (b) NAND

1.4.1 Praktikum Gerbang AND

Gambar 1.4 Gerbang AND

Tabel 1.1 Data Hasil Percobaan Gerbang AND

Gambar 1.5 Gerbang OR

Perhatikan gambar 1.5 di atas! Input gerbang OR terdiri dari 2 yaitu A

Gambar 1.6 Gerbang NOT

Gambar 1.7 Gerbang NAND