LAPORAN PRAKTIKUM TEKNIK DIGITAL

HALF ADDER DAN FULL ADDER

Mata Kuliah Praktik Teknik Digital

Dosen Pembimbing : Bekti Wulandari S.Pd.T., M.Pd.

Disusun Oleh :

Lasmana Adi Nugraha NIM. 22520241004

S1-PENDIDIKAN TEKNIK INFORMATIKA

FAKULTAS TEKNIK
UNIVERSITAS NEGERI YOGYAKARTA
2022
I. Tujuan Praktikum
Setelah melaksanakan praktik, mahasiwa diharapkan dapat:
1. Merangkai dan menjelaskan cara kerja rangkaian half adder .
2. Merangkai dan menjelaskan cara kerja full adder.

II. Teori Singkat

1. Half Adder.
Adalah suatu rangkaian penjumlah system bilangan biner yang paling sederhana.
Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan data bilangan biner
sampai 1 bit saja. Rangkaian half adder mempunyai 2 masukan dan 2 keluaran yaitu
Summary out (Sum) dan Carry out (Carry).

Masukan : A=1 Masukan : A = 1

B=0 B=1
--------- + ---------- +
Keluaran : 0 1 Keluaran : 1 0

Carry Carry
Sum Sum

Persamaan Logikanya adalah :

Sum = (A’ . B) + (A . B’) serta Carry = A . B
Dimana A dan B merupakan data-data Input.

2. Full Adder.
Rangkaian full adder dapat digunakan untuk menjumlahkan bilangan biner yang lebih
dari 1 bit. Ciri pokok dari Full adder dibandingkan dengan half adder terletak pada jenis /
jumlah masukan. Pada Full adder terdapat tambahan satu masukan, yaitu Carry_in.

Masukan : Carry_in = 0 Masukan : Carry_in = 1

A=1 A=1
B=0 B=1
--------- + ---------- +
Keluaran : 0 1 Keluaran : 1 0

Carry_Out Carry_Out
Sum Sum

Persamaan Logikanya adalah :

Sum = (A B)  C_in
C_out = (A.B) + (A.C_in) + (B.C_in)
III. Alat dan Bahan
1. Digital Trainer
2. IC TTL tipe : SN 7408 (AND Gate)
3. IC TTL tipe : SN 7432 (OR Gate)
4. IC TTL tipe : SN 7404 (NOT Gate)
5. IC TTL tipe : SN 7486 (EX-OR Gate)

IV. Langkah Percobaan

1. Buat rangkaian half adder seperti pada gb 5.1.

Gb. 5.1. Half adder

2. Aturlah keadaan logic dari kedua inputnya A dan B sesuai dengan tabel kebenaran dan
catat keadaan outputnya.
3. Buat rangkaian half adder dengan EX-OR seperti pada gb 5.2

Gb. 5.2. Half adder

4. Aturlah keadaan logic dari kedua inputnya A dan B sesuai dengan table kebenaran dan
catat keadaan outputnya.
 5. Buat rangkaian full adder seperti pada gambar 5.3

Gb. 5.3. Full adder

6. Aturlah keadaan logic dari kedua inputnya A, B dan Carry In sesuaii dengan table
kebenaran dan catat keadaan outputnya.

V. Hasil Praktikum
1. Rangkaian Gb. 5.1. Half adder

2. Tabel kebenaran dari Rangkaian Gb. 5.1. Half adder

Masukan Keluaran
A B Carry out Sum
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
3. Rangkaian Gb. 5.2. Half adder

4. Tabel kebenaran dari Rangkaian Gb. 5.2. Half adder

Masukan Keluaran
A B Carry out Sum
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
5. Rangkaian Gb.5.3. Full Adder

6. Tabel kebenaran Rangkaian Gb.5.3. Full Adder

Masukan Keluaran
A B Carry In Carry out Sum
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
VI. Analisa Data
a) Berdasarkan hasil praktikum pada rangkaian Gb.5.1 half adder analisis data yang
saya dapatkan adalah sebagai berikut

- Ketika input A=0 dan input B=0

 Output Sum
Pada saat input a = 0, dan b = 0, maka output Sum juga menghasilkan
output 0.
Pada saat input a melewati gerbang not maka dihasilkan output 1 namun
input b tidak melewati gerbang Not sehingga nilai input b masih 0. Oleh
karena itu pada saat input a dan b melewati gerbang and maka outputnya
akan bernilai 0, karena pada dasarnya gerbang and hanya akan bernilai 1
jika kedua input bernilai 1.

Kemudian pada jalur input yang berbeda, Pada saat input b melewati
gerbang not maka dihasilkan output 1 namun input a tidak melewati
gerbang Not sehingga nilai input a masih 0. Oleh karena itu pada saat
input a dan b melewati gerbang and maka outputnya akan bernilai 0.

Dan pada saat kedua output dari gerbang AND yang dihasilkan oleh
inputan A dan B melewati gerbang OR maka output yang dihasilkan
akan bernilai 0.

Hal ini sesuai dengan persamaan logika pada rangkaian Half Adder :
Sum = (A’ . B) + (A . B’)
= (0’.0) + (0.0’)
= (1. 0) + (0.1)
=0 +0
=0
 Output carry
Pada saat input A benilai 0 dan input B bernilai 0, maka output CarryOut nya
juga akan bernilai 0.
 Saat input A bernilai 0 dan input B bernilai 0 melewati gerbang AND, maka
output CarryOut nya akan bernilai 0. Hasil tersebut sesuai dengan rumus
CarryOut yaitu A . B
Carry = A . B
=0.0
=0

- Ketika input A = 1 dan B = 0

 Output Sum
Pada saat input A = 1, dan B = 0, Output Sum akan bernilai 1.
Pada saat input A melewati gerbang not maka dihasilkan output 0 namun
input B tidak melewati gerbang Not sehingga nilai input b masih 0. Oleh
karena itu pada saat input a dan b melewati gerbang and maka outputnya
akan bernilai 0, karena pada dasarnya gerbang and hanya akan bernilai 1
jika kedua input bernilai 1.

Kemudian pada jalur input yang berbeda, Pada saat input b melewati
gerbang not maka dihasilkan output 1 namun input a tidak melewati
gerbang Not sehingga nilai input a masih 1. Oleh karena itu pada saat
input a dan b melewati gerbang and maka outputnya akan bernilai 1.

Dan pada saat kedua output dari gerbang AND yang dihasilkan oleh
inputan A dan B melewati gerbang OR maka output yang dihasilkan
akan bernilai 1.

Hal ini sesuai dengan persamaan logika pada rangkaian Half Adder :
Sum = (A’ . B) + (A . B’)
= (1’.0) + (1.0’)
= (0. 0) + (1.1)
=0 +1
=1
 Output carry
Pada saat input A benilai 1 dan input B bernilai 0, maka output CarryOut nya
juga akan bernilai 0.
Saat input A bernilai 1 dan input B bernilai 0 melewati gerbang AND, maka
output CarryOut nya akan bernilai 0. Hasil tersebut sesuai dengan rumus
CarryOut yaitu A . B
Carry = A . B
=1.0
=0
- Ketika input A = 0 dan B = 1
 Output Sum
Pada saat input A = 0, dan B = 1, Output Sum akan bernilai 1.
Pada saat input A melewati gerbang not maka dihasilkan output 1 namun
input B tidak melewati gerbang Not sehingga nilai input b masih 1. Oleh
karena itu pada saat input a dan b melewati gerbang and maka outputnya
akan bernilai 1, karena pada dasarnya gerbang and hanya akan bernilai 1
jika kedua input bernilai 1.

Kemudian pada jalur input yang berbeda, Pada saat input b melewati
gerbang not maka dihasilkan output 0 namun input a tidak melewati
gerbang Not sehingga nilai input a masih 0. Oleh karena itu pada saat
input a dan b melewati gerbang and maka outputnya akan bernilai 0.

Dan pada saat kedua output dari gerbang AND yang dihasilkan oleh
inputan A dan B melewati gerbang OR maka output yang dihasilkan
akan bernilai 1.

Hal ini sesuai dengan persamaan logika pada rangkaian Half Adder :
Sum = (A’ . B) + (A . B’)
= (0’.1) + (0.1’)
= (1. 1) + (1.0)
=1 +0
=1

 Output carry
Pada saat input A benilai 0 dan input B bernilai 1, maka output CarryOut nya
akan bernilai 1.
Saat input A bernilai 0 dan input B bernilai 1 melewati gerbang AND, maka
output CarryOut nya akan bernilai 1. Hasil tersebut sesuai dengan rumus
CarryOut yaitu A . B
Carry = A . B
=0.1
=0

- Ketika input A = 1 dan B = 1

 Output Sum
Pada saat input A = 1, dan B = 1, Output Sum akan bernilai 0.
Pada saat input A melewati gerbang not maka dihasilkan output 0 namun
input B tidak melewati gerbang Not sehingga nilai input b masih 1. Oleh
karena itu pada saat input a dan b melewati gerbang and maka outputnya
 akan bernilai 0, karena pada dasarnya gerbang and hanya akan bernilai 1
jika kedua input bernilai 1.

Kemudian pada jalur input yang berbeda, Pada saat input b melewati
gerbang not maka dihasilkan output 0 namun input a tidak melewati
gerbang Not sehingga nilai input a masih 1. Oleh karena itu pada saat
input a dan b melewati gerbang and maka outputnya akan bernilai 0.

Dan pada saat kedua output dari gerbang AND yang dihasilkan oleh
inputan A dan B melewati gerbang OR maka output yang dihasilkan
akan bernilai 0.

Hal ini sesuai dengan persamaan logika pada rangkaian Half Adder :
Sum = (A’ . B) + (A . B’)
= (1’.1) + (1.1’)
= (0. 1) + (1.0)
=0 +0
=0

 Output carry
Pada saat input A benilai 1 dan input B bernilai 1, maka output CarryOut nya
juga akan bernilai 1.
Saat input A bernilai 1 dan input B bernilai 0 melewati gerbang AND, maka
output CarryOut nya akan bernilai 1. Hasil tersebut sesuai dengan rumus
CarryOut yaitu A . B
Carry = A . B
=1.1
=1

Dari hasil analisis praktikum diatas, berikut merupakan data yang saya dapatkan :
Tabel Kebenaran

Masukan Keluaran
A B Carry out Sum
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
b) Berdasarkan hasil praktikum pada rangkaian Gb.5.2. half adder analisis data yang
saya dapatkan adalah sebagai berikut

 Output Sum
Pada saat input a = 0, dan b = 0, maka output Sum juga menghasilkan
output 0.
Pada saat input a dan b melewati gerbang logika EX-OR maka output
yang dihasilkan bernilai 0. Karena pada dasarnya pada gerbang EX-OR
akan menghasilkan output 0 jika kedua input memiliki nilai yang sama
pada studi kasus kali ini adalah kedua input bernilai 0.

Hal ini sesuai dengan persamaan logika pada rangkaian Half Adder :
Sum = (A’ . B) + (A . B’)
= (0’.0) + (0.0’)
= (1. 0) + (0.1)
=0 +0
=0

 Output carry
Pada saat input A benilai 0 dan input B bernilai 0, maka output CarryOut nya
juga akan bernilai 0.
Saat input A bernilai 0 dan input B bernilai 0 melewati gerbang AND, maka
output CarryOut nya akan bernilai 0. Hasil tersebut sesuai dengan rumus
CarryOut yaitu A . B
Carry = A . B
=0.0
=0

- Ketika input A = 1 dan B = 0

 Output Sum
Pada saat input A = 1, dan B = 0, Output Sum akan bernilai 1.
Pada saat input a dan b melewati gerbang logika EX-OR maka output
yang dihasilkan bernilai 1. Karena pada dasarnya pada gerbang EX-OR
akan menghasilkan output 1 jika kedua input memiliki nilai yang
 berbeda pada studi kasus kali ini adalah input a bernilai 1 dan b bernilai
0.

Hal ini sesuai dengan persamaan logika pada rangkaian Half Adder :
Sum = (A’ . B) + (A . B’)
= (1’.0) + (1.0’)
= (0. 0) + (1.1)
=0 +1
=1
 Output carry
Pada saat input A benilai 1 dan input B bernilai 0, maka output CarryOut nya
juga akan bernilai 0.
Saat input A bernilai 1 dan input B bernilai 0 melewati gerbang AND, maka
output CarryOut nya akan bernilai 0. Hasil tersebut sesuai dengan rumus
CarryOut yaitu A . B
Carry = A . B
=1.0
=0

- Ketika input A = 0 dan B = 1

 Output Sum
Pada saat input A = 0, dan B = 1, Output Sum akan bernilai 1.
Pada saat input a dan b melewati gerbang logika EX-OR maka output
yang dihasilkan bernilai 1. Karena pada dasarnya pada gerbang EX-OR
akan menghasilkan output 1 jika kedua input memiliki nilai yang
berbeda pada studi kasus kali ini adalah input a bernilai 0 dan b bernilai
1.

Hal ini sesuai dengan persamaan logika pada rangkaian Half Adder :
Sum = (A’ . B) + (A . B’)
= (0’.1) + (0.1’)
= (1. 1) + (1.0)
=1 +0
=1

 Output carry
Pada saat input A benilai 0 dan input B bernilai 1, maka output CarryOut nya
akan bernilai 1.
Saat input A bernilai 0 dan input B bernilai 1 melewati gerbang AND, maka
output CarryOut nya akan bernilai 1. Hasil tersebut sesuai dengan rumus
CarryOut yaitu A . B
 Carry = A . B
=0.1
=0

- Ketika input A = 1 dan B = 1

 Output Sum
Pada saat input A = 1, dan B = 1, Output Sum akan bernilai 0.
Pada saat input a dan b melewati gerbang logika EX-OR maka output
yang dihasilkan bernilai 0. Karena pada dasarnya pada gerbang EX-OR
akan menghasilkan output 0 jika kedua input memiliki nilai yang sama
pada studi kasus kali ini adalah kedua input bernilai 1.

Hal ini sesuai dengan persamaan logika pada rangkaian Half Adder :
Sum = (A’ . B) + (A . B’)
= (1’.1) + (1.1’)
= (0. 1) + (1.0)
=0 +0
=0

 Output carry
Pada saat input A benilai 1 dan input B bernilai 1, maka output CarryOut nya
juga akan bernilai 1.
Saat input A bernilai 1 dan input B bernilai 1 melewati gerbang AND, maka
output CarryOut nya akan bernilai 1. Hasil tersebut sesuai dengan rumus
CarryOut yaitu A . B
Carry = A . B
=1.1
=1

Dari hasil analisis praktikum diatas, berikut merupakan data yang saya dapatkan :
Tabel Kebenaran

Masukan Keluaran
A B Carry out Sum
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
c) Berdasarkan hasil praktikum pada rangkaian Gb.5.3. full adder analisis data yang
saya dapatkan adalah sebagai berikut.

- Ketika input a = 0, b = 0, dan Carry-in = 0

 Output Sum
Pada saat input a bernilai 0, b bernilai 0 dan Carry-in bernilai 0 output
yang dihasilkan 0.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

Sum = (A B)  C_in

= (00)0
= 1 0
= 0

 Output Carry-out
Pada saat input a bernilai 0, b bernilai 0 dan Carry-in bernilai 0 output
yang dihasilkan 0.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

C_out = (A.B) + (A.C_in) + (B.C_in)

= ( 0 . 0 ) + ( 0 . 0 ) + ( 0 . 0)
= 0 + 0 + 0
= 0

- Ketika input a = 0, b = 1, dan Carry-in = 0

 Output Sum
Pada saat input a bernilai 0, b bernilai 1 dan Carry-in bernilai 0 output
yang dihasilkan 1.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :
 Sum = (A B)  C_in
= (01)0
= 0 0
= 1

 Output Carry-out
Pada saat input a bernilai 0, b bernilai 1 dan Carry-in bernilai 0 output
yang dihasilkan 0.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

C_out = (A.B) + (A.C_in) + (B.C_in)

= ( 0 . 1 ) + ( 0 . 0 ) + ( 1 . 0)
= 0 + 0 + 0
= 0

- Ketika input a = 0, b = 1, dan Carry-in = 1

 Output Sum
Pada saat input a bernilai 0, b bernilai 1 dan Carry-in bernilai 0 output
yang dihasilkan 0.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

Sum = (A B)  C_in

= (01)1
= 0 1
= 0

 Output Carry-out
Pada saat input a bernilai 0, b bernilai 1 dan Carry-in bernilai 0 output
yang dihasilkan 1.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

C_out = (A.B) + (A.C_in) + (B.C_in)

= ( 0 . 1 ) + ( 0 . 1 ) + ( 1 . 1)
= 0 + 0 + 1
= 1
- Ketika input a = 1, b = 0, dan Carry-in = 0
 Output Sum
Pada saat input a bernilai 1, b bernilai 0 dan Carry-in bernilai 0 output
yang dihasilkan 1.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

Sum = (A B)  C_in

= (10)0
= 0 0
= 1

 Output Carry-out
Pada saat input a bernilai 0, b bernilai 1 dan Carry-in bernilai 0 output
yang dihasilkan 0.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

C_out = (A.B) + (A.C_in) + (B.C_in)

= ( 1 . 0 ) + ( 1 . 0 ) + ( 0 . 0)
= 0 + 0 + 0
= 0

- Ketika input a = 1, b = 0, dan Carry-in = 1

 Output Sum
Pada saat input a bernilai 1, b bernilai 0 dan Carry-in bernilai 0 output
yang dihasilkan 0.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

Sum = (A B)  C_in

= (10)1
= 0 1
= 0

 Output Carry-out
Pada saat input a bernilai 0, b bernilai 1 dan Carry-in bernilai 0 output
yang dihasilkan 1.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :
 C_out = (A.B) + (A.C_in) + (B.C_in)
= ( 1 . 0 ) + ( 1 . 1 ) + ( 0 . 1)
= 0 + 1 + 0
= 1

- Ketika input a = 1, b = 1, dan Carry-in = 0

 Output Sum
Pada saat input a bernilai 1, b bernilai 0 dan Carry-in bernilai 0 output
yang dihasilkan 0.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

Sum = (A B)  C_in

= (11)0
= 1 0
= 0

 Output Carry-out
Pada saat input a bernilai 0, b bernilai 1 dan Carry-in bernilai 0 output
yang dihasilkan 1.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

C_out = (A.B) + (A.C_in) + (B.C_in)

= ( 1 . 1 ) + ( 1 . 0 ) + ( 1 . 0)
= 1 + 0 + 0
= 1

- Ketika input a = 1, b = 1, dan Carry-in = 1

 Output Sum
Pada saat input a bernilai 1, b bernilai 0 dan Carry-in bernilai 0 output
yang dihasilkan 1.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

Sum = (A B)  C_in

= (11)1
= 1 1
= 1
  Output Carry-out
Pada saat input a bernilai 0, b bernilai 1 dan Carry-in bernilai 0 output
yang dihasilkan 1.
Hal ini sesuai dengan persamaan logika pada persamaan logika full
adder yaitu :

C_out = (A.B) + (A.C_in) + (B.C_in)

= ( 1 . 1 ) + ( 1 . 1 ) + ( 1 . 1)
= 1 + 1 + 1
= 1

Dari hasil analisis praktikum diatas, berikut merupakan data yang saya dapatkan :
Tabel Kebenaran

Masukan Keluaran
A B Carry In Carry out Sum
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
VII. Pertanyaan Dan Tugas
1. Rancanglah sebuah rangkaian Full Adder dengan menggunakan gerbang OR,
AND dan NOT.

Dari rangkaian diatas didapatkan tabel kebenaran sebagai berikut :

Masukan Keluaran
A B Carry In Carry out Sum
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
 2. Buat dan lakukan uji rangkaian untuk penjumlahan 4 bit. Catat dalam table
pengamatan dengan minimal 7 perubahan input A (A0, A1, A2, A3) dan B (B0,
B1, B2, B3).

 Rangkain Uji Coba

Dari hasil praktikum, didapatkan hasil sebagai berikut :

Tabel kebenaran
Input Output
SUM SUM SUM SUM Carry
Carry in A0 B0 A1 B1 A2 B2 A3 B3 0 1 2 3 out
1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 1 1 1 1 0 0 0 0 1 1 1 1 1
0 0 0 0 0 1 1 1 1 0 0 0 0 0
 1 1 1 0 0 0 1 1 1 1 1 0 1 1
0 0 0 1 1 1 0 0 0 0 0 1 0 1
1 1 0 0 1 1 0 0 1 0 0 0 0 1
0 0 1 1 0 0 1 1 0 1 1 1 1 0

3. Buatlah kesimpulan dari percobaan yang telah dilakukan.

VIII. Kesimpulan
Setelah melaksanakan praktik Half Adder dan Full Adder dapat disimpulkan bahwa
untuk menjumlahkan system bilangan biner terdapat dua rangkaian, yaitu Half Adder
dan Full Adder.

 Dalam praktik rangkaian Half Adder menggunakan 2 rangkaian dengan gerbang

logika yang berbeda. Yang rangkaian pertama dengan menggunakan gerbang logika
NOT, AND dan OR. Yang rangkaian kedua dengan menggunakan gerbang logika
EX-OR dan AND. Walaupun kedua rangkaian berbeda, hasilnya akan tetap sama
dan sesuai dengan rumus persamaan logika nya yaitu :

Sum = (A’ . B) + (A . B’)

Carry = A . B

 Dalam praktik rangkaian Full Adder juga menggunakan 2 rangkaian dengan

gerbang logika yang berbeda. Yang rangkaian pertama dengan menggunakan
gerbang logika EX-OR, AND dan OR. Yang rangkaian kedua dengan
menggunakan gerbang logika OR, AND, dan NOT. Walaupun kedua rangkaian
berbeda, hasilnya akan tetap sama dan sesuai dengan rumus persamaan logika nya
yaitu :

Sum = (A B)  C_in

C_out = (A.B) + (A.C_in) + (B.C_in