LAPORAN RESMI PRAKTIKUM ELEKTRONIKA – P3

ELEKTRONIKA DIGITAL
(GERBANG LOGIKA, RANGKAIAN SEKUENSIAL, DAN RANGKAIAN KOMBINASI)

MUHAMMAD RAFI DIASPUTRA

02311940000125

Asisten
ALI HASAN HARIYADI NRP. 02311840000003

DEPARTEMEN TEKNIK FISIKA

FAKULTAS TEKNOLOGI INDUSTRI DAN REKAYASA SISTEM
INSTITUT TEKNOLOGI SEPULUH NOPEMBER
SURABAYA
2020

i
LAPORAN RESMI PRAKTIKUM ELEKTRONIKA – P3

ELEKTRONIKA DIGITAL
(GERBANG LOGIKA, RANGKAIAN SEKUENSIAL, DAN RANGKAIAN KOMBINASI)

MUHAMMAD RAFI DIASPUTRA

02311940000125

Asisten
ALI HASAN HARIYADI NRP. 02311840000003

DEPARTEMEN TEKNIK FISIKA

FAKULTAS TEKNOLOGI INDUSTRI DAN REKAYASA SISTEM
INSTITUT TEKNOLOGI SEPULUH NOPEMBER
SURABAYA
2020

ii
 ABSTRAK

Pada praktikum (P3) Elektronika Digital ini, dibahas mengenai prinsip serta cara
kerja dari gerbang logika, khususnya gerbang logika AND, OR, NOT, NAND,
NOR dan pembuatan rangkaian dari persamaan logika dengan metode karnaugh
map. Selain itu karakteristik dan cara kerja rangkaian sekuensial (flip flop dan
counter) dan rangkaian kombinasi (multiplexer) juga dibahas melalui hasil simulasi
yang telah dirangkai saat praktikum dengan menggunakan Software Proteus 8
Professional. Hasil simulasi akan dihasilkan tabel kebenaran, dan kemudian
dibandingkan secara analisis dengan tabel kebenaran yang sesuai dengan teori yang
sudah ada.
Kata kunci: Gerbang logika, AND, OR, NOT, NAND, NOR, Flip Flop, Counter,
Multiplexer

iii
 KATA PENGANTAR

Puji syukur kita panjatkan kehadirat Allah SWT yang telah memberikan
rahmat dan hidayah-Nya sehingga saya dapat menyelesaikan laporan praktikum
(P3) yang berjudul “Elektronika Digital (Rangkaian Logika, Rangkaian Sekuensial,
dan Rangkaian Kombinasi)” ini tepat pada waktunya. Adapun tujuan dari penulisan
dari laporan ini adalah untuk memenuhi tugas setelah dilakukannya praktikum dan
asistensi setelah dilakukannya praktikum. Selain itu, laporan ini juga bertujuan
untuk menambah wawasan tentang elektronika digital bagi para pembaca dan juga
bagi penulis.
Saya mengucapkan terima kasih kepada Bapak DR. IR. Ali Musyafa M.SC.
serta seluruh dosen pengampu mata kuliah elektronika lainnya, Mas Ali Hasan
Hariyadi selaku asisten laboratorium kali ini beserta seluruh asisten laboratorium
yang lainnya dan Laboratorium Fisis sendiri yang telah membantu kelancaran saya
dalam melaksanakan praktikum dan dapat menyelesaikan laporan ini sehingga
dapat menambah pengetahuan serta wawasan sesuai dengan bidang studi yang saya
tekuni ini.
Saya juga mengucapkan terima kasih kepada semua pihak yang tidak dapat
saya sebutkan semua namanya, terimakasih atas bantuan serta bimbingannya
sehingga saya dapat menyelesaikan tugas ini. Saya menyadari, laporan yang saya
tulis ini masih jauh dari kata sempurna. Oleh karena itu, kritik dan saran yang
membangun dibutuhkan demi kesempurnaan makalah ini.

Jakarta, 26 November 2020

(Muhammad Rafi Diasputra)

iv
 DAFTAR ISI

Halaman Judul ...................................................................................................... i

Abstrak ............................................................................................................... iii
Kata Pengantar .................................................................................................... iv
Daftar Isi.............................................................................................................. v
Daftar Gambar ................................................................................................... vii
Daftar Tabel........................................................................................................ ix
BAB I: PENDAHULUAN ................................................................................... 1
1.1 Latar Belakang ................................................................................... 1
1.2 Rumusan Masalah .............................................................................. 1
1.3 Tujuan ................................................................................................ 1
BAB II: TINJAUAN PUSTAKA ......................................................................... 2
2.1 Gerbang Logika .................................................................................. 2
2.1.1 Gerbang AND ........................................................................... 2
2.1.2 Gerbang OR .............................................................................. 3
2.1.3 Gerbang NOT ........................................................................... 3
2.1.4 Gerbang NAND ........................................................................ 4
2.1.5 Gerbang NOR ........................................................................... 5
2.1.6 Gerbang XOR ........................................................................... 5
2.1.7 Gerbang XNOR ........................................................................ 6
2.1.8 Peta Karnaugh ........................................................................... 6
2.2 Rangkaian Sekuensial ......................................................................... 7
2.2.1 RS Flip Flop ............................................................................. 7
2.2.2 JK Flip Flop.............................................................................. 8
2.2.3 D Flip Flop ............................................................................... 8
2.2.4 T Flip Flop ............................................................................... 9
2.2.5 Counter ..................................................................................... 9
2.2.5.1 Rangkaian Counter Sinkron ........................................ 10
2.2.5.2 Rangkaian Counter Asinkron ...................................... 13
2.3 Rangkaian Kombinasional ................................................................ 13
2.3.1 Multiplexer ............................................................................. 13

v
 2.3.3 Demultiplexer ......................................................................... 15
BAB III: METODOLOGI .................................................................................. 17
3.1 Alat dan Bahan ................................................................................. 17
3.2 Langkah Kerja .................................................................................. 17
3.2.1 Gerbang Logika ...................................................................... 17
3.2.2 Flip Flop ................................................................................. 17
3.2.3 Counter ................................................................................... 18
3.2.4 Multiplexer ............................................................................. 19
BAB IV: HASIL DAN PEMBAHASAN ........................................................... 20
4.1 Hasil ................................................................................................. 20
4.1.1 Gerbang Logika ...................................................................... 20
4.1.2 Flip Flop ................................................................................. 21
4.1.3 Counter ................................................................................... 22
4.1.4 Multiplexer ............................................................................. 23
4.2 Pembahasan ...................................................................................... 25
4.2.1 Gerbang Logika ...................................................................... 25
4.2.2 Flip Flop ................................................................................. 26
4.2.3 Counter ................................................................................... 29
4.2.4 Multiplexer ............................................................................. 31
BAB V: KESIMPULAN DAN SARAN ............................................................ 32
5.1 Keismpulan ...................................................................................... 32
5.2 Saran ................................................................................................ 33
Daftar Pustaka ................................................................................................. 34
Lampiran ......................................................................................................... 35

vi
 DAFTAR GAMBAR

Gambar 2.1 Gerbang AND

Gambar 2.2 Gerbang OR
Gambar 2.3 Gerbang NOT
Gambar 2.4 Gerbang NAND
Gambar 2.5 Gerbang NOR
Gambar 2.6 Gerbang XOR
Gambar 2.7 Gerbang XNOR
Gambar 2.8 Simbol logika RS Flip Flop
Gambar 2.9 Simbol logika JK Flip Flop
Gambar 2.10 D Flip Flop
Gambar 2.11 Rangkaian T Flip Flop
Gambar 2.12 Diagram blok Counter
Gambar 2.13 Rangkaian Counter Sinkron
Gambar 2.14 Rangkaian Counter Sinkron 2
Gambar 2.15 Up Counter Sinkron 3 bit
Gambar 2.16 Rangkaian Down Counter Sinkron 3 bit
Gambar 2.17 Rangkaian Up/Down Counter Sinkron 3 bit
Gambar 2.18 Simbol Multiplexer 4 to 1
Gambar 2.19 Rangkaian Multiplexer 4 to 1
Gambar 2.20 Simbol Demultiplexer 1 to 4
Gambar 2.21 Rangkaian Demulti plexer 1 to 4
Gambar 3.22 Rangkaian RS Flip-flop menggunakan gerbang NOR
Gambar 3.23 Rangkaian RS Flip-flop menggunakan gerbang NAND
Gambar 3.24 Rangkaian Up Counter 3 bit
Gambar 3.25 Multiplexer 2 select line
Gambar 4.26 Rangkaian logika
̅ + CD
Gambar 4.27 Rangkaian logika F = A + BC ̅
Gambar 4.28 Rangkaian RS Flip Flop menggunakan gerbang NOR
Gambar 4.29 Rangkaian RS Flip Flop menggunakan gerbang NAND
Gambar 4.30 Rangkaian Up Counter 3 bit (3.26 Modul)

vii
Gambar 4.31 Rangkaian Up Counter 3 bit (hasil perhitungan menggunakan K-map)
Gambar 4.32 Rangkaian Multiplexer 2 select line
Gambar 4.33 Rangkaian Multiplexer 4 to 1 (child sheet)

viii
 DAFTAR TABEL

Tabel 2.1 Tabel kebenaran Gerbang AND

Tabel 2.2 Tabel kebenaran Gerbang OR
Tabel 2.3 Tabel kebenaran Gerbang NOT
Tabel 2.4 Tabel kebenaran Gerbang NAND
Tabel 2.5 Tabel kebenaran Gerbang NOR
Tabel 2.6 Tabel kebenaran Gerbang XOR
Tabel 2.7 Tabel kebenaran Gerbang XNOR
Tabel 2.8 Tabel kebenaran Multiplexer 4 to 1
Tabel 2.9 Tabel kebenaran Demultiplexer 1 to 4
̅ + CD
Tabel 4.10 Tabel kebenaran rangkaian logika F = A + BC ̅
Tabel 4.11 Tabel kebenaran hasil simulasi rangkaian RS FLIP FLOP (NOR)
Tabel 4.12 Tabel kebenaran hasil simulasi rangkaian RS FLIP FLOP (NAND)
Tabel 4.13 Tabel kebenaran hasil simulasi rangkaian Up Counter 3 bit (terdapat
pada modul dan hasil perhitungan saat praktikum)
Tabel 4.14 Tabel kebenaran hasil simulasi rangkaian Multiplexer saat praktikum
̅̅̅̅CD
Tabel 4.15 Tabel karnaugh map persamaan logika F = AB ̅ +A
̅ BD
̅ + BC
̅D +
̅
AB + ACD + AB
Tabel 4.16 Tabel kebenaran hasil simulasi rangkaian RS FLIP FLOP (NOR) saat
praktikum
Tabel 4.17 Tabel kebenaran Gerbang NOR
Tabel 4.18 Tabel kebenaran hasil simulasi rangkaian RS FLIP FLOP (NAND)
saat praktikum
Tabel 4.19 Tabel kebenaran Gerbang NAND
Tabel 4.20 Tabel kebenaran 3 bit (3 angka biner A, B dan C) saat merangkai
rangkaian up counter pada praktikum
Tabel 4.21 Hasil kalkulasi setiap huruf biner nya (current state & next state)
terhadap tabel kebenaran JK flip flop
Tabel 4.22 Karnaugh map dan hasil nya

ix
 BAB I
PENDAHULUAN

1.1 Latar Belakang

Ilmu fisika merupakan salah satu rumpun ilmu yang telah menghasilkan
berbagai produk untuk meringankan pekerjaan manusia, yaitu salah satu nya adalah
elektronika digital. Elektronika digital merupakan sistem elektronika yang
menggunakan isyarat digital. Elektronika digital adalah representasi dari aljabar
boolean dan digunakan di komputer, telpon genggam dan berbagai produk
konsumen lainnya. Dalam sebuah sirkuit digital, sinyal direpresentasikan dengan
satu dari dua macam kondisi yaitu 1 (high, active, true,) dan 0
(low, nonactive, false). Dalam rangkaiannya, akan dibutuhkan suatu gerbang logika
yang terbuat dari jutaan transistor pada mikroprosesor. Gerbang logika memiliki
satu atau lebih masukan (input) dan sebuah keluaran (output). Pada praktikum kali
ini digunakan aplikasi Proteus 8 Pro untuk merangkai rangkaian digital.

1.2 Rumusan Masalah

1.2.1 Bagaimana prinsip gerbang logika
1.2.2 Bagaimana cara menurunkan gerbang logika dalam rangkaian digital
1.2.3 Bagaimana karakteristik dan cara kerja rangkaian sekuensial (flip flop dan
counter)
1.2.4 Bagaimana cara mendesain rangkaian counter dari rangkaian flip flop
1.2.5 Bagaimana karakteristik dan cara kerja rangkaian kombinasi yaitu
multiplexer

1.3 Tujuan
Tujuan dari praktikum “Elektronika Digital” kali ini agar dapat memahami
prinsip gerbang logika, mampu menurunkan gerbang logika dalam rangkaian
digital, dapat memahami karakteristik dan cara kerja rangkaian sekuensial (flip flop
dan counter), mampu mendesain rangkaian counter dari rangkaian flip flop, serta
dapat memahami karakteristik dan cara kerja rangkaian kombinasi yaitu
multiplexer.

1
 BAB II
TINJAUAN PUSTAKA

2.1 Gerbang Logika

Gerbang - gerbang logika dasar merupakan elemen dari rangkaian digital dan
rangkaian digital merupakan kesatuan dari gerbang-gerbang logika dasar yang
membentuk fungsi pemrosesan sinyal digital. Gerbang dasar logika terdiri dari 3
gerbang utama, yaitu Gerbang AND, Gerbang OR dan Gerbang NOT. Gerbang
lainnya seperti Gerbang NAND, Gerbang NOR, Gerbang XOR dan Gerbang
XNOR merupakan kombinasi dari 3 gerbang logika utama tersebut.
(Sugiartowo,2018)
2.1.1 Gerbang AND
Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki 2
buah saluran masukan atau lebih dan sebuah saluran keluaran. Suatu gerbang
AND akan menghasilkan sebuah keluaran biner tergantung dari kondisi masukan
dan fungsinya. Prinsip kerja dari gerbang AND adalah kondisi keluaran akan
berlogika 1 bila semua saluran masukan berlogika 1. Selain itu keluaran akan
berlogika 0. (Sugiartowo,2018)

Gambar 2.1 Gerbang AND

Tabel kebenaran Gerbang AND adalah sebagai berikut:

Input Output
A B Y = A.B
0 0 0
0 1 0
1 0 0
1 1 1
Tabel 2.1 Tabel kebenaran Gerbang AND

2
2.1.2 Gerbang OR
Gerbang OR merupakan salah satu gerbang logika dasar yang memiliki 2
buah saluran masukan atau lebih dan sebuah saluran keluaran . Berapapun jumlah
saluran masukan yang dimiliki oleh sebuah gerbang OR, maka tetap memiliki
prinsip kerja yang sama dimana kondisi keluarannya akan berlogika 1 bila salah
satu atau semua saluran masukannya berlogika 1. Selain itu output berlogika 0.
(Sugiartowo,2018)

Gambar 2.2 Gerbang OR

Tabel kebenaran Gerbang OR adalah sebagai berikut:

Input Output
A B Y = A+B
0 0 0
0 1 1
1 0 1
1 1 1
Tabel 2.2 Tabel kebenaran Gerbang OR

2.1.3 Gerbang Inverter (NOT)

Gerbang NOT sering disebut dengan gerbang inverter. Gerbang ini
merupakan gerbang logika yang paling mudah diingat. Gerbang NOT memiliki 1
buah saluran masukan (input) dan 1 buah saluran keluaran (output). Gerbang NOT
akan selalu menghasilkan nilai logika yang berlawanan dengan kondisi logika
pada saluran masukannya. Bila pada saluran masukannya berlogika 1 maka pada
saluran keluarannya akan berlogika 0 dan sebaliknya, bila pada saluran
masukannya berlogika 0 maka pada saluran keluarannya akan berlogika 1.
(Sugiartowo,2018)

3
 Gambar 2.3 Gerbang NOT

Tabel kebenaran Gerbang NOT adalah sebagai berikut:

Input Output
A Y
0 1
1 0
Tabel 2.3 Tabel kebenaran Gerbang NOT

2.1.4 Gerbang NAND

Gerbang NAND adalah pengembangan dari gerbang AND. Gerbang ini
sebenarnya adalah gerbang AND yang pada keluaranya dipasang gerbang NOT.
Untuk lebih jelasnya lihat gambar 2.4 yang menunjukan penggabungan yang
dilakukan dan simbol dari NAND. Tabel kebenaran dari gerbang NAND yang
merupakan kebalikan dari gerbang AND dapat dilihat dalam tabel 2.4.
(Sugiartowo,2018)

Gambar 2.4 Gerbang NAND

Tabel kebenaran Gerbang NAND adalah sebagai berikut:

Input Output
A B ̅ .B
Y=A ̅
0 0 1
0 1 1
1 0 1
1 1 0
Tabel 2.4 Tabel kebenaran Gerbang NAND

4
2.1.5 Gerbang NOR
Gerbang NOR adalah pengembangan dari gerbang OR. Pengembangan ini
berupa pemasangan gerbang NOT pada keluaran dari gerbang OR. Gambar 2.5
menunjukan gabungan ini beserta simbol dari gerbang NOR. Karena pada
dasarnya gerbang OR yang keluaranya dibalik maka tabel kebenarannya adalah
kebalikan dari tabel kebenaran gerbang OR. (Sugiartowo,2018)

Gambar 2.5 Gerbang NOR

Tabel kebenaran Gerbang NOR adalah sebagai berikut:

Input Output
A B ̅ +B
Y=A ̅
0 0 1
0 1 0
1 0 0
1 1 0
Tabel 2.5 Tabel kebenaran Gerbang NOR

2.1.6 Gerbang XOR

Gerbang XOR Gerbang XOR singkatan dari Exclusive OR dimana jika
masukanya berlogika sama maka keluaranya akan berlogika 0 dan sebaliknya jika
masukanya berlogika beda maka keluaranya akan berlogika 1. (Sugiartowo,2018)

Gambar 2.6 Gerbang XOR

Tabel kebenaran Gerbang XOR adalah sebagai berikut:

Input Output
A B Y = A⨁B

5
 0 0 0
0 1 1
1 0 1
1 1 0
Tabel 2.6 Tabel kebenaran Gerbang XOR

2.1.7 Gerbang XNOR

Gerbang XNOR singkatan dari Exclusive NOT OR adalah kebalikan dari
gerbang XOR dimana jika masukanya berlogika sama maka keluarnya akan
berlogika 1 dan sebaliknya jika masukanya berlogika beda maka keluaranya akan
berlogika 0. (Sugiartowo,2018)

Gambar 2.7 Gerbang XNOR

Tabel kebenaran Gerbang XNOR adalah sebagai berikut:

Input Output
A B ̅ ⨁B
Y=A ̅
0 0 1
0 1 0
1 0 0
1 1 1
Tabel 2.7 Tabel kebenaran Gerbang XNOR

2.1.8 Peta Karnaugh

Peta Karnaugh adalah diagram yang terdiri dari sejumlah segiempat
bersebelahan yang mengkikuti pola 2n dengan n = 1, 2, 3, ..., k. untuk
menyederhanakan ungkapan boole dari suatu rangkaian logika digunakan suatu
Teknik pelingkaran pada peta karnaugh tersebut. Pelingkaran ini menggunakan
sifat adjacent dari segiempat yang bersebelahan dan mengikuti pola 2k dengan k
= 0, 1, 2, 3, ..., n. Pelingkaran dapat dilakukan secara vertikal maupun horizontal

6
 dan hasil pelingkaran akan ditampilkan dalam bentuk operasi penjumlahan. Hasil
inilah yang merupakan bentuk sederhana dari ungkapan boole suatu rangkaian
logika. Dua kolom atau baris pada peta karnaugh dikatakan adjacent satu sama
lain jika variabel keduanya hanya berbeda satu variable, sehingga variabel itu
dapat dihilangkan dan akibatnya fungsi logika itu menjadi lebih sederhana
(Nripendra, 1993)

2.2 Rangkaian Sekuensial

Salah satu rangkaian logika yang sangat bermanfaat yaitu rangkaian logika
sekuensial yang di interkoneksikan untuk penyimpanan, pewaktu, perhitungan dan
47 pengurutan. Bentuk dasar dari rangkaian logika sekuensial adalah rangkaian flip-
flop yang dirangkai dari gerbang logika seperti NAND dan AND. Nama lain dari
flip-flop adalah multivibrator bistabil, dimana keluarannya adalah suatu tegangan
rendah (0) atau tinggi (1). Keluaran ini tetap rendah atau tinggi selama belum ada
masukkan yang merubah keadaan tersebut. Rangkaian yang bersangkutan harus di-
drive (dikendalikan) oleh satu masukkan yang disebut pemicu (trigger). Keadaan
tersebut akan berubah kembali bila ada masukkan pemicu lagi. Ada tiga jenis
multivibrator,yaitu: astabil, monostabil, dan bistabil. Pada bagian ini hanya
membahas multivibrator bistabil (flip-flop). Berdasarkan cara penyimpanannya
flip-flop dapat digolongkan atas: RS Flip-flop, JK Flip-flop, D Flip-flop, dan T Flip-
flop. (Laboratorium Pengukuran, Keandalan, Resiko dan Keselamatan Teknik
Fisika ITS, 2020)
2.2.1 RS Flip Flop
RS flip-flop yaitu rangkaian flip-flop yang mempunyai 2 jalan keluar Q dan
̅ symbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang
Q
lain. RS-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan
S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada
̅ pada logika 1. Bila R diberi logika 1 dan S diberi logika 0
pada logika 0 dan Q
̅ pada
maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q
logika 0. (Halim, 2015)

7
 Gambar 2.8 Simbol logika RS Flip Flop

2.2.2 JK Flip Flop

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK
FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master
Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan
IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah
JK flip-flop dimana layoutnya dapat dilihat pada Vodemaccum IC (Data bookc
IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai
kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan
terjadi perubahan pada output. (Halim,2015)

Gambar 2.9 Simbol logika JK Flip Flop

2.2.3 D Flip Flop

D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada
reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock
berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka
D flip-flop akan berada pada keadaan reset atau output Q berlogika 0.
(Halim,2015)

Gambar 2.10 D Flip Flop

8
2.2.4 2
Merupakan modifikasi dari JK flip-flop, dengan menggabungkan kedua
masukan J dan K sehinga keluaran akan berubah-ubah sesuai perubahan pada
clock-nya. Rangkaian T flip-flop dapat dilihat pada Gambar 2.11. (Laboratorium
Pengukuran, Keandalan, Resiko dan Keselamatan Teknik Fisika ITS, 2020)

Gambar 2.11 Rangkaian T Flip Flop

2.2.5 Counter
Counter adalah rangkaian penghitung ataupencacah digital yang merupakan
rangkaian dari “clock” sekuensial yang hampir sama. Terdiri dari flip-flop dan
juga gerbang kombinasi dengan system sambungan umpan balik (feedback) yaitu
suatuistilah untuk digunakan di elektronika digital padasaat menghitung logika.
Gerbang logika didalam counter dihubungkan dengan masing-masingsaluran
untuk memproduksi penjelasan gerbang awal dari kondisi sekuensial biner. Pada
umumnya counter digunakan untuk menghitung banyaknya pulsa yang dimasukan
pada suatu rangkaian digital. Pada peralatan elektronika hampir seluruh
menggunakan sistem digital yang rangkaiannya berisi suatu alat yang bisa
mengontrol urutan operasi program. Alat itu disebut dengan pencacah atau
counter. (Utama,2019)
Dasardh (2020:3.24) menegaskan “Penghitung pada dasarnya digunakan
untuk menghitung jumlah pulsa clock yang diterapkan. itu juga dapat digunakan
untuk pengukuran waktu pembagifrekuensi. pengukuran frekuensi. Pengukuran
rentang, lebar pulsa dan generator bentuk gelombang.” Penghitung adalah register
yang mampu menghitung jumlah pulsa clock yang tiba pada input clock-nya.
Menurut jumlah pulsa yang dapat dicacah. Hitung mewakili jumlah pulsa clock
yang tiba. Urutan kondisi yang ditentukan muncul sebagai output penghitung.

9
 Gambar 2.12 Diagram blok Counter

Menurut pengaktifan elemen penyimpanan pencacah adalah flip-flop,

terdapat pencacah tak serempak atau tak sinkron (asynchronous counter) dan ada
juga pencacah jenis serempak atau sinkron (synchronous counter). Pada
asynchronous counter penyusunan elemenya yakni flip-flop yang bekerjasama
sekali tidak serempak atau tidak sinkron padasaat pencacah tersebut diberikan
input pulsa. Namun pada synchronous counter penyusunan elemennya bekerja
secara bersamaan disaat adapulsa masuk ke inputnya. Dadlam perancangan kedua
pencacah tersebut prosedurnya agak berbeda. Untuk synchronous counter
menggunakan prosedur perancangan yang sama dengan prosedur rangkaian
sekuensial seperti yang dijelaskan padahalaman sebelumnya. Lalu pada
asynchronous counter menggunakan prosedur perancangan yang sederhana.
2.2.5.1 Rangkaian Counter Sinkron
Perhitungan pada counter sinkron adalah disetiap flip-flop nya menerima
input Clock di saat yang bersamaan (Dasaradh Ramiah K., 2020: 207), karena
counter sinkron ini dirangkai secara parallel.Sedangkan menurut Soumitra
Kumar Mandal (2019: 3.64) “Penghitung sinkron diatur sedemikianrupa
sehingga semua flip-flop di penghitung dipicusecara bersamaan dan semua bit
keluaran jugamengubah keadaan secara bersamaan.” Dengan hal ini, semua flip-
flop di penghitung sinkron akan berubah statusnya secara bersamaan. Hal ini
dapat terjadi ketika Clock terhubung dengan semua flip-flop sehingga semua flip-
flop meneriman Clock Pulse yang sama dalam waktu yang bersamaan.

Gambar 2.13 Rangkaian Counter Sinkron

10
 Pada gambar diatas menunjukkan bahwa input Clock terhubung langsung
dengan empat flip-flop dan kedua input J-K tinggi. Dengan itu, J-K flip-flop akan
beroperasi dalam mode toggle dan pola frekuensi divide-by-two dapat diperoleh
dari output masing-masing flip-flop. Sirkuit ini tidak bisa dijadikan sebagai
penghitung. Untuk mencapaiurutan biner, input J-K dari flip-flop akan
dihubungkan ke output tahap sebelumnya secara langsung atau dengan beberapa
pengaturan khusus. Dalam Counter Sinkron juga terdapat istilah carry
propagation delay, yang dimana terdapat perbedaan manipulasi gerbang yang
menyebabkan perbedaan waktu tunda. Counter sinkron ini secara logis mengatur
flip-flop dan gerbang logika AND untuk mengimplementasikan fungsi
perhitungan tersebut. Dengan ini, Counter Sinkron bisa dikatakan lebih cepat
pengoperasiannya dibandingkan dengan Counter Asinkron, karena setiap flip-
flop nya tidak menerima input dari Clock secara bersamaan. (Utama,2019)

Gambar 2.14 Rangkaian Counter Sinkron 2

a) Up Counter
Pada counter sinkron, sumber clock diberikan pada masing-masing
masukan clock dari flip-flop penyusunnya, sehingga apabila ada perubahan
pulsa dari sumber, maka perubahan tersebut akan memicu seluruh flip-flop
secara bersama-sama. Dapat dilihat pada Gambar 2.15. (Laboratorium
Pengukuran, Keandalan, Resiko dan Keselamatan Teknik Fisika ITS,2020)

Gambar 2.15 Up Counter Sinkron 3 bit

11
 Sebuah counter disebut sebagai up counter jika dapat menghitung secara
berurutan mulai dari bilangan terkecil sampai bilangan terbesar. Contoh: 0-
1-2-3-4-5-6-7-0-1-2- .... Sedangkan down counter adalah counter yang
dapat menghitung secara berurutan dari bilangan terbesar ke bilangan
terkecil. (Laboratorium Pengukuran, Keandalan, Resiko dan Keselamatan
Teknik Fisika ITS, 2020)

b) Down Counter
Berdasarkan tabel PS/NS, dapat dilihat bahwa down counting merupakan
kebalikan dari up counting, sehingga rangkaiannya masih tetap
menggunakan rangkaian up counter, hanya keluarannya diambilkan dari Q
masing-masing flip-flop. Bentuk rangkaian down counter yaitu pada
Gambar 2.16. (Laboratorium Pengukuran, Keandalan, Resiko dan
Keselamatan Teknik Fisika ITS, 2020)

Gambar 2.16 Rangkaian Down Counter Sinkron 3 bit

c) Up-Down Counter
Rangkaian up/down counter merupakan gabungan dari up counter dan down
counter. Rangkaian ini dapat menghitung bergantian antara up dan down
karena adanya masukan eksternal sebagai control yang menentukan saat
menghitung up atau down. Pada Gambar 2.17 ditunjukkan rangkaian
up/down counter sinkron 3 bit. Jika masukan CNTRL bernilai ‘1’ maka
counter akan menghitung naik (up), sedangkan jika masukan CNTRL
bernilai ‘0’, counter akan menghitung turun (down). (Laboratorium
Pengukuran, Keandalan, Resiko dan Keselamatan Teknik Fisika ITS, 2020)

12
 Gambar 2.17 Rangkaian Up/Down Counter Sinkron 3 bit

2.2.5.2 Rangkaian Counter Asinkron

Pencacah Asinkron bekerja dengan menyusunseri flip-flop dalam
keadaan toggle secara bersamaan. Keluaran tiap-tiap flip-flop digunakan sebagai
clock untuk flip-flop berikutnya secara berurutan. Hal ini menyebabkan flip-flop
berubah secara asinkron, seperti gelombang. (Ratih Listiyarini, 2019: 104)
Pencacah Asinkron dikenal dengan nama pencacah ripple (ripple
counter). Pada pencacah asinkron, flip-flop akan berguling (berubah kondisi dari
0 ke 1) atau sebaliknya secara berurutan. Hal ini disebabkan karena flip-flop yang
paling ujung saja yang dikendalikan oleh sinyal clock. Sedangkan sinyal untuk
flip-flop yang lainya diambil dari masing-masing flip flop sebelumnya.
(Utama,2019)

2.3 Rangkaian Kombinasional

Rangkaian kombinasional adalah rangkaian yang nilai keluaranya (output)
tergantung pada nilai masukanya (input). Rangkaian kombinasional tidak memiliki
sifat memori, maka nilai keluaran rangkaian di suatu waktu hanya ditentukan oleh
nilai dari masukanya di waktu tersebut. Contoh dari rangkaian kombinasional:
Comparator, Adder, Multiplexer, Demultiplexer, Encoder dan Decoder.
(Sugiartowo,2018)
2.3.1 Multiplexer
Multiplexer sering disebut MUX, merupakan rangkaian yang berfungsi
memilih data (data selector) yang ada pada masukanya (I), untuk disalurkan ke
keluaranya (Y) dengan bantuan sinyal pemilih atau sinyal kontrol (S). Berikut
simbol dan tabel kebenaran rangkaian multiplexer. (Sugiartowo,2018)

13
 Gambar 2.18 Simbol Multiplexer 4 to 1

Dilihat dari masukan dan keluaran dari sebuah multiplexer 4 to 1, dapat dibuat
tabel kebenaran seperti tabel 2.8 dibawah ini :
S1 S0 Y
0 0 I0
0 1 I1
1 0 I2
1 1 I3
Tabel 2.8 Tabel kebenaran Multiplexer 4 to 1

Multiplexer pada dasarnya adalah rangkaian berbentuk AND-OR atau SOP.

Berdasarkan tabel kebenaranya, maka dapat diperoleh kelompok/suku persamaan
SOP:
𝑌 = ̅𝑆̅̅1̅. 𝑆̅0 . 𝐼0 + 𝑆̅1 . 𝑆0 . 𝐼1 + 𝑆1 . 𝑆̅0 . 𝐼2 + 𝑆1 . 𝑆0 . 𝐼3
Berdasarkan persamaan diatas maka realisasi rangkaian MUX 4 to 1 dapat disusun
sebagai berikut:

Gambar 2.19 Rangkaian Multiplexer 4 to 1

(Sugiartowo,2018)

14
 2.3.2 Demultiplexer
Demultiplexer sering disebut dengan DEMUX, fungsi rangkaian
demultiplexer merupakan kebalikan dari fungsi rangkaian multiplexer.
Demultiplexer merupakan rangkaian yang berfungsi menyalurkan data yang ada
pada masukanya ke salah satu dari beberapa keluaranya dengan bantuan sinyal
pemilih atau sinyal kontrol (S). (Sugiartowo,2018)

Gambar 2.20 Simbol Demultiplexer 1 to 4

Dilihat dari masukan dan keluaran dari sebuah demultiplexer 1 to 4, dapat dibuat
tabel kebenaran seperti tabel 2.9 dibawah ini:
𝑆1 𝑆0 𝑌̅0 𝑌̅1 𝑌̅2 𝑌̅3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
Tabel 2.9 Tabel kebenaran Demultiplexer 1 to 4

Demultiplexer pada dasarnya adalah kumpulan rangkaian gerbang AND.

Berdasarkan tabel 2.9. Dapat diperoleh persamaan keluaran DEMUX 1 to 4 adalah:
𝑌 = ̅𝑆̅̅1̅. 𝑆̅0 . 𝐼 + 𝑆̅1 . 𝑆0 . 𝐼 + 𝑆1 . 𝑆̅0 . 𝐼 + 𝑆1 . 𝑆0 . 𝐼
Berdasarkan persamaan keluaranya, realisasi rangkaian DEMUX 1 to 4 dapat
disusun seperti gambar rangkaianya seperti berikut :

15
Gambar 2.21 Rangkaian Demulti plexer 1 to 4
(Sugiartowo,2018)

16
 BAB III
METODOLOGI

3.1 Alat dan Bahan

Peralatan yang dibutuhkan untuk praktikum ini adalah Software Proteus 8
Professional. Sedangkan komponen yang dibutuhkan pada rangkaian Proteus
adalah sebagai berikut.
1. Multimeter
2. IC 7404, 7432, 7408
3. LED
4. Power Supply

3.2 Langkah Kerja

Instruksi untuk melakukan praktikum ini adalah sebagai berikut
3.2.1 Gerbang Logika
1. Buatlah rangkaian logika seperti berikut ini dengan menggunakan
Software Proteus 8 Professional.
̅B
F=A ̅ CD
̅+A
̅ BD
̅ + BC
̅ D + AB + ACD + AB
̅
2. Sederhanakan rangkaian tersebut dengan K-map dan buat rangkaiannya.
3. Beri perlakuan pada rangkaian dengan memberikan kondisi high & low
sesuai dengan nilai bit yang yang anda tentukan.
4. Amati nyala LED (posisi LED akan ditentukan oleh asisten). Selidiki
apakah sesuai dengan logika dan kondisi yang diberikan.
5. Apabila tidak sesuai gunakan multimeter untuk mengukur tegangan pada
LED yang tidak sesuai tersebut.
6. Buat tabel percobaan untuk percobaan tersebut.

3.2.2 Flip Flop

1. Rangkaialah RS Flip-flop menggunakan gerbang NOR. Buatlah
rangkaian RS Flip-flop menggunakan gerbang NOR pada Proteus 8 Pro
seperti gambar di bawah ini

17
 Gambar 3.22 Rangkaian RS Flip-flop menggunakan gerbang NOR

2. Rangkaian RS Flip-flop menggunakan gerbang NAND. Buatlah

rangkaian RS Flip-flop menggunakan gerbang NAND pada Proteus 8
Pro seperti gambar di bawah ini

Gambar 3.23 Rangkaian RS Flip-flop menggunakan gerbang NAND

3. Buatlah tabel kebenaran hasil percobaan tersebut dan bandingkan dengan

tabel kebenarannya.

3.2.3 Counter
1. Buat rangkaian seperti Gambar 3.24.

Gambar 3.24 Rangkaian Up Counter 3 bit

18
 2. Buatlah rangkaian Up Counter sinkron 3bit dengan menggunakan metode
K-Map
3. Bandingkan rangkaianmu dengan Gambar 3.24.
4. Analisis apakah ada perbedaan hasil rangkaianmu dengan Gambar 3.24.
5. Aktifkan rangkaian pada Gambar 3.24 dan catat data dengan membuat
tabel hubungan antara masukan dan keluaran pada rangkaian
6. Analisis tabel kebenaran rangkaian pada Gambar 3.24.

3.2.4 Multiplexer
1. Susun rangkaian multiplexer 2 select line seperti Gambar 3.25.

Gambar 3.25 Multiplexer 2 select line

2. Catat sinyal keluaran yang terjadi untuk beberapa kombinasi data

selector.
3. Buat tabel kebenaran dari hasil keluaran.
4. Bandingkan hasil keluaran rangkaian anda dengan tabel kebenaran.
5. Analisis hasil keluaran, masing-masing praktikan harus berbeda.

19
 BAB IV
HASIL DAN PEMBAHASAN

4.1 Hasil
Setelah dilakukannya praktikum menggunakan simulasi dari Software Proteus
8 Professional, berikut hasil yang didapatkan pada masing-masing rangkaian yang
telah dibuat saat praktikum.
4.1.1 Gerbang Logika

Gambar 4.26 Rangkaian logika

F = ̅̅̅̅
ABCD ̅+A
̅ BD
̅ + BC
̅ D + AB + ACD + AB
̅

̅ + CD
Gambar 4.27 Rangkaian logika F = A + BC ̅

20
 ̅ + CD
F = A + BC ̅
Nilai Input Output
Desimal A B C D (LED)
0 0 0 0 0 Mati
1 0 0 0 1 Mati
2 0 0 1 0 Nyala
3 0 0 1 1 Mati
4 0 1 0 0 Nyala
5 0 1 0 1 Nyala
6 0 1 1 0 Nyala
7 0 1 1 1 Mati
8 1 0 0 0 Nyala
9 1 0 0 1 Nyala
10 1 0 1 0 Nyala
11 1 0 1 1 Nyala
12 1 1 0 0 Nyala
13 1 1 0 1 Nyala
14 1 1 1 0 Nyala
15 1 1 1 1 Nyala
̅ + CD
Tabel 4.10 Tabel kebenaran rangkaian logika F = A + BC ̅

4.1.2 Flip Flop

Gambar 4.28 Rangkaian RS Flip Flop menggunakan gerbang NOR

21
 Gambar 4.29 Rangkaian RS Flip Flop menggunakan gerbang NAND

RS FLIP FLOP (NOR)

Input NOR Output
Kondisi
A B = Y' Y = A' B' Y Y'
Kombinasi 1 0 0 1 0 1 0
Kombinasi 2 0 1 0 0 0 1
Kombinasi 3 1 0 0 1 0 0
Kombinasi 4 0 0 1 1 1 0
Kombinasi 5 1 1 0 0 0 1
Tabel 4.11 Tabel kebenaran hasil simulasi rangkaian RS FLIP FLOP
(NOR)

RS FLIP FLOP (NAND)

Input NAND Output
Kondisi
A B = Y' Y = A' B' Y Y'
Kombinasi 1 0 1 1 0 1 1
Kombinasi 2 1 0 1 1 1 0
Kombinasi 3 0 0 1 1 1 0
Kombinasi 4 1 1 0 0 0 1
Kombinasi 5 1 1 0 1 0 1
Tabel 4.12 Tabel kebenaran hasil simulasi rangkaian RS FLIP FLOP
(NAND)

4.1.3 Counter

Gambar 4.30 Rangkaian Up Counter 3 bit (3.26 Modul)

22
 Gambar 4.31 Rangkaian Up Counter 3 bit (hasil perhitungan
menggunakan K-map)

(Logics State) Output (7 Seg)

Rangkaian
Rangkaian
(Hasil
Input (Terdapat
A B C Perhitungan
Pada
Saat
Modul)
Praktikum)
0 0 0 0 0
0 0 1 1 1
POWER 0 1 0 2 2
0 1 1 3 3
1 0 0 4 4
1 0 1 5 5
1 1 0 6 6
1 1 1 7 7
Tabel 4.13 Tabel kebenaran hasil simulasi rangkaian Up Counter 3 bit
(terdapat pada modul dan hasil perhitungan saat praktikum)

4.1.4 Multiplexer

Gambar 4.32 Rangkaian Multiplexer 2 select line

23
 Gambar 4.33 Rangkaian Multiplexer 4 to 1 (child sheet)

Input Output
S0 S1 D0 D1 D2 D3 X Ket
0 0 0 0 atau 1 0 atau 1 0 atau 1 0
D0
0 0 1 0 atau 1 0 atau 1 0 atau 1 1
0 1 0 atau 1 0 0 atau 1 0 atau 1 0
D1
0 1 0 atau 1 1 0 atau 1 0 atau 1 1
1 0 0 atau 1 0 atau 1 0 0 atau 1 0
D2
1 0 0 atau 1 0 atau 1 1 0 atau 1 1
1 1 0 atau 1 0 atau 1 0 atau 1 0 0
D3
1 1 0 atau 1 0 atau 1 0 atau 1 1 1
Tabel 4.14 Tabel kebenaran hasil simulasi rangkaian Multiplexer saat
praktikum

24
4.2 Pembahasan
4.2.1 Gerbang Logika
Pada praktikum bagian gerbang logika, pertama dibuat rangkaian logika
̅B
dengan persamaan yang telah diberikan di dalam modul, yaitu F = A ̅ CD
̅ +A
̅ BD
̅
̅ D + AB + ACD + AB
+ BC ̅ . Rangkaian ini dibuat menggunakan software proteus
8 pro (gambar 4.26). Kemudian persamaan logika tersebut disederhanakan
menggunakan perhitungan karnaugh map, berikut adalah tabel karnaugh map dan
pengelompokannya untuk menyederhanakan persamaan
̅̅̅̅CD
Karnaugh Map F = AB ̅ +A
̅ BD
̅ + BC
̅ D + AB + ACD + AB
̅
̅̅̅̅
AB ̅B
A AB ̅
AB
̅̅̅̅
CD 0 1 1 1
̅D
C 0 1 1 1
CD 0 0 1 1
̅
CD 1 1 1 1

Tabel 4.15 Tabel karnaugh map persamaan logika F = ̅̅̅̅

ABCD ̅+A
̅ BD
̅ + BC
̅D +
̅
AB + ACD + AB

Setelah dilakukan penyederhanaan persamaan logika menggunakan

karnaugh map dihasilkan persamaan logika yang lebih sederhana, yaitu F = A +
̅ + CD
BC ̅ . Kemudian rangkaian dari persamaan logika ini dibuat lagi dengan
menggunakan software proteus 8 pro (gambar 4.27).
Rangkaian ini dirangkai dengan prinsip atau teori yang sudah ada. Untuk
gerbang logika OR yaitu untuk pertambahan lebih dari 1 input, gerbang logika
AND yaitu untuk perkalian lebih dari 1 input dan gerbang logika NOT untuk
memberikan output yang berlawanan dari inputnya. Maka dari itu dalam
̅ + CD
merangkai rangkaian dari persamaan logika F = A + BC ̅ dibutuhkan 1
̅ dan CD
gerbang logika OR 3 input untuk menjumlahkan A, BC ̅ , dibutuhkan
komponen gerbang logika 3 input dikarenakan menyesuaikan persamaan yang
memiliki 3 wires untuk dijumlahkan. Lalu 2 gerbang logika AND 2 input untuk
̅ serta perkalian antara C dan D
perkalian antara B dan C ̅ , dibutuhkan gerbang

25
 ̅
logika dengan 2 input dikarenakan akan meng”kali”kan 2 wires yaitu B dengan C
̅ . Kemudian dibutuhkan 2 gerbang logika NOT untuk
serta juga C dengan D
̅ dan D
menghasilkan output berupa “bar” atau kebalikan dari inputnya, seperti C ̅.
NOT ini diletakan sebelum gerbang logika AND, karena dalam gerbang logika
̅ dan D
AND ada yang dibutuhkan input berupa C ̅.
Pada simulasi ini, A, B, C dan D yang merupakan bilangan biner yang akan
di kombinasi dengan urut dari nilai desimal 0 sampai 15 (karena 4 bit). Kombinasi
bilangan biner pada rangkaian ini digunakan komponen logicstate, yaitu
komponen yang bisa memberi input kepada gerbang logika yang disambungnya
dengan nilai 0 (low) atau 1 (high). Sehingga dengan logicstate kita bisa mengatur
kombinasi 0000 sampai 1111.
Kemudian output dari rangkaian ini diberikan LED yang dapat menyala atau
mati tergantung dari kombinasi biner yang kita berikan pada rangkaian logika ini.
Dapat dilihat berdasarkan tabel kebenaran dari hasil simulasi rangkaian logika ini
(Tabel 4.10), didapatkan bahwa pada kombinasi biner 0000 (0), 0001 (1), 0011
(3), dan 0111 (7) lampu LED akan dalam kondisi mati. Sedangkan sisa kombinasi
biner yang lainnya, lampu LED akan dalam kondisi menyala. Jika outputnya
menggunakan logicprobe arti dari lampu LED menyala adalah nilai yang keluar
pada logicprobe merupakan 1 (high) sedangkan sebaliknya jika lampu LED mati
artinya nilai yang keluar pada logicprobe bernilai 0 (low).

4.2.2 Flip Flop

Pada simulasi ini rangkaiannya dibuat menjadi 2 rangkaian RS flip flop
dengan menggunakan 2 gerbang logika yang berbeda yaitu dengan menggunakan
gerbang logika NOR dan NAND, seperti pada gambar 4.28 dan 4.29. Kemudian
hasil output dari hasil simulasi pada rangkaian RS flip flop dengan menggunakan
gerbang logika NOR dan NAND dicatat dan kemudian dihasilkan tabel kebenaran
dari hasil simulasi rangkaian (tabel 4.11 dan 4.12).
Gerbang logika NOR memiliki kesamaan dengan gerbang logika OR yaitu
penjumlahan lebih dari 1 input. Tetapi pada gerbang logika NOR hasil output yang
dihasilkan berbeda dengan gerbang logika OR. Hasil output gerbang logika NOR

26
merupakan hasil output gerbang logika OR yang di-invert (menjadi
kebalikannya). Hal ini dapat dibuktikan dengan menggunakan persamaan output
yang dimiliki oleh NOR (Y = ̅̅̅̅̅̅̅̅̅
A + B) sedangkan OR (Y = A + B).
Pada saat simulasi telah dihasilkan berupa tabel kebenaran dari gerbang
logika NOR dan dibutuhkan 5 kondisi input yang berbeda pada kedua gerbang
logika agar dapat dihasilkan seluruh kombinasi outputnya. Berikut tabel
kebenaran pada hasil simulasi rangkaian RS flip flop gerbang logika NOR akan
dibandingkan dengan tabel kebenaran dari gerbang logika NOR.
RS FLIP FLOP (NOR)
Input NOR Output
Kondisi
A B = Y' Y = A' B' Y Y'
Kombinasi 1 0 0 1 0 1 0
Kombinasi 2 0 1 0 0 0 1
Kombinasi 3 1 0 0 1 0 0
Kombinasi 4 0 0 1 1 1 0
Kombinasi 5 1 1 0 0 0 1
Tabel 4.16 Tabel kebenaran hasil simulasi rangkaian RS FLIP FLOP (NOR)
saat praktikum

Input Output
A B Y = ̅̅̅̅̅̅̅̅̅
A + B
0 0 1
0 1 0
1 0 0
1 1 0
Tabel 4.17 Tabel kebenaran Gerbang NOR

Dapat dilihat dari tabel 4.16 dan 4.17 dapat kita bandingkan bahwa tabel
kebenaran pada hasil simulasi rangkaian RS flip flop (NOR) saat praktikum sudah
sesuai dengan tabel kebenaran menurut teori gerbang logika NOR yang sudah ada.
Input dan output sudah sesuai dengan persamaan yang ada.
Lalu untuk gerbang NAND, gerbang logika NAND sendiri juga memiliki
kesamaan dengan gerbang logika AND yaitu perkalian lebih dari 1 input. Tetapi

27
pada gerbang logika NAND hasil output yang dihasilkan berbeda dengan gerbang
logika AND. Hasil output gerbang logika NOR merupakan hasil output gerbang
logika OR yang di-invert (menjadi kebalikannya). Hal ini dapat dibuktikan dengan
menggunakan persamaan output yang dimiliki oleh NAND (Y = ̅̅̅̅̅
A. B) sedangkan
AND (Y = A.B).
Pada saat simulasi telah dihasilkan berupa tabel kebenaran dari gerbang
logika NAND dan dibutuhkan 5 kondisi input yang berbeda pada kedua gerbang
logika agar dapat dihasilkan seluruh kombinasi outputnya. Berikut tabel
kebenaran pada hasil simulasi rangkaian RS flip flop gerbang logika NAND akan
dibandingkan dengan tabel kebenaran dari gerbang logika AND.
RS FLIP FLOP (NAND)
Input NAND Output
Kondisi
A B = Y' Y = A' B' Y Y'
Kombinasi 1 0 1 1 0 1 1
Kombinasi 2 1 0 1 1 1 0
Kombinasi 3 0 0 1 1 1 0
Kombinasi 4 1 1 0 0 0 1
Kombinasi 5 1 1 0 1 0 1
Tabel 4.18 Tabel kebenaran hasil simulasi rangkaian RS FLIP FLOP
(NAND) saat praktikum

Input Output
A B Y = ̅̅̅̅̅
A. B
0 0 1
0 1 1
1 0 1
1 1 0
Tabel 4.19 Tabel kebenaran Gerbang NAND

Dapat dilihat dari tabel 4.18 dan 4.19 dapat kita bandingkan bahwa tabel
kebenaran pada hasil simulasi rangkaian RS flip flop (NAND) saat praktikum
sudah sesuai dengan tabel kebenaran menurut teori gerbang logika NAND yang
sudah ada.

28
4.2.3 Counter
Pada bagian praktikum ini, dibuat rangkaian up counter 3 bit menggunakan
metode perhitungan karnaugh map. Setelah itu hasil rangkaian up counter 3 bit
yang dirangkai dengan perhitungan karnaugh map, dibandingkan bentuk
rangkaiannya dan tabel kebenarannya dengan yang terdapat pada modul.
Berdasarkan hasil merangkai rangkaian up counter 3 bit saat praktikum dapat
dibandingkan dengan rangkaian up counter 3 bit yang terdapat pada modul bahwa
rangkaian tersebut sama dan sudah sesuai, bisa dibandingkan dengan dilihatnya
gambar 4.30 dan 4.31.
Langkah membuat rangkaian up counter 3 bit dengan metode perhitungan
karnaugh map, sebelumnya perlu dibuat tabel kebenaran 3 bit (3 angka biner A,
B dan C) kemudian karena digunakan flip flop jenis JK untuk input dan output
setiap huruf biner maka perlu dikalkulasikan dengan tabel kebenaran JK flip flop.
Setelah itu baru bisa dikalkulasikan dengan menggunakan karnaugh map untuk
menentukan input dari setiap JK flip flop akan disambung wire dengan apa saja.
Berikut bentuk tabel kebenaran 3 bit (3 angka biner A, B dan C), hasil kalkulasi
dengan tabel kebenaran JK flip flop, dan karnaugh map nya.
Current State
Next State
Bil Des.
A B C A' B' C'
0 0 0 0 0 0 1
1 0 0 1 0 1 0
2 0 1 0 0 1 1
3 0 1 1 1 0 0
4 1 0 0 1 0 1
5 1 0 1 1 1 0
6 1 1 0 1 1 1
7 1 1 1 0 0 0
Tabel 4.20 Tabel kebenaran 3 bit (3 angka biner A, B dan C) saat merangkai
rangkaian up counter pada praktikum

JA KA JB KB JC KC
0 X 0 X 1 X
0 X 1 X X 1
0 X X 0 1 X
1 X X 1 X 1

29
 X 0 0 X 1 X
X 0 1 X X 1
X 0 X 0 1 X
X 1 X 1 X 1
Tabel 4.21 Hasil kalkulasi setiap huruf biner nya (current state & next state)
terhadap tabel kebenaran JK flip flop

KARNOUGH MAP KARNOUGH MAP

JA ̅̅ ̅ ̅ KA ̅̅ ̅ ̅
̅ 0 0 X X ̅ X X 0 0
C 0 1 X X C X X 1 0
BC BC

KARNOUGH MAP KARNOUGH MAP

JB ̅̅ ̅ ̅ KB ̅̅ ̅ ̅
̅ 0 X X 0 ̅ X 0 0 X
C 1 X X 1 C X 1 1 X
C C

KARNOUGH MAP KARNOUGH MAP

JC ̅̅ ̅ ̅ KC ̅̅ ̅ ̅
̅ 1 1 1 1 ̅ X X X X
C X X X X C 1 1 1 1
1 1

Tabel 4.22 Karnaugh map dan hasil nya

Dapat dilihat berdasarkan perhitungan karnaugh map yang telah dibuat, input
dari JA dan KA akan menggunakan gerbang logika AND dengan meng”kali”kan
output JK flip flop B (QB)dan C(QC). Kemudian input dari JB dan KB yaitu tidak
menggunakan gerbang logika karena hanya perlu menggunakan 1 wire saja untuk
menghubungkan ke output JK flip flop C (QC). Lalu input dari JC dan KC karena
hasil nya sama dengan 1 maka bisa disambungkan dengan power (jika ingin saat
di run secara automatis dalam kondisi 1 atau high) atau dengan logicstate (jika
ingin saat di run harus secara manual di click logicstatenya sehingga yang awalnya
dalam kondisi 0 atau low akan berubah menjadi kondisi 1 atau high).
Kemudian untuk 7 segment disambungkan terhadap output dari masing –
masing JK flip flop. Karena 3 bit, sehingga terdapa 3 JK flip flop yang outputnya
masing-masing disambungkan kepada input 7 segment. Agar bisa menyala, 7
segment yang memiliki 4 input, salah satu input nya harus disambungkan ground,
karena 3 input lainnya hanya didapatkan dari output QA, QB dan QC.

30
 Rangkaian ini disebut rangkaian up counter dikarenakan input yang
dibutuhkan dari 7 segment berupa output Q dari JK flip flop. Sedangkan jika input
̅ akan menjadi rangkaian down counter
7 segment disambung dengan output Q
(hitung mundur).
Kemudian simulasi ini juga dihasilkan tabel kebenaran dari logicstate yang
disambungkan terhadap output JK flip flop (QA, QB, dan QC) dengan hasil angka
yang muncul di 7 segment (tabel 4.13). Pada tabel 4.13 dapat dibandingkan dan
disimpulkan bahwa tabel kebenaran pada rangkaian yang telah dibuat
menggunakan metode perhitungan karnaugh map disimulasikan sudah sesuai
dengan tabel kebenaran rangkaian up counter yang ada secara teori. Yaitu dengan
tanda bahwa 3 angka kombinasi biner yang muncul dari logicstate menunjukan
angka digital yang sesuai dan seharusnya pada 7 segment, contoh nya jika angka
biner menunjukan angka 000 pada 7 segment menunjukan angka 0 juga begitupun
seterusnya sampai angka biner menunjukan angka 111 pada 7 segment
menunjukan angka 7.

4.2.4 Multiplexer
Rangkaian ini merupakan rangkaian logika yag menerima banyak input-an
dan menghasilkan satu output-an. Sederhananya rangkaian ini bekerja seperti
saklar yang akan mengganti secara otomatis dan sangat cepat terhadap tertentu.
Dan pada rangkaian kali dibuat rangkaian multiplexer 2 select line dibagian
parentsheet seperti pada gambar 4.32 beserta rangkaian multiplexer 4 to 1
dibagian childsheet seperti pada gambar 4.33. Hal yang harus diperhatikan dalam
merangkai rangkaian ini adalah penamaan antara rangkaian multiplexer 2 select
line harus sama dan sesuai dengan susunan rangkaian multiplexer 4 to 1.
Setelah dilakukan simulasi, dihasilkan tabel kebenaran dari rangkaian ini
yang sudah sesuai dengan tabel kebenaran secara teori yang ada. Yaitu dapat
dilihat tabel kebenaran hasil simulasi rangkaian ini pada tabel 4.14.

31
 BAB V
KESIMPULAN DAN SARAN

5.1 Kesimpulan
Pada praktikum kali ini yaitu praktikum (P3) Elektronika Digital dapat ditarik
sebuah kesimpulan. Yaitu gerbang logika memiliki beberapa jenis dimana jenisnya
ini memiliki fungsinya masing masing, tetapi kita dapat melihat dan menganalisis
persamaan pada tiap gerbang logika. Gerbang logika ini menggunakan prinsip
matematik (ada yang dikalikan atau ditambahkan) sehingga kita dapat mengambil
prinsip ini untuk suatu karakteristik jenis gerbang logika. Lalu gerbang logika dapat
diturunkan menggunkaan metode K-Map, dimana metode K-Map ini dapat
menyederhanakan atau membentuk persamaan logika dari suatu keadaan yang
diinginkan sehingga dengan itu kita dapat merangkai rangkaian dengan patokan
input dan output yang dihasilkan dalam perhitungan metode K-map.
Kemudian rangkaian sekuensial merupakan rangkaian logika yang digunakan
untuk menyimpan, mewaktu dan menghitung. Rangkaian sekuensial dipengaruhi
dari inputnya. Rangkaian ini bekerja berdasarkan urutan waktu. Secara umum
rangkaian sekuensial memiliki karakteristik berupa keluarannya yang tidak hanya
bergantung pada nilai masukan saat ini tetapi juga pada riwayat masukan
sebelumnya (memory), contohnya adalah flip-flop dan counter. Untuk mendesain
rangkaian counter dengan flip-flop bisa dilakukan melalui perhitungan
menggunakan metode K-map terlebih dahulu sehingga bisa didapatkan persamaan,
lalu dari persamaan itu kita dapat membuat rangkaian counter dan flip-flop.
Selanjutnya ada rangkaian multiplexer yang berkerja dengan cara menyeleksi
beberapa masukan, multiplexer sendiri memiliki prinsip kerja pada masukan
dimana data yang diinginkan ke keluaran dikontrol oleh masukan “select” lalu
multiplexer bertindak seperti saklar multiposisi yang dikontrol secara digital di
mana kode digital diterapkan ke masukan “select” untuk mengontrol masukan data
mana yang akan dialihkan ke keluara. Hal ini karena rangkaian ini memiliki banyak
masukan tetapi hanya menghasilkan satu keluaran. Rangkaian ini membutuhkan
dua platform rangkaian yaitu dengan parentsheet dan dengan childsheet.

32
5.2 Saran
Setelah dilakukannya praktikum (P3) Elektronika Digital ini, tentu saja ada
kekurangan dari berbagai pihak. Sehingga berikut adalah saran – saran yang dapat
membangun berbagai pihak agar praktikum selanjutnya dapat berjalan dengan baik.
1. Penjelasan materi pada modul masih minim, sehingga praktikan sedikit kesulitan
untuk memahami konsep materi, contohnya sistematika perhitungan karnaugh
map dan. Sebaiknya diberi petunjuk dasar lebih agar dapat menunjang atau
mempermudah kegiatan praktikum oleh praktikan.
2. Penggunaan kata dalam modul masih kurang efektif, terutama pada langkah
kerja praktikum. Sehingga praktikan sedikit kesulitan untuk memaparkan point-
point hasil apa saja yang harus di bahas. Sebaiknya pemilihan kata bisa lebih
diperjelas agar dapat mempemudah praktikan untuk mmahami maksud kalimat
yang terdapat pada langkah kerja modul.

33
 DAFTAR PUSTAKA

Ambo, S. d. (2018). IMPLEMENTASI SIMULASI MEDIA PEMBELAJARAN

RANGKAIAN KOMBINASIONAL BERBASIS KOLABURASI
MULTIMEDIA SIMULATOR DAN PEMROGRAMAN DELPHI. Jakarta:
Teknik Informatika Universitas Muhammadiyah Jakarta.

Dasaradh, R. (2020). Gate and Pgecet forComputer Science and Information

Tehnology. Delhi: PHILearning Private Limited.

Halim, A. (2015). JURNAL PERCOBAAN III FLIP-FLOP. Medan: FAKULTAS

MATEMATIKA DAN ILMU PENGETAHUAN ALAM DEPARTEMEN
FISIKA UNIVERSITAS SUMATERA UTARA.

Laboratorium Pengukuran, K. R. (2020). Praktikum Elektronika . Surabaya: Teknik

Fisika Institut Teknologi Sepuluh Nopember.

Listiyarini, R. (2019). Siap UN/USBN Elektronika SMK. Ponorogo: Uwais Inspirasi

Indonesia.

Mandal, S. (2019). Digital Electronics. Chennai: McGraw Hill Education

(India)Private Limited.

Nripendra, N. (1993). Logic Design Theory. New Jersey: Prentice-Hall Englewood

Cliffs.

Ramli, M. I., Hustim, M., & Ariani, U. (2014). Analisis Tingkat Kebisingan pada
Kawasan Perbelanjaan (Mall) di Kota Makassar dan Dampaknya terhadap
Lingkungan.

Utama, G. G., Gussanda, W., Juniartha, I. P., Artama, I. M., & Artama, I. M. (2019).
COUNTER SINKRON DAN ASINKRON. Denpasar: PROGRAM STUDI
SISTEM INFORMASI SEKOLAH TINGGI MANAJEMEN
INFORMATIKA DAN KOMPUTER (STMIK) PRIMAKARA.

34
 LAMPIRAN

(TK) Rangkaian Up Counter 3 Bit Angka Prima

35
36