DIKTAT/BAHAN KULIAH

ELEKTRONIKA DIGITAL
SEMESTER GENAP

Disusun Oleh:
Drs. I Made Satriya Wibawa, M.Si.

JURUSAN FISIKA
FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM
UNIVERSITAS UDAYANA
TAHUN 2015
 BAB I
SISTEM DAN KODE BILANGAN

1.1 Sistem dan Kode Bilangan

 Computer modern tidak beroperasi dengan bilangan decimal
 Yang diolah komputer adalah bilangan biner yaitu bilangan yang dinyatakan
dengan 0 dan 1.
Mengapa? Karena piranti kompter dirancang untuk operasi 2 keadaan (biner).

1.2 Odometer Desimal

Jika mempelajari sesuatu kita selalu mulai dari yang telah diketahui → yang belum
diketahui yang mudah → yang sulit.
Contoh hal yang telah diketahui :
 Sebuah odometer (penunjuk jarak dalam m) jika baru odometernya :
00000
 Setelah 1 m ; penunjuk menunjukkan :
00001 dan seterusnya sampai ;
00009 ; sesuatu hal yyang kita ketahui adalah dari angka 9
kembali ke 0 dan angka didepannya berubah menjadi 1 ; atau
10 → dst.

1.3 Reset dan Pindah

Pada penunjukkan yang terakhir, roda penunjuk satuan telah kembali pada angka 0
(reset) dan memberi sebuah pindahan (carry). Operasi ini disebut ”reset dan pindah”.

1.3 Digit dan Strings

 Masing-masing bilangan pada setiap roda penunjuk odometer disebut ”digit”
sistem bilangan desimal menggunakan 10 digit (0 → 9)
 Strings (deretan) : kumpulan karakter (huruf/angka) yang ditulis secara berurutan.
Misal : 734 adalah strings dari 7, 3 dan 4.
1.4 Odometer Biner
Biner berarti 2.
Sistem bilengan biner hanya menggunakan 2 digit (0 dan 1), seluruh digit yang lain
(2 → 9) tak dipakai.
Dengan kata lain, bilangan-bilangan biner adalah trings dari 0 dan 1.

1.5 Odometer Luar Biasa

0000 (nol)
0001 (satu)
0010 (dua)

1010 (sepuluh)

1.6 Konversi Biner ke Desimal

Contoh bobot desimal

5 7 0 3 4

104 103 102 101 100

Maka akan didapatkan :
(5x104) + (7x103) + (0x102) + (3x101) + (4x100)
= 50.000 + 7.000 + 0 + 30 + 4
= 57.034
 Contoh bobot biner

1 1 0 0 1

24 23 22 21 20
Maka akan didapatkan :
(1x24) + (1x23) + (0x22) + (0x21) + (1x20)
= 16 + 8 + 0 + 0 + 1
= 25
 Konversi Secara Cepat dan Mudah
Langkah-langkah konversi dari biner ke desimal :
1. Tulis bilangan biner yang dimaksud.
2. Tulis bobotnya ; 1, 2, 4, 8, . . . .
3. Coret setiap bobot yang berada dibawah digit 0.
4. jumlahkan bobot-bobot yang tersisa.
Contoh : Biner : 1101
1. 1 1 0 1 (tulis bilangan biner)
2. 8 4 2 1 (tulis bobot masing-masing)
3. 8 4 ø1 (coret bobot dibawah digit 0)
4. 13 (jumlah bobot yang tidak dicoret)

Konversi Desimal ke Biner

(13)10 = . . . ( )2
Caranya : dengan membagi dengan radiks yang dituju
2 13

2 6 1 ← sisa pertama

2 3 0 ← sisa kedua

2 1 1 ← sisa ketiga
0 1←
Dan hasilnya adalah
(13)10 = (1101)2
Contoh :
Ubah bilangan (23)10 = ( )2
Hasilnya adalah
(23)10 = (10111)2

Bilangan Hexa Desimal

0000 → nol
0001 → satu

0009 → sembilan
000A
 000B
000C
000D
000E
000F → enam belas

Konversi Hexa ke Biner

Ubahlah setiap digit hexa menjadi biner 4-bit.
Ex : (9AF)16 = (1001 1010 1111)2

Konversi Biner ke Hexa

1000 1100
↓ ↓
8 C
Latihan : Ubahlah bilangan Hexa berikut menjadi biner 8-bit dibawah ini.
A7, 28, C3, 19, 5A, 40, 2C, F8.

Konversi Hexa ke Desimal

Ex : (3C) Hexa :
Langkah 1 :
2 Ubah 3C ke biner.
3 Ubah biner ke desimal.
Sehingga : 3 C
↓ ↓
3C → 0011 1100
Langkah 2 :
0011 1100
Jadi (3C)16 = (60)10.

Metode Notasi Possional

Example :
F 8 E 6
163 102 161 160
 Maka akan didapatkan :
= (Fx163) + (8x162) + (Ex161) + (6x160)
= (15x163) + (8x162) + (14x161) + (6x160)
= 61.440 + 2048 + 224 + 6
= 63.718

Ekivalensi Biner – Hexa – Desimal

Sebuah memory 64K mempunyai 65.536 buah alamat Hexa desimal yaitu dari 0000
sampai FFFF atau ekivalen dengan alamat biner dari :
0000 0000 0000 0000
Sampai
1111 1111 1111 1111
Keterangan :
 8-bit pertama disebut byte atas (upper byte) → UB
 8-bit kedua disebut byte bawah (lower byte) → LB

Untuk alamat 16-bit kita dapat mengubah dari biner-Hexa-desimal sebagai berikut :
1. ubah byte atas ke dalam desimal (desimal UB)
2. ubah byte bawah ke dalam desimal (desimal LB)
3. jumlahkan kedua bilangan desimal hasil konversi tersebut.
Ex :
1101 0111 1010 0010 → menjadi desimal

1. 1101 0111
D7 = 55.040
1010 0010
2.
A2 = 162

Maka ;
55.040
162
+
55.220
Jadi didapatkan :
(1101 0111 1010 0010)2 = (D7A2)16 = (55.202)10.
 Konversi Desimal ke Hexa
Ex :
(2.479)10 = (9AF)16
Jawab :
16 2479

16 154 15 F

16 9 10 A dibaca dari bawah

0 9 9
Contoh :
(141)10 = (8D)16 ?

Bilangan BCD (Binary-coded-desimal)

4 Nibble adalah string dari 4 bit
5 Bilangan BCD mengungkapkan setiap digit desimal sebagai sebuah nibble.
Contoh : (2.945)10 diubah menjadi bilangan BCD
Caranya
2 9 4 5
0010 1001 0100 0101
Seperti yang kita lihat, bahwa setiap digit desimal dikodekan dengan sebuah nibble.
Karena itu :
0010 1001 0100 0101 merupakan ungkapan BCD dari 2945.

Kode ASCII
Untuk memperoleh informasi yang keluar dan masuk pada komputer, kita perlu
menggunakan bilangan, huruf dan simbul-simbul lain.
Ini merupakan kode alfanumerik untuk I/0 komputer karena masing-masing komputer
punya kode sendiri-sendiri. Maka, industri sepakan untuk menciptakan sistem kode I/0
dengan nama ASCII (American standart Code for Information Intercharge).
Dengan kode ASCII setiap pabrik dapat membakukan perangkat keras I/0 seperti papan
tombol, printer, tampilan dsb.
Kode ASCII adalah kode 7-bit dengan format sebagai berikut :
X6 X5 X4 X3 X2 X1 X0 ; setiap X dapat berupa I/0.
 BAB II
SISTIM BILANGAN

2.1 Sistem Bilangan

Sistim digital adalah sistem untuk transisi atau pemrosesan informasi dimana
informasi di tunjukkan oleh besaran fisika yang bernilai diskrit. Sistim ini disebut biner.
Perbedaan antara analog dan digital :
- Pada sistim analog, besaran keluaran (output) berubah secara kontinyu sesuai
dengan besaran masukan (input).
Contoh : pengukuran suhu dengan thermometer air raksa, mengukur kecepatan
dengan spidometer.
- Pada sistim digital besaran keluaran berubah secara diskrit tergantung dari pada
perubahan informasi masukan.

2.2 BINER
Sebelum membahas lebih lanjut, perlu diketahui pengubahan bilangan ke dalam suatu
basis tertentu.
Misalkan suatu bilangan N dalam basis 5. bilangan ini bisa diubah ke dalam basis (radiks)
r, misalkan Ai adalah sisa dari tiap pembagian, jadi Ai < r.

r N
r N1 A0
r N2 A1

r Nn An-1
0 An

Pembagian ini bisa ditulis :

N = r.N1 + A0
N1 = r.N2 + A1

Nn = r.0 + An
N = r(r.N2 + A1)+ A0
= r2 N2 + r.A1 + A0
= r2(r.N3 + A2) + r.A1 + A0
 N = Anrn + An-1.rn-1 + . . . + A1r + A0
Sekarang tinjau suatu bilangan desimal pecahan.
Misalkan bilangan tersebut adalah
N = NI + NF = Anrn + . . . + A1r + A0 + Ar11  Ar 22 . . .

NF = Ar11  Ar 22 + . . . (kita kalikan r)

rNF = A-1 + Ar 21  Ar32 . . .

bagian integral hádala A-1., bagian integral rNF – A-1 dan dikalikan dengan r :
r(rN1 – A-1) = A-2 + Ar31  Ar 42 + . . .
proses ini hádala terus menerus sampai berapa koefisien ditemukan.
N = An An-1 + A1 + A0.
Contoh :
Ubahlah bilangan 65310 ke basis 2

2 653
2 326 1
2 163 0
2 81 1
2 40 1
2 20 0
2 10 0
2 5 0
2 2 1
2 1 0
0 1

65310 = 1 0 1 0 0 0 1 1 0 1

MSB LSB

Pangkat 2n 29 28 27 26 25 24 23 22 21 20
Untuk pecahan :

0,37510 = . . . 2
0,375.2 = 0,75
0,75.2 = 1,50
0,50. 2 = 1

0,37510 = 0 1 12

Untuk decimal 2 pecahan.

5,62510 = . . . 2

2 5
2 2 1
2 1 0
0 1

5,625 = 1 0 1 .1 0 1

0,625.2 = 1,25
0,25.2 = 0,5
0,50. 2 = 1

2.3 BILANGAN HEXADESIMAL.

Bilangan Hexa mengggunakan symbol 0-9, A, B, C, D, E dan F. Keuntungan dari
sistim Hexa ini adalah dalam pengubahan langsung dari bilangan biner 4 bit.
Desimal Biner Hexa Desimal Biner Hexa
0 0000 0 11 1011 B
1 0001 1 12 1100 C
2 0010 2 13 1101 D
3 0011 3 14 1110 E
4 0100 4 15 1111 F
5 0101 5 16 10000 10
6 0110 6
7 0111 7
8 1000 8
9 1001 9
10 1010 A
Contoh :
- Ubahlah bilangan 2B6H ke dalam bilangan Hexadesimal !
2.162 + 11.161 + 6.160 = 512 + 176 + 6 = 69410
- Ubahlah H desimal A3F.C ke desimal !
10.162 + 3.161 + 15.160 +12.16-1 =2560 + 48 + 15 + 0,75 = 2623,7510
- Ubahlah 4510 ke Hexadesimalnya.

16 45
16 2 13
0 2

4510 = 2 D H

- Ubahlah 250,25

16 250 0,25 . 16 = 4 H
16 15 10
0 15

250,2510 = F A . 4H
.

- FFFF
15.163 + 15.162 + 15.16 + 15
= 61.440 + 3840 + 240 + 15
= 65.535
1KB = 1024 byte = 210 byte
64 KB = 65.536 byte.
2.4 BILANGAN KOMPLEMEN 2
Metode komplemen-2 dari perwakilan bilangan telah digunakan secara luas pada
peralatan yang berbasis mikroprosessor. Sampai sekarang, kita telah mengandaikan
bahwa semua bilangan adalah positif . Akan tetapi, mikroprosessor YP harus memproses
baik bilangan positif maupun bilangan negatif.
Andaikan sebuah register YF 8bit.
MSB adalah bit tanda. Jika bit ini (nol) maka bilangan adalah positif (+). Jika 1 maka
bilangan adalah negatif (-).

MSB LSB

Desimal Representasi komplemen-2

8bit.
+127 0 111 1111
+126 0 111 1110
 
+2 0 000 0010
+1 0 000 0001
+0 0 000 0000
–1 1 111 1111
–2 1 111 1110
–3 1 111 1101
  
–127 1 000 0001
–126 1 000 0000

Tabel tersebut menunjukkan pernyataan bilangan komplemen-2

Untuk beberapa bilangan positif dan negatif.
Ubahlah –1 ke komplemen 2 !
Prosedur :
1. Pisahkan bagian besaran dan tanda dari -1
(–) berarti bit tanda akan menjadi 1 dalam perwakilan komplemen 2
2. Ubahlah desimal menjadi biner 7 bit.
1 → 000 0001
3. Ubahlah biner tersebut ke komplemen 1-nya.
→ 111 1110
4. Ubahlah kekomplemen-1 ke komplemen-2
111 1110
1
111 1111

Balik !
Ubahlah 1111 1000 ke bilangan desimal bertanda
1. MSB = 1 → negatif
2. Ambil komplemen 1-nya
3. Ubah ke komplemen 2-nya.
1111 0111
1
→ -8
0000 1000

000 0110
1
111 1010

ARITMATIKA BINER
+ 0 1
0 0 1
1 1 0
1111011
101001
–
1010010

111101
10010
 dst
101011

Syarat penjumlahan :
Harus satu persatu.

2.4 BINARY CODED DECIMAL

Kode ini membuat pengubahan ke desimal jauh lebih mudah.
Contoh :

Dec 8-an 4-an 2-n 1-an

0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4


Bagaimana 150 diubah ke BCD

0001| 0101 | 0000
32,84
00110010.110000100
Pengubahan BCD menjadi biner.
........

Kebalikannya →
10001010.101
Kode biner tak berbobot.
- XS3 → ekses 3
- Kelabu
Desimal 8421 BCD XS3

1 0000 0001 0011 0011

2 0000 0010 0011 0100
3 0000 0011 0011 0101
4 0000 0100 0011 0111
5 0000 0101 0011 1000

10 0001 0000 0100 0011
11 0001 0001 0100 0100

Kode XS3 selalu tiga angka lebih besar dari BCD 8421 kode kelabu (gray code)
Des Biner Gray Des Biner Gray
0 0000 0000 6  0101
1 0001 0001 7 0100
2  0011 8 1100
3 0010 9 1101
4 0110 10 1111
5 0111

2.5 KODE ALFA NUMERIK

 - ASCII (American Standart Code for Information Intercharge)
- Kode ini banyak digunakan untuk mengubah karakter keyboard ke computer.
 EBCDIC (Extend Binary Coded Desimal Intercharge Code) → kode pertukaran
biner – berkode – decimal yang dikembangkan.
Karakter ASCII EBCDIC
1 010 0001 0101 1010
$ 010 0100 0101 1011
1 011 0001 1111 0001
2 011 0010 1111 0010
3 011 0011 1111 0011
A 100 0001 1100 0001
B 100 0010 1100 0010
C 100 1011 1100 0011
 BAB III
GERBANG LOGIKA

3.1 INVERTER
Inveter merupakan gerbang logika yang memiliki 1 sinyal input dan 1 sinyal ouput,
keadaan output selalu berlawanan dengan keadaan input.

Transistor Inverter :
+5 V

1kO
Vout

10 kO
vin ßdc >> 10

Vin Vout Vin Vout

L H 0 1
H L 1 0

Vin Vout Vin Vout

Inverter Inverter

Vin Vout Vin Vout

Double Inverter Buffer

3.2 Gerbang OR
Gerbang OR merupakan gerbang logika yang mempunyai beberapa masukan
dengan sebuah keluaran.

Simbol OR

A y

Gerbang diode 2 Input

A B y
0 0 0
0 1 1
1 0 1
1 1 1
Table kebenaran

3.3 Gerbang AND

Gerbang AND memiliki beberapa masukan dengan sebuah keluaran. Output
bernilai tinggi (1) jika semua input tinggi.
+5V +5V

A y y

Rangkaian Input rendah (0)

 A B y
0 0 0
0 1 0
1 0 0
1 1 1
Table kebenaran

+5V +5V

y y
+5V
+5V

+5V

1 input (rendah) Keduanya input tinggi

1 input (tinggi)

Simbol

3.4 Aljabar Boole (Boolean Algebra)

 Tanda Inversi
Jika A = high ; y = low
A y
y = NOT A
Inverter Y=Ā
 Tanda OR
Y = A or B ; jika A & B =0
Y = 0 or 0 = 0
Jika : A = 0 ; B = 1
Y = 0 or 1 = 1

Dalam Aljabar Boole : tanda “ + ” untuk “ OR “ .

Sehingga:

Y=A+B

 Tanda AND
Y = A and B
A
Y
B
Dalam Aljabar Boole : tanda “ x “ ( . ) untuk AND.
Sehingga :

Y=A.B

 Tanda NOR

Y = AB

1 1
0 0
A B

14 13 12 11 10 9 8

Vcc

7402

GND

1 2 3 4 5 6 7

Gambar Data Sheet IC 7402 untuk NOR

  Tanda NAND

A A.B
B

1
0

1
0

14 13 12 11 10 9 8

Vcc

7400

GND

1 2 3 4 5 6 7

Gambar Data Sheet IC 7400 untuk NAND

Contoh :

a). Bagaimanakah bentuk Pers. Boole dan table kebenarannya?

b). Bagaimana rangkaian akan berjalan (1), bila diberi kombinasi input ?
Jawaban :
Y = AB + CD
A B C D Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Dari gambar :
3.4.1.1 Output 1 jika gerbang OR mempunyai input tinggi (1)
3.4.1.2 Rangkaian berjalan bila input :
0011, 0111, 1011, 1100, 1101, 1110, dan 1111.
3.5 Teorema De Morgan’s
 Teorema Pertama :

Y= AB

A B AB
Gerbang AND dengan input Inverter
0 0 1
(input dibalik sebelum AND).
0 1 0
Sehingga :
1 0 0
Y = ĀB
1 1 0
Maka :
Jika input rendah, maka output Y = tinggi (1).
 Jika salah satu input tinggi, maka Y = 0

A B ĀB
0 0 1
0 1 0
1 0 0
1 1 0

Maka : Teorema (1) De – Morgan adalah :

A B = Ā .B

Bubble AND Gates

 Contoh :

 Bagaimana pers. Booleannya ?

 Bagaimana Output jika input bernilai 1 (high) ?
Solusi :
A di balik sebelum OR, sehingga menjadi Ā. Sehingga menjadi :
Y=Ā+B Pers. Boolean
Output jika input High :
Y=Ā+B =1+1=0+1=1 Output (High)

Contoh :

A Y
B

 Bagaimana pers. Booleannya ?

 Jika kedua Inputnya high (1), bagaimana outputnya ?
Solusi :
Input ke gerbang AND, kemudian di inverter sehingga :
Y = AB Pers. Boolean
Jika kedua input high (1), maka :
Y = AB = 11 = 1 = 0 Output (Low)

 Teorema Kedua :
Dapat ditulis :
AB = Ā + B
Hasilnya sama dengan penjumlahan komplementnya.

A Y
B
NAND
 OR – dengan INVERTER

BUBBLED – OR

Teorema Kedua De – Morgan

Sama Dengan

Exclusive – OR

A
y

B
Atau bisa digambar dengan

y = ĀB + A B

A B ĀB + A B
0 0 0
0 1 1 y = A XOR B
1 0 1 y=A  B
1 1 0 Jika Low :
y=0  0=0
y=0  1=1
y=1  0 =1
y=1  1 =0
Jika input berbeda maka outputnya 1.
14 13 12 11 10 9 8

Vcc

7486

GND

 1 2 3 4 5 6 7

Gambar Data Sheet IC 7486 untuk EX-OR

 Y = ( AB ) + ( A + C )

A B C Y
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
 1 0 1 1
1 1 0 1
1 1 1 1

 Y=(A+ B + C ).C

A B C Y
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

3.6 Exclusive – NOR

Atau

X NOR

A B Y
0 0 1
0 1 0
1 0 0
1 1 1

Table kebenaran
Output high (1) jika inputnya sama.
Y=A(B+ C )

A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1

Y = AB + ĀC

A B C Y
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

Y=(A+C). B
A B C Y
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
 BAB IV
ARITHMETIC – LOGIC UNITS (ALU)

ALU merupakan bilangan yang merupakan bagian dari sebuah komputer. Bagian
ini kita akan mempelajari penjumlahan ALU dan pengurangan bilangan biner.
Penjumlahan Biner :
Kasus 1 : none + none = none
Pers biner ○ + ○ = ○
Kasus 2 : none + ● = ●
○ + 1 = 1
Kasus 3 : ● + none = ●
1 + ○ = 1
Kasus 4 : ● + ● = ●●
1 + 1 = 1○ → 1 + 1 = ○ simpan 1 → 1○
Kasus 5 : ● + ● + ● = ●●●
1 + 1 + 1 = 11

4.1 Lager Binary Number

11100
11010
+ → dimulai dari kolom paling belakang
110
→0+0=0
→ kolom didepannya
0+1=1
→ kolom berikutnya
1+0=1
11100
11010
+ → kolom berikutnya
110110
1 + 1 = 0 simpan 1
→ kolom berikutnya
1 + 1 + 1 (carry) = 11 ditulis 1 dibawah satu lagi pada kolom terdepan.
4.2 Pengurangan Biner
Kasus 1 : 0–0=0
1–0=1
1–1=0
10 – 1 = 1  ● ● − ● = 1
7 111
5 101
− −+ → dimulai dari belakang
2 010
1–1=0
1–0=1
1–1=0

 Half Adders.
A B

Carry

SUM

 Half adder
SUM = 1 jika,
input A dan B berbeda.
CARRY =1 jika,
A dan B = 1
Pers Boolean :
SUM = A  B
CARRY = A .B
Output SUM = A XOR B
Output CARRY = A AND B
A B CARRY SUM
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

 Full Adders.
A B C

Carry

SUM

SUM = 1 jika, SUM = A  B  C

input = 1 adalah ganjil CARRY = AB + AC
+ BC A B C CARRY SUM
CARRY = 1 jika,
0 0 0 0 0
input = 1 lebih dari satu.
0 0 1 0 1
0 1 0 0 1
011 1 0
100 0 1
101 1 0
110 1 0
111 1 1
4.3 Penjumlahan Biner (Binary Adders)
A3 B3 A2 B2 A1 B1 A0 B0

C4 C3 C2 FA C1 HA
FA FA

S3 S2 S1 S0

Keterangan :
FA = Full Adder
HA = Half Adder
S = SUM
C = CARRY
Setiap fulls adders mempunyai 3 input (An, Bn, Cn)
A3 A2 A1 A0
B3 B2 B1 B0
+
C 4 S 3 S 2 S1 S 0
Contoh : A = 1100 ; B = 1001
1 1 1 0 0 0 0 1
1100
+
1001
1 0 0 FA 0 HA
FA FA
10101
SUM
Carry
0 1 0 1

A B

Binary
adder
Carry

S
Contoh : tentukan outputnya jika kedua masukannya:
A  0000 0001 0000 1100
B  0000 0000 0100 1001
+
0000 0001 0101 0101
Hexa :
0 1 0 c hex
0 0 4 9 hex
+
0 1 5 5 hex

4.4 BILANGAN BINER BERTANDA (Signed Binary Numbers)

→Bilangan decimal negative seperti -1, -2, -3. . .
→ Jika dikodekan dalam biner dapat di convert menjadi 1, 2, 3 . . .
→ Dengan pendekatan sehingga -1, -2, -3 menjadi -001, -010, -011.
→ Selanjutnya digunakan “0” untuk tanda “+” (biner +) dan “1” untuk tanda “ ”.
Sehingga : -001 menjadi 1001
-010 menjadi 1010
-011 menjadi 1011
Artinya : ada tanda bit diikuti bit aslinya.
Tanda (nomor) bit ini disebut “signed binary number” atau “sign magnitude numbers”
(nilai/besarnya nilai bertanda).
→ Untuk bilangan decimal yang lebih panjang (besar) kita dapat memakai lebih dari 4
bits.
Tetapi kodenya sama “yaitu bit yang paling depan mempresentasikan “ tanda” dan
diikuti oleh bit aslinya.
Ex :
+7 = 0000 0000 0000 0111
−7 = 1000 0000 0000 0111
Contoh :
0000 0000 0000 1001 = +9
1000 0000 0000 1111 = −15
4.5 2’s Complement (komplemen 2).
Nilai bilangan bertanda sangat mudah dipahami, tetapi memerlukan persyaratan yang
banyak (hardware) untuk proses penjumlahan dan pengurangan. Untuk hal ini digunakan
complemen untuk proses aritmaticnya.
Definisi :
Example : A = 0111
 Lakukan complement satu (1’s komplement) jadi :
A = 1000
 Komplemen dua (complement) di definisikan : bentuk dari complement satu + 1 :
Atau A’ = A + 1 ; dimana : A’ = 2’s complement
A = 1’s komplement
Dari contoh :
A = 0111
A = 1000 → A’ = A + 1  1001
Contoh :
A = 0000 1000
A = 1111 0111 →A’ = A + 1  1111 1000

1001 Double Complement “komplemen ganda”

Jika 2’s complement di dua kalikan, maka didapat bentuk seperti semula (sebelum di
2’s complement).
Example :
A = 0111
A’ = A + 1 = 1001
Jika di double complementkan
A” = 0111
Maka disimpulkan : A = A” (A sama dengan double complement)

Kembali ke odometer
1101
1110
1111
0000→ reset
0001
0010
0011
“2’s complement sama dengan perubahann tanda decimal”
Contoh :
A = 0001 (+1)
A’ = 1111 (-1)
1101 1110 1111 0000 0001 0010 0011
Jika
A = 0010 (+2) -3 -2 -1 0 +1 +2 +3
A’ = 1110 (-2)

A = 0011 (+3)
A’ = 1101 (-3)

Ringkasan :
Yang perlu diusut dalam 2’s complement
1. Bit awal (pertama) adalah tanda “0 = positif(+)” ; 1 = negative (-)
2. Bilangan positif decimal adalah bentuk besarnya (sign magnitude ………..)
3. Bilangan negative decimal adalah bentuk dari 2’s complement.
Contoh :
Bagaimana bentuk biner dari +5 dan -5 dalam representasi komplemen 2? Nyatakan
jawaban sebagai bilangan 8 bit.
Jawab :
Seperti ringkasan :
1. Bit terdepan adalah bit tanda : 0 = positif ; 1 = negative
2. Bilangan decimal positif dinyatakan bentuk tanda magnitude.
3. Bilangan decimal nehgatif dinyatakan dalam representasi complement 2
jadi :
+5 = 0000 0101
-5 = A = 1111 1010
A’ = A + 1 = 1111 1011
 1002 Penjumlahan dan pengurangan 2’s complement.
Penjumlahan :
A3 A2 A1 A0
B3 B2 B1 B0
● ● ● SUB

CARRY FA FA FA FA
not used

S3 S2 S1 S0

(Penjumlahan – penjumlahan 2’s complement)

Rangkaian diatas dapat digunakan untuk penjumlahan atas pengurangan bilangan
biner.
Ex :
Jika SUB = low = (0) , bit B langsung melalui inverter tanpa inverse sehingga full
adder (FA) menghasilkan penjumlahan.
S=A+B
Disini Carry akhir tidak digunakan (tidak berfungsi) karena S3 adalah bit tanda dan
S2, S1 dan S0 adalah bit numeric.

Pengurangan :
Ex :
Jika SUB = high (1) control inverter menghasilkan 1’s complement +1 (
Complement 2 ), akibat SUB tinggi ( 1) itu artinya tambah 1 pada FA pertama.
Penambahan satu ini menjadi bentuk complement 1 menjadi complement 2 pada B.
Dengan kata lain : control inverter menghasilkan B dan tambah satu (1) menjadi
B’. output dari full adder (FA) adalah ;
S = A + B’ atau sama dengan S = A – B.
Karena 2’s complement = perubahan tanda.

A7 A6 A5 A4 B7 B6 B5 B4 A3 A2 A1 A0 B3 B2 B1 B0

● ● ● ● ● ● ● SUB

7486 7486

+5V 5 +5V 5

12
7483 +3 14
12
7483
15 2 6 9 15 2 6 9

S7 S6 S5 S4 S3 S2 S1 S0

Gambar 7483 merupakan TTL full adders 4 input.

Gambar diatas : TTL adder – subtracter.
CARRY out (pin 14) yang merupakan (LSB) least significant bit nibble dipakai sebagai
CARRY in (13) untuk (MSB) Most Significant Bits Nibble : disini dipakai (7483) untuk
penjumlahan 8 bit ; dan 7486 kontrol inverter untuk pengurangan.
Ex :
Jika input : A = 0001 1000
B = 0001 0000
Jika SUB = 0, bagaimana output adders-subtracter.
Jawab :
Saat SUB = 0; merupakan penjumlahan 2 masukan :
0001 1000 24
0001 0000 16
+ + dec
0010 1000 40
Jika : SUB = 1 ; merupakan penjumlahan dengan 2’s complement atau pengurangan
0001 1000 24
1111 0000  16
+ + dec
0000 1000 8
 BAB V
FLIP-FLOP

Multivibrator : secara umum multivibrator ada 3 :

 Astable Multivibrator
Suatu rangkaian yang outputnya tidak bisa stabil pada satu keadaan/level, akan tetapi
berubah secara terus menerus dari keadaan 0 ke keadaan 1 berulang-ulang.
 Keadaan tidak stabil/semi stabil sering disebut keadaan kuasi stabil atau free
running.
 Keadaan ini sering dimanfaatkan untuk pembuatan osiloskop gelombang
kotak.
C

ASMV Q
0/1
A 0/1 1
1/0
2 D

R 1/0 0/1 1/0

3 4 Q
B

 Karena B = 1 sedang A = 0; maka tegangan B akan mengalir ke A lewat

R. sebagai akibatnya
capasitor C akan dimuati dan tegangan menjadi menuju level 1.
 Pada saat A mencapai level 1, maka B menjadi 0 c dari (1→0).
 Karena B = 0 sedang A = 1, maka tegangan dari A ke B lewat R, sehingga
tegangan A turun dari 1 ke 0.
 Begitu seterusnya, sehingga menimbulkan osilasi
 Tambahan dua NAND setelah titik B, berfungsi sebagai pembentuk
gelombang kotak antara Q → t1.
 A

t1 t2 t3
Q

B 

Q σ

Gambar Tegangan

 Tegangan analitik artinya capasitor dimuati dan arus menngalir dari B ke A.

 Antara t1  t2, tegangan A turun artinya arus mengalir dari A ke B atau
capasitor dilucuti.
 Dalam praktek R = 100Ω sedang C dipilih untuk menentukan frekuensi gel
kotak yang diinginkan.
 Harga frekuensi biasanya ditentukan oleh frekuensi kristal f ; contoh

yang mirip ASMV = trigger Schmitt SN 7413.

Q
A 1 2
B

Kalau input gate 1 (titik A) = 0 maka titik B = 1, arus akan mengalir dari B lewat
R menuju input gate 1 (titik A). akibatnya tegangan A menjadi naik menuju level 1.
Kalau A = 1, maka B akan berubah dari 1 ke 0 dan terjadi proses sebaliknya dan
seterusnya.
Harga frekuensi yang terjadi cukup dapat diandalkan kestabilan frekuensinya yaitu mulai
daerah 1Hz1MHz, biasnya harga R = 330 Ω, sedang ; C = 0,005 μF  1000 μF, harga f ≈
 C
●
●
●
●
●
●
● ● ● ● ● ●
10 100 1000 10000 100k 1M f Hz

 Mostable Multivibrator (MSMV)

Suatu rangkaian yang mempunyai satu keadaan stabil yaitu harga output Q=0.
Kalau ASMV dipicu (di trigger) oleh pulsa dari luar, maka MSMV akan mengalami
guasi stabil sehingga Q menjadi 1 untuk suatu keadaan, lalu kembali ke keadaan stabilnya
lagi yaitu Q = 0.
Yang menentukan lamanya kuasi stabil berlangsung adalah harga komponen waktu
(timing) R dan C yang ada pada MSMV ; t ≈ RC.

Q
MSMV

MSMV dapat diasumsikan sebagai generator lebar pulsa yang dapat di trigger oleh
pulsa luar dan lebar yang dapat diatur.
 Secara umum MSMV dibagi 2 :
Yaitu MSMV bertrigger secara positif dan MSMV bertrigger secara negative.

 Bistable Multivibrator
 BSMV sering juga disebut Flip-Flop.
 Rangkaian ini mempunyai 2 buah output Q dan yang saling berkebalikan
keadaannya.
 Kalau Q=0 ; =1 atau Q=1 ; =0.
Harga output ditentukan oleh keadaan input (terdiri atas 2 input)
 Dikatakan Bistable, karena rangkaian ini dapat stabil baik pada keadaan 1 maupun
0.
  Harga input yang menyebabkan keadaan Q dan tersebut, dapat diketahui dari
table
kebenarannya.
 Rangkaian ini banyak digunakan sebagai memory untuk menyimpan data bilangan
biner.

Macam FF : RSFF, JKFF, JK Master Slave FF, DFF, D edge trigsered FF,
TFF.
SRFlip-Flop (Set – Reset FF)
Biasa disebut Set – Clear (S  C) FF adalah :Jenis FF yang paling sederhana dan
merupakan bentuk dasar dari FF yang lain.

S
1
3
Q

4
R Q
2

Sifat dari rangkaian R – S FF dapat dilihat dari tabel kebenaran.

Harga Mula -
INPUT Mula Hasil Output
S R Q Q
0 0 0 1 0 1
0 0 1 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
1 0 0 1 1 0
1 0 1 0 1 0
1 1 0 1 1 1
1 1 1 0 1 1

Kalau S = R = 0 dan Qmula-mula = 0, maka input gate 4 adalah 1 dan 0 (Q = 0 dan B =

1)
 Sehingga = 1 ; kemudian input gate 3 adalah 1 dan 1 (karena = 1 dan A = 1),
akibatnya output gate 3 yaitu Q yang baru (akhir)=0 ; =1.
# Note : untuk S = R = 0, maka keadaan output Q dan akan sama dengan keadaan mula-
mula (tidak berubah)
 Untuk S=0 dan R=1 ; baik untuk Qmula-mula =0 ; Qmula-mula = 1. Maka output Qbaru = 0 ;
baru = 1.
 Untuk S=1 dan R=0 ; untuk Qmula-mula = 0 ; mula-mula = 1, maka output Qbaru = 1 ; baru

= 0.
 Untuk S = R = 1 dan Qmula-mula 1/0, akan mengakibatkan Qbaru = 1 ; baru = 1. Untuk
kasus ini tidak dibolehkan, karena output Q dan harus berlawanan.
 Untuk aplikasi sehari-hari biasanya diinginkan perubahan “output” dari FF dapat
“disinkronkan”(di serentakkan), dengan munculnya pulsa Clock yang dimasukkan
pada terminal Clock.

Q
R

Clock

n n+1

Harga Mula -
INPUT Mula Hasil Output
S R Q0 n Qn+1 n+1

0 0 0 1 0 1
0 0 1 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
1 0 0 1 1 0
1 0 1 0 1 0
1 1
1 1 Terlarang
 Notasi Qn dan n = keadaan output pada saat pulsa ke-n (keadaan mula-mula).
Qn+1 dan n+1 = keadaan output pada saat ada pulsa ke (n+1)(atau output yang baru).
 Dengan ada Clock, output hanya akan berubah pada saat ada pulsa Clock (CK =1)
 Pada saat tidak ada pulsa Clock (CK = 0)walaupun S dan R berubah, kleadaan output
Q dan tatap tidak berubah.

D (Delay) Flip- Flop

 Dari tabel kebenaran S-R Flip-flop.
Terlihat bahwa S=0 ; R=1 maka output Qn+1 = 0,
Sedang untuk S=1 ; R=0 maka output Qn+1 = 1.
Secara umum jika ; R = maka Qn+1 = S.
Dari sifat ini maka daspat dibuat jenis FF yang baru, yaitu D-FF dengan cara
menambahkan gerbang/gate NOT pada input S dan menghubungkan output NOT tersebut
ke input R dari Clocked S-R FF.
C
D

Ck

Output
INP Harga Mula -
UT Mula Hasil Output
Dn Qn n Qn+1 n+1

0 0 1 0 1
0 1 0 0 1
1 0 1 1 0
1 1 0 1 0

Dari table kebenaran terlihat bahwa Qn+1 = Dn atau keadaan output pada saat pulsa ke
(n+1) akan sama dengan keadaan input D pada saat ke n (pulsa sebelumnya).
 Karena keadaan output akan sama dengan keadaan input dengan delay (waktu tunda)
sebanyak 1 pulsa, maka FF ini disebut D (delay) FF.
Pulsa Clock tersebut dimasukkan pada input Ck seperti S-R FF.

J-K Flip Flop

J D
1 S
3
4
Q

K 2 R

Ck

INPUT OUTPUT
Jn Kn Qn+1
0 0 Qn
1 0 1
0 1 0
1 1 n

 J-K FF diciptakan untuk mengatasi daerah terlarang untuk S=R=1 pada S-R FF.
caranya : dengan mengumpan balikan output pada gate 1 dan Q pada gate 2.
 Jika harga Jn = Kn = 0, maka pada saat pulsa berikutnya keadaan output akan sama
dengan mula-mula (output tidak berubah) atau ditulis Qn+1 = Qn.
 Jika harga Jn =1 ; Kn =0, pada saat pulsa Clock berikutnya harga output Qn+1 =1
(walaupun mula-mula 1 atau 0).
 Untuk harga Jn =0 ; Kn =1, keadaan pulsa Clock berikutnya keadaan output Qn+1=0
(walaupun mula-mula 0 atau 1).
 Untuk Jn = 1; Kn = 1, pada saat pulsa Clock berikutnya Qn+1 = n atau keadaan output
akan berkebalikan dengan keadaan output mula-mula.
Artinya untuk Jn =Kn = 1, jika Qmula-mula =1 maka Q yang baru =0 dan jika Qmula-
mula = 0, maka Q yang baru = 1.
 Telah dikatakan sebelumnya, dengan adanya pulsa Clock keadaan output akan
berubah pada saat ada pulsa atau Ck = 1 ; syarat yang harus dipenuhi bagi pulsa clock
adalah agar tp < t < T :
Dimana :

tP

Tp = lamanya pulsa Ck = 1
T = periode antara satu pulsa dengan pulsa berikut.
T = waktuu tunda bagi rangkaian gambar diatas
Yaitu untuk gate 1, 2, 3 dan 4 yang ordenya kira-kira nanosecond.
Kalau syarat tp < t < T tidak dipenuhi maka pada saat Jn = Kn = 1 akan terjadi “race
around condition” artinya harga output akan berubah secara berulang-ulang dari 0 ke 1.
(selama harga Ck =1), kalau hal ini terjadi maka table kebenaran pada gambar untuk Jn
=Kn = 1 menjadi “tidak ada artinya”. Untuk mengatasi hal ini, maka orang membuat jenis
FF yang lain yang disebut J-K Master Slave FF.

T (Toggle) Flip-Flop
T FF dibuat dari JK FF, dengan menghubungkan input J dan K menjadi satu. Kalau T
= 1, pada saat pulsa clock muncul maka keadaan output berubah menjadi kebalikannya.
Tetapi T=0, pada saat pulsa clock muncul maka output tidak berubah (sama denga
keadaan mula-mula).
J

T
Q
Ck

Q
K
 INPUT Ck OUTPUT
Jn Qn+1
x 0 tetap
0 0 Qn
1 1 n

Kalau ingin membuat T FF yang perubahan Qnya berlangsung pada saat pulsa
clock berubah dari 1→0, maka dapat dipakai rangkaian pada gambar diatas dengan
menghubungkan J dan K menjadi satu. Untuk T=1 maka Qn+1 = n, seperti yang
dinyatakan pada diagram waktunya, dapat digunakan sebagai pembagi dua suatu
frekuensi fo dimasukkan pada input clock dan T=1, maka pada output Q akan keluar
gelombang kotak dengan frekuensi ½ fo.

Input
Puls

Q output

J-K Master Slave FF

Rangkaian IC yang sesungguhnya tiap-tiap FF selain dilengkapi dengan terminal
input, output dan clock, juga dilengkapi dengan terminal preset (Pr) atau kadang-
kadang disebut ”set” dan terminal Clear (Cr) atau “reset”
Kalau terminal Pr diberi pulsa nol (0) maka output akan = 1, sedang untuk Cr =0
maka output Q=0.
Untuk membuat output menjadi 0 atau 1 tersebut, hubungan antara pulsa pada Pr,
Cr, dan Ck adalah sebagai berikut :
 Pr
Master Slave

Q
J QM

Ck
Q
R

K
QM

Cr

Tabel kebenaran untuk JK Master Slave sama denga table kebenaran JK FF.
Perbedaannya hanya terletak pada saat kapan output Q berubah.
Pada JK MS, Q berubah pada saat pulsa clock berubah dari 1 ke 0 atau pada saat
“triggering edge” atau pada saat pulsa sudah turun (gambar).
Rangkaian ini terdiri dari dua rangkaian, yang dapat “master” gunanya untuk
memasukkan data input J dan K ke master Qm dan m, sedang yang belakang adalah
“slave” gunanya untuk meneruskan harga Qm dan m ke output “slave” Q dan .
Pengambilan data input J dan K oleh “master” berlangsung pada saat pulsa clock
berubah dari 0→1 atau selama Ck=1, sedang pengiriman data Qm dan m oleh “slave”
dilaksanakan pada saat pulsa clock berubah dari 1 → 0.

Ck

Q
 BAB VI
REGISTER DAN PENCACAH (COUNTER)

Register : kumpulan dari elemen-elemen memory yang bekarja berasama sebagai satu
unit.
 Register yang paling sederhana tidak lebih dari sebuah penyimpan kata biner,
jenis lain register dapat mengubah kata yang tersimpan dengan menggeser bit-
bitnya kekiri-kekanan atau dengan pelaksanaan operasi lain.

Pencacah (Counter)
Merupakan jenis khusus register yang dirancang guna mencaacah atau menghitung
jumlah pulsa-pulsa detak yang tiba pada masukannya.

Register Geser :
Sebuah register geser dapat memindahkan bit-bit yang tersimpan ke kiri-ke kanan.
Pergeseran ini penting dalam operasi logika yang dipakai dalam komputer.
Pada sistem pengolah data digital misalnya komputer, digital sering diperlukan untuk
dapat menggeser data ke kanan atau ke kiri.

 Register geser kiri :

Diperoleh dari D-FF : dengan inputnya harus dihubungkan dengan output FF disebelah
kanan.

FF4 FF3 FF2 FF1

Q3 D3 Q2 D2 Q1 D1 Q0 D0 Din

Gambar Register Geser Kiri

CK

D0

Q0

D1

Q1

D2

Q2

D3

(register geser kiri-diagram pewaktuan)

Din → adalah input dari FF paling kanan

Q0 → mengumpan FF ke dua
Q1 → mengumpan ke input FF 3
Q3 → mengumpan ke input FF 4

Contoh :
Pada kondisi belum ada klok kondisi FF : adalah 0 maka Q = 0000. Jika Din = 1
maka semua masukan data = 0 kecuali FF 1 = 1 ; maka FF 1 manjadi aktif dan data
menjadi : Q = 0001
Munculnya kata yang baru ini berarti D1 sekarang = 1, seperti keadaan D0. Pada
tepi positif berikutnya, FF Q1 melaksanakan fungsinya dan isi register menjadi Q = 0011.
 Pada tepi positif ketiga, isi reg menjadi Q = 0111.
 Pada tepi positif keempat, isi reg menjadi Q = 1111.
 Sesudah itu, kata yang tersimpan tidak akan berubah selama Din = 1. jika sekarang Din
di ubah menjadi 0. maka pulsa register berturut-turut menjadi :
Q = 1110
Q = 1100
Q = 1000
Q = 0000
Jadi selama Din = 0, pulsa berikutnya tidak memberikan pengaruh.

 Register Geser Kanan

Q3 D3 Q2 D2 Q1 D1 Q0 D0
Din

Gambar Regiter Geser Kanan

Setiap output Q mengaktifkan input D dari FF sebelumnya. Setiap ada pulsa clok ;
bit-bit yang tersimpan bergeser satu posisi ke kanan.

X : Din = 1 dan Q = 0000.

Pada saat awal semua input data = 0 kecuali input palinng kiri. Pada satu tepi
positif pertama dari sinyal klok akan mengaktifkan FF paling kiri sehingga Q = 1000.
Munculnya ini berarti D3 dan D2 = 1, Sehingga isi register menjadi Q = 1100. Selanjutnya
menjadi Q = 1110, sehingga Q = 1111.

Parallel in - Parallel out

Didalam aplikasi FF yang digunakan untuk membentuk register ini adalah Master-
Slave JK FF dengan preset dan clear dari IC 7476 (pulsa clock berubah dari 1 ke 0) (16
PIN kaki) untuk : PIPO, digunakan 4 buah JKFF dan beberapa gerbang logika.
 Dalam rangkaian ini setiap FF akan bekerja sebagai DFF, sehingga kalau data 4
bit dimasukkan secara bersama-sama pada (ABCD)in dan kemudian memberikan pulsa
clock, maka QAQBQCQD = (ABCD)in.
Data dapat dikeluarkan lewat (ABCD)out dengan mengatur OE (output Enable).

2 buah 7476.
Ain J A0
CK
K

IC 7408.
Untuk 4 buah
Bin J B0 Gerbang AND
CK Vcc = pin 14
K GND = pin 7

Cin J C0
CK
K

IC 7404.
Din Untuk 4 buah
J D0
CK
Gerbang NOT
Vcc = pin 14
K
GND = pin 7
CK

OE

Gambar Parallel In – Parallel Out

Serial in – Parallel out

Untuk dapat memasukkan data secara serial, maka output dari FF yang satu
dihubungkan ke input FF berikutnya. Dengan cara ini, maka sesaat setelah setiap pulsa
clock masuk, maka terjadi perubahan sehingga :
QA = Ain : QC = QB
QB = QA : QD = QC
 Atau dengan kata lain terjadi pergeseran ke kanan, sehingga untuk memasukkan
data secara serial, bit demi bit dari data dimasukkan pada Ain, sinkron dengan terjadinya
pulsa clock.
A0 B0 C0 D0

OE

Ain J QA J QB J QC J QD

K CK K CK K CK K CK

CK
G
ambar Serial In – Parallel Out
Misal :
Untuk memasukkan data 1110 secara serial, pertama atur :
 Ain = 0 pada pulsa clock yang pertama, dan
 Ain = 1 pada pulsa clock yang kedua, ketiga, keempat.
Setelah pulsa clock keempat maka QAQBQCQD = 1110, sehingga kalau OE = 1
(aktif) data akan keluar secara parallel pada A0B0C0D0.

Serial in – Serial out

Andaikan data 4 bit telah dimasukkan secara serial, seperti register SIPO,
sehingga asumsikan harga QAQBQCQD = 1110. data ini dapat dikeluarkan secara serial.
Lewat D0, dengan memasukkan pulsa clock sebanyak tiga kali (3x).
Karena dengan demikian :
 Mula-mula D0 = QD = 0
 Setelah pulsa clock pertama QD = QC = 1
 Setelah pulsa clock kedua QD = QB = 1
 Setelah pulsa clock ketiga QD = QA = 1
Jadi dengan demikian data yang ada pada QAQBQCQD, dikeluarkan bit demi bit (serial)
lewat QD (=D0) dengan palinng dahulu adalah QD dan paling akhir adalah QA.