RANGKAIAN KOMBINASIONAL

Rangkaian Logika digital terdiri dari 2 kategori : 1. Rangkaian Logika Kombinasional 2. Rangkaian Logika Sekuensial Pada rangkaian logika kombinasional nilai keluaran ditentukan secara terus oleh nilai masukan sekarang.

Gambar 1. Combinational Logic Function 1. RANGKAIAN PENJUMLAH [ADDER] 1.1. HALF ADDER Rangkaian dasar pen umlah !ang dipakai untuk menambah 1"bit bilangan biner dengan masukkan dua input #$ dan %& Rangkaian mempun!ai dua keluaran : Sum #hasil umlah& dan Carr! #simpan& Tabel 1. 'abel kebenaran ($

Persamaan outputn!a : Sum ) * m +1,2) $B . A % ) $ %

Gambar 2. K"/ap persamaan output ($ Carr! ) * m +0- ) $% Rangkaian logikan!a :

Gambar . Rangkaian ($ %lok diagram :

Gambar !. %lok diagram ($ 1.2 FULL ADDER [FA] Rangkaian pen umlah !ang dipakai untuk menambahkan 1"bit bilangan biner dengan masukkan tiga input #$, % dan C&. %lok diagram :

Gambar ".! %lok diagram F$

'abel kebenarann!a : Tabel 2. 'abel kebenaran F$

 Persamaan output:

Rangkaian Logikan!a :

Gambar ". Rangkaian Logika F$

 Rangkaian menggunakan 2 ($ . 1 1R :

Gambar #. %lok F$ menggunakan 2 ($ . 1 1R

Gambar $. Rangkaian Logika F$ 2 menggunakan ($ . 1 1R 1. . PARALEL BINAR% ADDER 2igunakan untuk penambahan bilangan biner !ang terdiri dari beberapa bit 2iperlukan rangkaian F$ seban!ak umlah bit dari setiap bilangan biner Contoh : penambahan bilangan biner 3"bit

 4ntuk melakukan proses itu diperlukan rangkaian paralel binar! adder 3"bit

Gambar &. %lok paralel binar! $dder 3"bit 2. RANGKAIAN PENGURANG [SUBTRA'TOR] 2.1 HALF SUBTRA'TOR [HS] 2igunakan untuk mengurangi dua bilangan pada tingkat pertama #masing" masing 1"bit& Rangkaian mempun!ai dua keluaran : 1.2i55erence #2& : selisih 2. %orro6 #%&: pin am %ilangan pengurang #Subtrahend&: 7 %ilangan !ang dikurangi #/inuend&: 8 'abel kebenarann!a : Tabel 'abel kebenaran (S

Persamaan output:

 Rangkaian Logikan!a :

Gambar (. Rangkaian Logika (S 2.2. FULL SUBTRA'TOR [FS] Pada tingkat kedua dstn!a, akan diperkurangkan tiga buah bilangan karena ada kemungkinan timbuln!a borro6dari tingkat!ang lebih rendah. 'abel kebenaran : Tabel !. 'abel kebenaran FS

Persamaan ouput:

 Rangkaian Logikan!a : 8

Gambar 1). Rangkaian Logika FS

Rangkaian menggunakan 2 (S . 1 1R :

Gambar 11. %lok 2iagram FS mengunakan 2 (S . 1 1R

Gambar 12. Rangkaian Logika FS mengunakan 2 (S . 1 1R

2. PARALEL SUBTRA'TOR 2igunakan untuk pengurangan bilangan biner beberapa bit 2iperlukan rangkaian FS seban!ak umlah bit dari setiap bilangan biner Contoh : pengurangan bilangan biner 3"bit

4ntuk melakukan proses itu diperlukan rangkaian paralel binar! subtractor 3"bit

Gambar 1 . %lok 2iagram parallel binar! Subtractor 3"bit