Pendahuluan
Frame
.....
MASUK
..
..
TS 0
a.
b.
c.
..
..
TS 1
highway 1
.....
highway 2
KELUAR
.....
highway n
TS k
Contoh sentral dengan switching network digital : EWSD, NEAX-61E, 5-ESS, dll
EWSD : Electronic Wahler System Digital
NEAX
: Nipon Electronic Automatic Exchange
ESS : Electronic Switching System
Standar :
Pendahuluan
Konsep :
Digital Switching ~ Time Switching
TA
time switching
TA
TA(n)
TB
TB
TB
TB (n+1) =TA (n)
B
TA(n+1)
TA
TB(n)
TA
B
Closed saat menghubungkan A >>> B
TB(n+1)
Pendahuluan
Jenis dari Time Switching
1. Time Switch time Switching ~ Time Switch (T)
Proses :
Pertukaran isi time slot yang berbeda tetapi
terletak pada frame (highway yang sama)
Proses :
pertukaran isi time slot bernomor sama dari frame (atau
highway) yang berbeda
Pada SN berkapasitas kecil (kurang <<32) menggunakan single stage time switch (T) atau
space switch (S)
Pada SN kapasitas >> 32, menggunakan Multistage Switching
Contoh
: - 3 tingkat STS atau TST
- 5 tingkat STSTS atau TSTST
Makin besar kapasitas SN : - stage semakin banyak
- rate dari switching makin tinggi
Space Switch
Outlet Bus
1
......
crosspoint
.
..
address bus
1
2
3
2
3
2
3
2
3
...
...
...
...
connection
m em ories
address=ts/fram e
) bit
Prosses :
2222
1111
nnnn
Inlet Bus
lo
g
Word Length = n + 1 =
Space Switch
2
2
A
3
100
011
000
000
011
100
000
000
000
000
000
011
CM-E
CM-F
CM-G
CM-H
Space Switch
8 bit PCM word
A4
A3
A2
A1
A4
B3
C2
A1
C4
A3
A2
C1
B4
C3
B2
B1
Periode 125 s
B4
B3
B2
B1
C4
C3
C2
C1
&
&
&
&
&
&
&
&
&
connection memory 2
connection memory 3
Periode 125 s
connection memory 1
3
1
2
3
1
3
3
1
2
2
1
2
Alamat Kontrol
(nomor dari incoming highway)
Time Switch
PCM Frame
AT
AR
(TS 3)
(TS 3)
(TS 3)
y
la
de
ay
TS
el
D
27
=
TS
3
5
+
8)
2(3
(TS 8)
5
(TS 8)
(TS 8)
(TS 8)
BR
BT
27
(TS 3)
Time Switch
Speech Memory
ts :
Cell
content
Cell
address
Frame
ts :
write
address
read
address
Counter
1-4
Frame
siklik
(TS1)
(TS2)
(TS3)
(TS4)
asiklik
read
write
read
write
read
write
read
write
time
slot
Time Switch
M emori Data
t1
Penul isa n Sikl ik
t2
Penulisa n Asi kli k
A1
Lokasi
Memori 1
t2
t4
A2
A4
A3
A2
A1
t1
t2
t3
t4
Lokasi
Memori 2
A2
A4
A1
A3
t3
t2
t1
Highway incoming
Highway outgoing
t3
t4
t1
A3
Periode 125 s
timeslot outgoing
Periode 125 s
timeslot incoming
Lokasi
Memori 2
t4
t3
A4
memori kontrol
Lokasi
Memori 2
t1
t2
t3
t4
3
1
4
2
Alamat Kontrol
(memori dari lokasi data memori)
Single time switch yang berkecepatan tinggi memungkinkan terjadinya nonblocking interconnectivity tetapi dengan kapasitas sentral yang besar, single
time switch dibatasi oleh teknologi RAM dan kanal logikanya.
45
A1
SM-A1
B1
CM-A1
10
45
10
A2
45
10
CM-A2
B3
2
SM-A3
A3
B2
1
SM-A2
3
CM-A3
45
0 10
CM-B1
CM-B2
CM-B3
SM-B1
45
10
A1
B1
CM-B1
10
45
10
SM-B2
A2
Gambar
berikut
mengilustrasikan isi CM yang
diperlukan
untuk
menghubungkan A2/ts 10 ke
B1/ts 45
B2
1
CM-B2
2
SM-B3
A3
B3
3
CM-B3
CM-A1
10
001
CM-A2
CM-A3
Incoming
higjways
(n bit/s)
cyclic
write in
Multiplexer
Data memory
(content/memory location)
t1
8 bit PCM world
A4
A3
A2
A1
4 n bit/s
B4
B3
B2
B1
C4
C3
C2
C1
D4
D3
D2
D1
Periode 125 s
Periode 125 s
t2
t3
t4
t5
t6
t7
t8
t9
t 10
t 11
t 12
t 13
t 14
t 15
t 16
A1
B1
C1
1
2
3
D1
A2
B2
C2
D2
A3
B3
C3
D3
4
5
6
7
8
9
10
11
12
A4
B4
C4
D4
13
14
15
16
Demultiplexer
Arbitiary
controled
read-out
Outgoing
higjways
(n bit/s)
t6
t 16
t5
t 10
t 13
t7
t9
t4
t 11
t 14
t 12
t1
t3
t 15
t8
t2
4 n bit/s
D2
A4
D4
D3
C4
B2
A1
C1
C3
A3
D1
C2
B1
B4
B3
A2
Periode 125 s
Periode 125 s
Control memory
t13
t14
t15
t16
5
10
14
2
t9
t10
t11
t12
7
4
9
11
t5
t6
t7
t8
3
1
6
15
t1
t2
t3
t4
12
16
13
8
Control address
(no of data memory)
10
45
B1
B1
A1
C1
CM-B1
B2
A2
B2
SM-B2
C2
1
CM-B2
10
45
10
A3
3
SM-B3
CM-A1
CM-A2
C3
CM-B3
B3
10
10
011
CM-A1
B3
45
45
011
CM-C2
CM-C3
CM-C1
Time Switch
Single Space (S) switch tidak dapat diaplikasikan karena mempunyai sifat probabilitas
blocking yang sangat tinggi.
Single Time (T) switch dapat dipakai sebagai non-blocking switch block dengan kapasitas
kecil ( 250 saluran), untuk kapasitas yang lebih besar biasanya dikombinasikan dengan
Space switch.
Konfigurasi T-S atau S-T dapat digunakan untuk kapasitas kecil sampai dengan sedang,
probabilitas blocking akan meningkat dengan bertambah ukuran time switch, sehhingga
harus digunakan switch blok 3 tingkat untuk mendapatkan probabiltas blocking yang
rendah.
Sampai dengan tahun 1970 sentral digital kebanyakan menggunakan konfigurasi S-T-S
karena diperlukan biaya yang tinggi untuk digital storage dengan kecepatan tinggi,
kemudian beralih ke T-S-T setelah berkembangnya teknologi RAM.
Space switch akan meningkat sebanding dengan kuadrat bus input atau bus output,
sedangkan ukuran time switch meningkat secara linear dengan bertambah jumlah time
slot.
Untuk sentral dengan kapasitas besar, space switch dipilah-pilah dalam beberapa tingkat
untuk membatasi ukurannya, awalnya berkembang konfigurasi SSTSS kemudian beralih
ke TSST atau TSSST (AT &T)
Asumsi :
p'
p'
p
p'
p'
p'
p'
k
2
Nxk
Nxk
P1 = P(n/k)
q = 1 P1 = 1 p/
k = jumlah matrik time switch
= k/n (factor konsentrasi)
Probabilitas Blocking :
B = ( 1 (1 p/
) 2) ) k
Lee Graph
P1
inle t
m e m ory
inle t
m e m ory
inle t
m e m ory
outle t
m e m ory
Space
Switch
outle t
m e m ory
P1
2
l
outle t
m e m ory
B = (1 q1 2)l
q1 = 1 P1 = 1 P/
= time expansion ( l/c)
l = jumlah timeslot pada jalur space stage
c = jumlah timeslot per frame pada jalur input
TST akan non blocking bila l = 2c -1
3.
Lee Graph
P2
P2
K
A
inlet
time
stage
space
stage
space
stage
space
stage
TSM
outlet
time
stage
TSM
Nxk
N N
x
n n
P1
P1
k1 = 8
kxN
TSM
P2
TSM
P2
K
A
TSM
TSM
Nxk
TSM
N N
x
n n
kxN
TSM
P1 = P/
P2 = P/()
= l/c
= k/n
Probabilitas blocking :
B = { 1 (q12 ( 1 (1 q22) k ) } l
Dimana :
q1 = 1 P1 = 1 P/
q2 = 1 P2 = 1 P/