Ujian Akhir Semester

Mata kuliah Dasar Teknik Digital

Set 1

1. Realisasikanlah fungsi minimum dari

f(a,b,c,d) =  m (0,1,3,4)
dengan menggunakan MUX 4-ke-1. Pilih a dan b sebagai sinyal input kendali.

2. Rencanakanlah rangkaian logika yang harus ditambahkan di depan suatu flip-flop JK

sehinggga keadaan flip-flop itu dapat dibuat 0 dengan membuat masukan CLEAR (C) =
0 dan dibuat 1 dengan membuat masukan PRESET (P)= 0 secara terpisah dari masukan
J dan K. Saat C=P=0, maka keluaran flip flop akan berlawanan dengan keluaran
sebelumnya, Saat C=P=1, maka keluaran flip flop tidak berubah. Gambarkan
rangkaiannya.

3. Rencanakanlah suatu pencacah 3 bit yang melakukan cacahan dengan urutan:

0,1,3,2,6,5,4,7,0,1,3... dengan menggunakan flip flop T

4. Rencanakanlah suatu penggeser 5 bit yang dapat melakukan penggeseran ke kiri.

Setiap dilakukan penggeseran, keadaan flip-flop yang paling kanan dibuat sesuai
kondisi input 1 bit. Pergunakanlah Flip-flop SR

5. Buatlah tabel keadaan dan diagram keadaan rangkaian berikut ini.

Output

Departemen Teknik Elektro, FTI USU

2006