SISTEM DIGITAL
“REGISTER DAN COUNTER”
Kelompok 11
Annisa Anggraeny (181351108)
Kamila Octaviani (181351102)
Muhammad Luthfi Aulia N. (181351130)
Salsabilla Choerunnisa Nurzanah (181351191)
Sigit Budiharto (181351199)
Yusuf Syakir (1813512 )
Teknik Informatika
Pagi A
Segala puji bagi Allah SWT yang telah memberikan kemudahan sehingga
penulis dapat menyelesaikan makalah ini dengan tepat waktu. Shalawat serta
salam semoga terlimpah curahkan kepada baginda tercinta kita yaitu Nabi
Muhammad SAW yang kita nanti-natikan syafa’atnya di akhirat nanti.
Penulis mengucapkan syukur kepada Allah SWT atas limpahan nikmat
sehat-Nya, baik itu berupa sehat fisik maupun akal pikiran, sehingga penulis
mampu untuk menyelesaikan pembuatan makalah sebagai tugas mata kuliah
Sistem Digital dengan judul “Register dan Counter”.
Penulis tentu menyadari bahwa makalah ini masih jauh dari kata sempurna
dan masih banyak terdapat kesalahan serta kekurangan di dalamnya. Untuk itu,
penulis mengharapkan kritik serta saran dari pembaca untuk makalah ini, supaya
makalah ini nantinya dapat menjadi makalah yang lebih baik lagi. Demikian, dan
apabila terdapat banyak kesalahan pada makalah ini penulis mohon maaf yang
sebesar-besarnya.
Penulis juga mengucapkan terima kasih kepada semua pihak khususnya
kepada dosen Sistem Digital, Bapak Yusuf Muhyidin S. T, M. Kom, yang telah
membimbing kami dalam menulis makalah ini. Demikian, semoga makalah ini
dapat bermanfaat. Terima kasih.
Penulis
i
DAFTAR ISI
ii
BAB I
PENDAHULUAN
3
pembaca. Bagi penulis tujuan makalah ini dibuat adalah untuk memenuhi
tugas mata kuliah system digital, dan sebagai bahan pembelajaran bagi
penulis.
1.5 Manfaat Penulisan
Adapun manfaat penulisan makalah ini adalah agar penulis dan pembaca
memahami lebih jelas tentang register dan counter.
4
BAB II
PEMBAHASAN
Data biner dapat dipindahkan secara seriatau parallel (lihat gambar 8.2)
Dalam metode seri, bit-bit dipindahkan secara berurutan satu per satu: b0,
b1, b2, dan seterusnya. Dalam mode paralel, bit-bit dipindahkan secara
serempak sesuai dengan cacah jalur paralel (empat jalur untuk empat bit)
secara sinkron dengan sebuah pulsa 92clock.
5
2.2 Fungsi Register
a. User Visibel Register
Register ini memungkinkan pemrograman bahasa mesin dan
bahasa assembler meminimalkan refrensi main memory dengan cara
mengoptimasi penggunaan register.
b. Control dan Status Register
Register ini digunakan oleh unit control untuk mengontrol operasi
cpu dan oleh program sistem operasi untuk mengontrol eksekusi program.
2.3 Jenis-Jenis Register
a. Serial Input Serial Output ( SISO )
Siso adalah register geser dengan masukan berurutan keluaran
berurutan. Gambar Register SISO yang menggunakan JK FF
Prinsip kerja:
Informasi/data dimasukan melalui word in dan akan dikeluarkan
jika ada denyut lonceng berlalu dari 1 ke 0. Karena jalan keluarnya flip-
flop satu dihubungkan kepada jalan masuk flip-flop berikutnya, maka
informasi didalam register akan digrser ke kanan selama tebing dari
denyut lonceng (Clock).
Tabel Kebenaran (Misal masuknya 1101)
Clock ke Word in Q1 Q2 Q3 Q4
0 0 0 0 0 0
1 1 1 0 0 0
2 0 0 1 0 0
3 1 1 0 1 0
4 1 1 1 0 1
Register geser SISO ada dua macam yaitu:
a. Shift Right Register (SRR)/Register geser kanan
b. Shift Left Register (SLR)/Register geser kiri
6
c. Shift Control Register dapat berfungsi sebagai SSR maupun SLR
Keterangan:
Jika SC=0,maka input geser kanan akan aktif. Keluaran NAND
diumpamakan ke input DFF1 dan setelah denyut lonceng berlaku (saat
tebing depan), maka informasi diteruskan ke output Q1. Dan output Q1
terhubung langsung keoutput DFF2 berikutnya sehingga dengan proses ini
terjadi pergeseran ke kanan.
7
TABEL KEBENARAN (jika input 1101)
Clock ke Input Q1 Q2 Q3 Q4
0 0 0 0 0 0
1 1 1 0 0 0
2 1 1 1 0 0
3 0 0 1 1 0
4 1 1 0 1 1
Informasi digit digeser kekanan setiap ada perubahan pulsa clock
tebing atas. Geser kanan berfungsi sebagai operasi aritmatika yaitu
pembagi dua untuk tiap-tiap flip-flop.
Jika SC = 1 , maka akan mengaktifkan input geser kiri. Output
NAND masuk ke input D-FF4 dan setelah diberi pulsa clock informasi
dikeluarkan melalui Q4 dan keluaran Q4 dihubungkan ke input D-FF3,
keluaran D-FF3 dimasukan ke D-FF berikutnya, sehingga dengan
demikian terjadi pergeseran informasi bit ke arah kiri.
TABEL KEBENARAN (jika input 1101)
Clock ke Input Q1 Q2 Q3 Q4
0 0 0 0 0 0
1 1 0 0 0 1
2 1 0 0 1 1
3 0 0 1 1 0
4 1 1 1 0 1
Register geser kiri berfungsi sebagai operasi aritmatika yaitu
sebagai pengali dua untuk tiap-tiap flip-flop.
b. Serial (SIPO)
SIPO Adalah register geser dengan masukan data secara serial dan
keluaran data secara parelel. Gambar rangkaiannya adalah sebagai berikut:
(SIPO menggunakan D-FF)
8
Cara kerja:
Masukan-masukan data secara deret akan dikeluarkan oleh D-FF setelah
masukan denyut lonceng dari 0 ke 1. Keluaran data/informasi serial akan
dapat dibaca secara paralel setelah diberikan satu komando (Read
Out). Bila dijalan masuk Read Out diberi logik 0, maka semua keluaran
AND adalah 0 dan bila Read Out diberi logik 1, maka pintu-pintu AND
menghubung langsungkan sinyal-sinyal yang ada di Q masing-masing flip-
flop.
Contoh: Bila masukan data 1101
TABEL KEBENARANNYA:
9
\
Cara kerja:
Sebelum dimasuki data rangkaian direset dulu agar keluaran Q
semuanya 0. Setelah itu data dimasukkan secara paralel pada input D-FF
dan data akan diloloskan keluar secara paralel setelah flip-flop mendapat
pulsa clock dari 0 ke 1.
Contoh:
TABEL KEBENARAN:
Clock D1 D2 D3 D4 QD QC QB QA
0 1101 0000
1 1101 1101
2 1001 1001
3 0001 0001
d. PISO
PISO adalah register geser dengan masukan data secara paralel dan
dikeluarkan secara deret/serial. Gambar rangkaian register PISO
menggunakan D-FF adalah sebagai berikut:
10
B, C, D dimasukkan ke flip-flop secara serempak, apabila dijalan masuk
Data Load diberi logik 1.
Cara Kerja:
Mula-mula jalan masuk Data Load = 0, maka semua pintu NAND
mengeluarkan 1, sehingga jalan masuk set dan rerset semuanya 1
berarti bahwa jalan masuk set dan reset tidak berpengaruh.
Jika Data Load = 1, maka semua input paralel akan dilewatkan oleh
NAND. Misal jalan masuk A=1, maka pintu NAND 1 mengeluarkan 0
adapun pintu NAND 2 mengeluarkan 1. Dengan demikian flip-flop
diset sehingga menjadi Q=1. Karena flip-flop yang lainpun
dihubungkan dengan cara yang sama, maka mereka juga mengoper
informasi pada saat Data Load diberi logik 1. Setelah informasi berada
didalam register, Data Load diberi logik 0. Informasi akan dapat
dikeluarkan dari register dengan cara memasukkan denyut lonceng,
denyut-demi denyut keluar deret/seri. Untuk keperluan ini jalan masuk
D dihubungkan kepada keluaran Q.
2.4 Pengertian Counter
Counter (pencacah) merupakan register yang mampu menghitung jumlah
pulsa detak yang masuk melalui masukan detakannya. Pencacah terdiri dari
flip-flop yang diserikan dimana keadaan arus keluaranya ditahan sampai ada
clock
2.5 Fungsi Counter
2.6 Jenis-Jenis Counter
2.7 Aplikasi Register dan Counter
2.8
11