Disusun Oleh :
Kelompok 9
Blok diagram Half Adder untuk counter pada dump accumulator. Half Adder
adalah rangkaian elektronika yang melakukan operasi perhitungan penjumlahan dua buah
angka (dalam sistem bilangan biner) yang paling sederhana Rangkaian half adder
merupakan bagian dari rangkaian counter yang diperlukan dalam metode Dump
Accumulator (Pratiwi, 2018 : 133)
A shift register is a digital data storage. The data can be the letters to be displayed
on a TV screen, numbers in a computer or calculator, intermediate values in a digital filter
or part of an elaborate code or sequence. Shift registers are made up of individual stages.
Each stage can store one bit of information, called a binary 1 or a 0, and usually
corresponding to a "yes" or "no" or else perhaps a "present" or "absent" command. Four
bits together can represent a decimal number, while six bits together can handle one
ASCII character, and so on. In a shift register, the contents can be moved or shifted so
that the contained information is marched one and only one stage at a time through the
device. The shifting process is called clocking and one or more clocks can be involved in
completing the shifting operation.
Shift Registers are usually used for data storage or data movement in calculators,
computers and other electronic devices such as two binary numbers before they are added
together or to convert the data from either a serial to parallel or parallel to serial format.
Serial data over shorter distances of tens of centimeters, uses shift registers to get data
into and out of microprocessors. Numerous peripherals, including analog to digital
converters, digital to analog converters, display drivers, and memory (digital storage), use
shift registers to reduce the amount of wiring in circuit boards. Some specialized counter
circuits actually use shift registers to generate repeating waveforms. Longer shift
registers, with the help of feedback generate patterns so long that they look like random
noise, pseudo-noise. The individual data latches that make up a single shift register are all
driven by a common clock (Clk) signal making them synchronous devices. Shift register
IC's are generally provided with a clear or reset connection so that they can be "SET" or
"RESET" as required (Husain, 2013 : 3849-3850).
Materi yang termuat dalam modul ini adalah terdapat pada kompetensi dasar
menerapkan dan merangkai macam-macam rangkaian penghitung (counter) beserta
kompetensi dasar menerapkan dan merangkai macam- macam rangkaian shift register.
Berikut adalah gambaran materi yang ada dalam modul. Penghitung (Counter) Counter
merupakan suatu rangkaian digital yang mengeluarkan data (biner) tertentu yang
dihasilkan dari pulsa inputannya. Pulsa input tersebut dapat berupa pulsa clock atau pulsa
yang dibangkitkan oleh sumber eksternal dan terjadi pada interval waktu tertentu.
Adapun jenis-jenis counter diantaranya adalah Asynchronous counter dan Synchronous
counter.
Register Geser (Shift Register) Register geser merupakan suatu register dimana
informasi (bilangan biner) dapat bergeser (digeserkan). Dalam register geser flip-flop
saling terhubung, sehingga datanya dapat digeserkan dari satu flip-flop ke flip-flop yang
lain, kekiri atau kekanan atas perintah dari pulsa (clock). Disamping dapat menyimpan
data biner, register geser juaga dapat melakukan proses penggeseran data. Penggeseran
data diperlukan baik dalam pengiriman data secara berderet (serial) maupun dalam
perhitungan aljabar perkalian dan pembagian. Ada empat macam jenis shift register
berdasarkan cara data masuk dan cara data keluar dari suatu register (Nurhayati, 2016 :
287-288)
This paper consists of the following sections: Section 2 describes some basic
definitions related to reversible logic, Section 3 describes some popular reversible
logic gates and their quantum representations, Section 4 describes our proposed
modification on Frekdin gate (FRG), Section 5 presented the logic synthesis and
design of our proposed Universal Shift Register, Section 6 compares our design with
the existing designs available in literature and finally this paper is concluded with
Section 7(Indrani, 2012 : 1620).
A gate (or a circuit) is reversible if the mapping from the input set to the
output set is bijective. Thus, every input combination produces a unique output
combination. In other words, for every output the corresponding input can be
reconstructed. This bijective mapping from the input set to the output set implies that
a reversible circuit has the same number of inputs and outputs. A reversible circuit
with n inputs/outputs is called an n×n reversible circuit(Mozammel , 2011 : 242)
Counter ( Pencacah ) adalah sebuah register yang bekerja saat adanya pulsa
input yang dialirkan melalui urutan keadaan yang telah ditentukan. Gerbang-gerbang
dalam counter dihubungkan sedemikian rupa untuk menghasilkan urutan tertentu
dari keadaan biner pada register. Meskipun counter adalah type khusus dari register,
orang sering membedakan mereka dengan memberi nama khusus “ counter “ ( Dasa
, 73-74).
c. DTFF (register)
d. Logicstate (register)
e. Logicprobe (register)
f. 74LS00 (Asynchronus)
k. 7WATT220R (Synchronus)
l. 74LS08 (Synchronus)
V. PROSEDUR KERJA
a. Untuk percobaan register susunlah rangkaian yang ada seperti gambar
di bawah ini. Setelah melakukan percobaan, silahkan cek outputnya
dengan melihat tabel kebenaran di bawah gambar
i. SIPO (Serial Input Parallel Output)
Input Pulsa Output
serial clock
Q1 Q2 Q3 Q4
1 1 1 0 0 0
0 2 0 1 0 0
1 3 1 0 1 0
1 4 1 1 0 1
0 5 0 1 1 0
D1 D2 D3 D4 Q1 Q2 Q3 Q4
0 1 1 0 1 0 0 0 0
1 1 1 0 1 1 1 0 1
2 1 0 0 1 1 0 0 1
3 0 0 0 1 0 0 0 1
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 0 0 0
7 0 0 1
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 0 0 0
7 0 0 1
VI. HASIL
∙ SIPO (Serial Input Parallel Output)
1 1 1 0 0 0
0 2 0 1 0 0
1 3 1 0 1 0
1 4 1 1 0 1
0 5 0 1 1 0
D1 D2 D3 D4 Q1 Q2 Q3 Q4
0 1 1 0 1 0 0 0 0
1 1 1 0 1 1 0 0 1
2 1 0 0 1 1 0 0 1
3 0 0 0 1 0 0 0 1
∙ Asyncronous Counter
Counter QA QB QC
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 0 0 0
7 0 0 1
∙ Syncronous Counter
Counter QA QB QC
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 0 0 0
7 0 0 1
VII. PEMBAHASAN
Pada praktikum kali ini kami menggunakan Aplikasi proteus untuk
melakukan percobaan rangkaian register dan counter. Register atau yang disebut
dengan memori adalah rangkaian logika yang mampu menyimpan data dalam
bentuk bilangan biner. Dengan kata lain, register merupakan rangkaian yang
tersusun dari satu atau beberapa flip-flop yang digabungkan menjadi satu. Fungsi
dari register selain sebagai penyimpan data juga untuk menghindari berkedipnya
angka yang ditunjukkan oleh display (seven segment) pada saat menerima pulsa
yang diberikan oleh decoder. Shift register terdiri dari 4 macam, yaitu SISO (serial
input serial output), SIPO (serial input parallel output), PISO (parallel input serial
output), dan PIPO (parallel input parallel output).
Counter ( rangkaian logika sekuensial yang dibentuk dari flip-flop. Mencacah
dapat diartikan menghitung, hampir semua system logika menerapkan pencacah.
Komputer digit menerapkan pencacah guna mengemudikan urutan dan pelaksanaan
langkah-langkah dalam program. Fungsi dasar pencacah adalah untuk “mengingat”
berapa banyak pulsa detak yang telah dimasukkan kepada masukan, sehingga
pengertian paling dasar pencacah adalah system memori.
Counter banyak digunakan pada peralatan yang berhubungan dengan
teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah o
kejadian/event atau untuk menghitung pembangkit waktu. Counter yang
mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter
terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara
umum diklasifikasikan atas counter asyncron dan counter syncronous.
∙ SIPO (Serial Input Parallel Output)
∙ Asyncronous Counter
Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial
(Serial Counter), karena output masing-masing flip-flop yang digunakan akan
bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau
langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja
yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya
diambilkan dan masing-masing flipflop sebelumnya
∙ Syncronous Counter
Syncronous counter merupakan counter yang bekerja dalam waktu yang sama
(waktu pemicuan clock serentak). Kelebihannya adalah kecepatan dalam memproses
input hingga mengasilkan output. Sedangkan kelemahannya adalah data yang
dihasilkan acak/random. Pada percobaan syncronous counter terdapat 8 input yaitu,
0-1-2-3-4-5-6-7. Dan menghasilkan output sebagai berikut, untuk counter 0
didapatkan Q1=0, Q2=0, Q3=0. Kemudian untuk counter 1 didapatkan Q1=0, Q2=0,
Q3=1. Kemudian untuk counter 2 didapatkan Q1=0, Q2=1, Q3=0. Kemudian untuk
counter 3 didapatkan Q1=0, Q2=1, Q3=1. Kemudian untuk counter 4 didapatkan
Q1=1, Q2=0, Q3=0. Kemudian untuk counter 5 didapatkan Q1=0, Q2=0, Q3=1.
Kemudian untuk counter 6 didapatkan Q1=0, Q2=0, Q3=0. Kemudian untuk counter
7 didapatkan Q1=0, Q2=0, Q3=1. Berdarkan data output yang kami dapatkan, data
kami sudah sesuai dengan ketentuan outut pada penuntun.
VIII. KESIMPULAN
Adapun kesimpulan yang dapat diambil dari percobaan mata kuliah Elektronika
Industri mengenai Counter, Register dan Mux Demux adalah :
IX. SARAN
Adapun saran yang dapat diberikan dari percobaan mata kuliah Elektronika
Industri mengenai Counter, Register dan Mux Demux adalah :
1. Sebaiknya praktikan lebih banyak belajar lagi sebelum percobaan dimulai agar dapat
melakukan percobaan lebih baik lagi serta dapat menjawab pertanyaan dari asisten
dengan baik.
2. Sebaiknya praktikan lebih banyak mencari referensi dari sumber lain dan tidak hanya
mengacu pada modul saja karena dengan mencari referensi yang lainnya dapat
menambah wawasan praktikan.
3. Sebaiknya peralatan yang digunakan dalam percobaan selanjutnya lebih diperbaharui
lagi karena pada percobaan saat ini peralatan yang digunakan masih kurang layak,
salah satunya adalah LED.
DAFTAR PUSTAKA
Anang, Dasa Novfowan. 1987. Dasar-dasar Teknik Digital. Jakarta : Erlangga Andi,
Chairunnas. 2017. Buku Ajar Sistem Digital. Jakarta : Erlangga
Budiono, Mismail. 2011. Dasar Teknik Elektro Elektronika. Brawijaya : UB Pess
Ganjar, Febriyani Pratiwi. 2018. Half Adder Untuk Counter Pada Metode Dump
Accumulator Rfid Dengan Teknologi 0.35µm. Seminar Nasional Edusainstek FMIPA
UNIMUS. ISBN : 978-602-5614-35-4. Hal : 132-137
Lianly, Rompis. 2018. A Logic Circuit Simulation for Finding Identical or Redundant
Files using Counter and Register. Advances in Image and Video Processing. 6
(3). Hal : 27-30
Lilik, Eko Nuryanto. 2017. Aplikasi Jk Flip-Flop Untuk Merancang Decade Counter
Asinkron. ORBITH.13 (2). Hal : 108 – 113
Muh, Abdul Aziz. 2009. Kontrol Lampu Pada Gedung Bertingkat Berbasis Personal
Computer (PC). Jurnal Neutrino. 1 (2). Hal : 146-147
Numata. 2011. Scalable Cell Technology Utilizing Domain Wall Motion for High-Speed
MRAM. U.S. Patent. ISBN : 7.876,595. Hal : 2-11
Rizki, Senja Zakariya. 2017. Pengembangan Media Pembelajaran Trainer Shift Register
Dan Counter Pada Mata Pelajaran Penerapan Rangkaian Elektronika Di Smk Negeri
3 Surabaya. Jurnal Pendidikan Teknik Elektro. 6 (2). Hal : 147 – 153
Rizky, Dwi Fitrianto. 2014. Trainer Digital Register Dan Counter Sebagai Media
Pembelajaran Untuk Mahasiswa Elektronika Komunikasi Di Jurusan Teknik Elektro
Universitas Negeri Surabaya. Jurnal Pendidikan Teknik Elektro. 3 (1). Hal : 69-75