LAPORAN RESMI PRAKTIKUM ELEKTRONIKA – P3

ELEKTRONIKA DIGITAL

SITI NUR AZIZAH

02311940000039

Asisten
Putri Nurfiana Nabila NRP. 02311840000030

DEPARTEMEN TEKNIK FISIKA

FAKULTAS TEKNOLOGI INDUSTRI DAN REKAYASA SISTEM
INSTITUT TEKNOLOGI SEPULUH NOPEMBER
SURABAYA
2020

i
LAPORAN RESMI PRAKTIKUM ELEKTRONIKA – P3

ELEKTRONIKA DIGITAL

SITI NUR AZIZAH

02311940000039

Asisten
Putri Nurfiana Nabila NRP. 02311840000030

DEPARTEMEN TEKNIK FISIKA

FAKULTAS TEKNOLOGI INDUSTRI DAN REKAYASA SISTEM
INSTITUT TEKNOLOGI SEPULUH NOPEMBER
SURABAYA
2020

ii
 ABSTRAK

Dalam mengetahui harga numerik besaran, didapatkan 2 macam penyajian yakni

secara sistem analog maupun sistem digital. Saat ini, pengaplikasi teknologi
banyak menggunakan elektronika sistem digital. Sistem digital dinilai banyak
memiliki kemudahan serta keuntungan daripada sistem analog. Contoh
pengaplikasi sistem digital adalah terletak pada alat elektronik komputer maupun
kalkulator. Oleh karena itu, diwajibkannya kita sebagai mahasiswa untuk
mengetahui lebih lanjut maupun detail mengenai teori, metode, serta aplikasi dari
sistem digital. Pemahaman mengenai sistem digital dapat dilakukan dengan
membuat beberapa rangkaian penyusunnya. Rangkaian penyusun dapat berupa
rangkaian flip-flop, rangkaian counter, maupun multiplexer. Dari rangkaian-
rangkaian tersebut juga disusun atas beberapa komponen penting, semisal gerbang
logika yang merupakan suatu fungsi atas operasi dasar logika. Dikarenakan
terbatasnya interaksi dalam praktikum offline kali ini, maka penyusunan
rangkaian dilakukan secara tidak langsung atau menggunakan software proteus.

Kata Kunci: sistem digital, gerbang logika, flip-flop, counter, multiplexer,

proteus.

i
 KATA PENGANTAR

Puji syukur saya panjatkan kepada Tuhan Yang Maha Esa, karena dengan
limpahan rahmat, taufiq, dan hidayahnya sehingga saya bisa menyelesaikan
laporan resmi praktikum P3 Elektronika yang berjudul Elektronika Digital ini
dengan lancar dan tepat waktu. Praktikum ini dilaksanakan untuk memenuhi
kewajiban praktikum Mata Kuliah Elektronika. Laporan ini dibuat dari banyak
bantuan dari berbagai pihak dalam menyelesaikan laporan ini. Oleh karena itu,
saya mengucapkan terima kasih yang sebesar besarnya kepada semua pihak yang
telah membantu dalam penyusunan laporan ini. Adapun pihak pihak tersebut
antara lain:
1. Mbak…………………..sebagai Asisten Praktikum P3
2. Kelompok 10 praktikum elektronika yang selalu memberikan semangat dan
bantuan dalam pemahaman materi praktikum
3. Orang tua, sahabat, teman, dan pihak pihak lain yang tidak dapat disebutkan
satu persatu.
Saya menyadari bahwa masih banyak kekurangan dan kesalahan pada
laporan ini. Oleh karena itu, saya mengharapkan saran dan kritik dari pembaca
agar dapat membangun saya menjadi lebih baik kedepannya. Semoga laporan ini
dapat menambah wawasan pembaca dan dapat bermanfaat bagi perkembangan
dan peningkatan ilmu pengetahuan.

Bangil, 24 November 2020

Siti Nur Azizah

02311940000039

ii
 DAFTAR ISI

ABSTRAK.................................................................................................................................. i
KATA PENGANTAR ........................................................................................................... ii
DAFTAR ISI ..................................................................................................................... …. .iii
DAFTAR GAMBAR .............................................................................................................. v
DAFTAR TABEL ........................................................................................................... … vii
BAB I PENDAHULUAN ..................................................................................................... 1
1.1 Latar Belakang .................................................................................................................... 1
1.2 Rumusan Masalah .............................................................................................................. 1
1.3 Tujuan .................................................................................................................................... 1
BAB II TINJAUAN PUSTAKA ........................................................................................ 3
2.1 Gerbang logika ................................................................................................................... 3
2.1.1. Gerbang AND.......................................................................................................... 3
2.1.2 Gerbang OR .............................................................................................................. 3
2.1.3 Gerbang NOT ........................................................................................................... 4
2.1.4 Gerbang NAND ....................................................................................................... 4
2.1.5 Gerbang NOR ........................................................................................................... 4
2.1.6 Gerbang XOR ........................................................................................................... 4
2.1.7 Gerbang XNOR……………………………………………………….. 5
2.2 Rangkaian Kombinasional…………………………………………………... 5
2.2.1 Multiplexer…………………………………………………………….. 5
2.2.2 Demultiplexer………………………………………………………….. 5
2.2.3 Encoder…………………………………………………………………6
2.2.4 Decoder…………………………………………………………………6
2.2.5 ALU(Arithmetic Logical Unit) ……………………………………….. 6
2.3 Peta Karnaugh………………………………………………………………...7
2.4 Rangkaian Kombinasional………………………………………....................8
BAB III METODOLOGI .............................................................................................. ….16
3.1 Alat dan Bahan ............................................................................................................. ….16
3.2 Langkah Kerja .............................................................................................................. ….16
3.2.1Gerbang Logika.................................................................................................... ….16

iii
 3.2.2 Flip Flop…………………………………………………………………………...… 16
3.2.3 Counter…………………………….…………………………………… 17
3.2.4 Multiplexer………………………………………………………………18
BAB IV HASIL DAN PEMBAHASAN ……………………………………….19
4.1 Hasil ……………………………………………………………………….....19
4.1 Hasil……………………………………………………………………… . 19
4.2 Pembahasan……………………………………………………………….. 26
BAB V KESIMPULAN DAN SARAN ……………………………………..…29
5.1 Kesimpulan………………………………………………………………... 29
5.2 Saran………………………………………………………………………. 29
DAFTAR PUSTAKA……...………………………………………………….. 30
.

iv
 DAFTAR GAMBAR

Gambar 2.1 Gerbang AND………………………………………………………..3

Gambar 2.2 Gerbang OR………………………………………………………….3
Gambar 2.3 Gerbang NOT………………………………………………………..4
Gambar 2.4 Gerbang NAND……………………………………………………...4
Gambar 2.5 Gerbang NOR………………………………………………………..4
Gambar 2.6 Gerbang XOR………………………………………………………..4
Gambar 2.7 Gerbang XNOR……………………………………………………...5
Gambar 2.8 Multiplexer……………………………………………….………….5
Gambar 2.9 Demultiplexer…………………………………………………..….. 6
Gambar 2.10 Encoder…………………………………………………………… 6
Gambar 2.11 Decoder…………………………………………………………… 6
Gambar 2.12 ALU……………………………………………………………......6
Gambar 2.13 K-Map Tiga Masukan……………………………………………. 7
Gambar 2.14 Penyederhanaan dengan K-Map………………………………….. 7
Gambar 2.16 Rangkaian Sederhana Hasil K-Map………………………………. 7
Gambar 2.17 Simbol Logika RS Flip-Flop………………………………………8
Gambar 2.18 JK Flip-Flop ……………………………………………………… 9
Gambar 2.19 D Flip-Flop……………………………………………………….10
Gambar 2.20 Rangkaian T Flip-Flop……………………………………………11
Gambar 2.21 Simbol Flip-Flop J-K dengan Preset dan Reset............................. 11
Gambar 2.22 Diagram Pewaktuan Flip-Flop J-K……………………………….12
Gambar 2.23 Rangkaian Counter 3 Bit………………………………………….13
Gambar 2.25 Up Counter Sinkron 3 Bit………………………………………. 13
Gambar 2.24 Rangkaian Up Counter Sinkron 3 Bit…………………………… 14
Gambar 2.25 Rangkaian Down Counter Sinkron 3 Bit………………………... 14
Gambar 2.26 Rangkaian Up/Down Counter Sinkron 3 Bit……………………. 15
Gambar 2.27 Up-Counter Asinkron 3 Bit……………………………………… 15
Gambar 3.1 Rangkain RS Flip-flop menggunakan gerbang NOR…………..…. 17
Gambar 3.2 Rangkain RS Flip-flop menggunakan gerbang NAND………….... 17

v
Gambar 3.3 Rangkaian Up Counter 3 bit……………………………………….. 17
Gambar 3.4 Multiplexer 2 Select Line………………………………………….. 18
Gambar 4.1 Rangkaian Gerbang Logika……………………………………….. 19
Gambar 4.2 Rangkaian Gerbang NOR……………………………………….… 20
Gambar 4.3 Rangkaian Gerbang NAND………………………………………. 21
Gambar 4.4 Rangkaian Counter…………………..…………………………… 22
Gambar 4.5 Rangkaian Dalam Multiplexer…………………………………….. 24
Gambar 4.6 Variasi Rangkaian Multiplexer D1=0 dan S1=1…………………. 24
Gambar 4.7 Variasi Rangkaian Multiplexer D1=1 dan S1=1………………… 24
Gambar 4.8 Variasi Rangkaian Multiplexer D1=0, S1=1, dan S0 = 1………… 25

vi
 DAFTAR TABEL

Tabel 2.1 Tabel Kebenaran NOR RS Flip Flop…………………………………..8

Tabel 2.2 Tabel Kebenaran JK Flip Flop…………………………………………9
Tabel 2.3 Tabel Kebenaran D Flip Flop………………………………………….10
Tabel 2.4 Tabel Kebenaran dari Flip Flop JK……………………………………11
Tabel 2.5 Tabel PS/NS Untuk Up dan Down Counter 3 Bit……………………..13
Tabel 2.6 Tabel Kebenaran Up Counter Asinkron 3 Bit…………………………15
Tabel 4.1 Tabel K-Map Gerbang Logika……………………………..….............19
Tabel 4.2 Tabel Hasil Rangkaian Gerbang Logika………………..……………..19
Tabel 4.3 Tabel Kebenaran RS Flip-Flop NAND……………………..................20
Tabel 4.4 Tabel Kebenaran RS Flip-Flop NOR……………………………….....21
Tabel 4.5 Tabel Hasil Rangkaian RS Flip-Flop……………………..…………...21
Tabel 4.6 Tabel Kebenaran JK Flip-Flop 3 Bit……………………..……………22
Tabel 4.7 Tabel Input JK Flip-Flop………………………………..……………..22
Tabel 4.8 Tabel Penomeran JK Flip-Flop………………………………………..22
Tabel 4.9 Tabel JA Flip-Flop 3 Bit………………………………………………23
Tabel 4.10 Tabel KA Flip-Flop 3 Bit……………………………………...……..23
Tabel 4.11 Tabel JB Flip-Flop 3 Bit……………………………………………..23
Tabel 4.12 Tabel KB Flip-Flop 3 Bit………………………………………….…24
Tabel 4.13 Tabel JC Flip-Flop 3 Bit…………………………………………..…24
Tabel 4.14 Tabel KC Flip-Flop 3 Bit…………………………………………….24
Tabel 4.15 Tabel Hasil Rangkaian Multiplexer…………………………...……..25

vii
 BAB I
PENDAHULUAN

1.1 Latar Belakang

Dalam kehidupan sehari hari kita tidak pernah lepas dari yang namanya
listrik, setiap alat yang ada di sekitar kita merupakan alat yang menggunakan
listrik sebagai sumbernya. Alat elektronik yang memanfaatkan listrik juga
membutuhkan komponen - komponen elektronika didalamnya, komponen
elektronika yang dioperasikan sesuai dengan fungsinya. Komponen elektronika
yang sering dipakai salah satunya elektronika digital. Dalam kehidupan sehari hari
selain digunakan di industri, elektronika digital juga banyak digunakan dalam
berbagai peralatan rumah tangga yang kita miliki, Aplikasi rangkaian elektronika
digital banyak digunakan untuk kepentingan peralatan rumah tangga dan industri.
Elektronika digital menggunakan gerbang logika. Gerbang logika adalah
rangkaian dengan satu atau lebih dari satu sinyal masukan tetapi hanya
menghasilkan satu sinyal berupa tegangan tinggi (1) atau tegangan rendah (0).
Dikarenakan analisis gerbang logika dilakukan dengan Aljabar Boolean maka
gerbang logika sering juga disebut Rangkaian logika. Gerbang logika merupakan
dasar pembentukan sistem digital. Gerbang logika beroperasi dengan bilangan
biner, sehingga disebut juga gerbang logika biner. Tegangan yang digunakan
dalam gerbang logika adalah tinggi atau rendah. Tegangan tinggi berarti 1(LED
menyala), sedangkan tegangan rendah berarti 0 (LED padam). Rangkaian logika
sering kita temukan dalam sirkuit digital (Integrated Circuit) yang
diimplemetasikan secara elekrtonik dengan menggunakan dioda atau transistor.
Rangkaian logika terbentuk dari hubungan beberapa gerbang (gate) logika.
Rangkaian logika bekerja secara digital. Output dari suatu rangkaian logika
ditentukan oleh karakterisitik dan hubungan dari gerbang-gerbang yang digunakan
[1].

1.2 Rumusan Masalah

Berdasarkan latar belakang diatas, dapat ditemukan rumusan masalah sebagai
berikut :

1
1. Bagaimana prinsip kerja gerbang logika ?
2. Bagaimana karakteristik dan cara kerja rangkaian sekuensial dan
kombinasional ?
3. Bagaimana merangkai rangkaian counter dari rangkaian flip flop?

1.3 Tujuan
Berdasarkan rumusan masalah yang ada, didapatkan tujuan praktikum ini
adalah sebagai berikut:
1. Memahami prinsip kerja gerbang logika
2. Memahami karakteristik dan cara kerja rangkaian sekuensial dan
kombinasional
3. Memahami cara merangkai rangkian counter dari rangkaian flip flop

2
 BAB II
TINJAUAN PUSTAKA

2.1 Gerbang Logika

Gerbang logika adalah piranti dua keadaan, yaitu mempunyai keluaran dua
keadaan yaitu dengan nol yang menyatakan logika 0 atau rendah dan keluaran
dengan tegangan tetap yang meenyatakan logika 1 atau tinggi. Gerbang logika
dapat mempunyai beberapa masukan yang masing masing mempunyai salah satu
dari dua keadaan logika yaitu 0 dan 1. Adapun gerbang logika dasar adalah
NOT,AND, dan OR. Sedangkan gerbang NAND,NOR,XOR,XNOR merupakan
gerbang yang dibentuk dari gabungan beberapa gerbang dasar [2]. Macam-
macam gerbang logika adalah sebagai berikut :
2.1.1 Gerbang AND
Rangkaian AND dinyatakan sebagai Z = X . Y, dan keluaran
rangkaian Z menjadi 1 hanya ketika kedua masukan X dan Y adalah 1 ,
dan Z menjadi 0 pada kedua kondisi yang lain, dan kedua masukan X dan
Y adalah 0 [3].

Gambar 2.1 Gerbang AND

2.1.2 Gerbang OR
Rangkaian OR dinyatakan sebagai Z = X + Y, dan keluaran
rangkaian Z menjadi 0 hanya ketika kedua masukan X dan Y adalah 0 , dan
Z menjadi 1 pada kedua kondisi yang lain, dan kedua masukan X dan Y
adalah 1 [3].

Gambar 2.2 Gerbang OR

3
2.1.3 Gerbang NOT
Rangkaian NOT juga dikenal sebagai inverter dan dinyatakan
sebagai Z = X’. Harga logika masukan dan keluaran rangkaian ini selalu
berlawanan. [3].

Gambar 2.3 Gerbang NOT

2.1.4 Gerbang NAND
Rangkaian NAND dinyatakan dalam Z = (X . Y)’ dan keluaran
rangkaian Y menjadi 0 hanya ketika masukan X dan Y adalah 1 , dan 0
pada kondisi yang lain [3].

Gambar 2.4 Gerbang NAND

2.1.5 Gerbang NOR
Rangkaian NOR dinyatakan sebagai Z = (X + Y)’ dan keluaran Y
menjadi 1 ketika kedua masukan X dan Y adalah 0 , dan 1 pada kondisi
yang lain. [3].

Gambar 2.5 Gerbang NOR

2.1.6 Gerbang XOR
Rangkaian XOR dinyatakan dalam Z = X’ . Y + X . Y’ = X + Y ,
dan keluaran menjadi 0 ketika kedua masukan X dan Y sama, dan 1
ketika kedua masukan berbeda [3].

Gambar 2.6 Gerbang XOR

4
 2.1.7 Gerbang XNOR
Rangkaian XOR dinyatakan dalam Z = X’ . Y + X . Y’ = X + Y , dan
keluaran menjadi 1 ketika kedua masukan X dan Y sama, dan 0 ketika kedua
masukan berbeda. [3].

Gambar 2.7 Gerbang XNOR

2.2 Rangkaian Kombinasional
Rangkaian kombinasional adalah rangkaian yang mempunyai nilai
keluaran di suatu waktu hanya ditentukan oleh nilai dari masukannya di waktu
tersebut. Dalam rangkaian ini tidak ada penyimpanan informasi atau
ketergantungan terhadap keadaan rangkaian (keluaran) sebelumnya. Contoh
rangkaian kombinasional adalah multiplexer, enkoder, dekoder, demultiplexer dan
ALU [4].
2.2.1 Multiplexer
Sebuah Multiplexer adalah rangkaian logika yang menerima
beberapa masukan data digital dan menyeleksi salah satu dari masukan
tersebut pada saat tertentu, untuk dikeluarkan pada sisi keluaran [4].

Gambar 2.8 Multiplexer

2.2.2 Demultiplexer
Kebalikan dari multiplexer. Demultiplexer mengirim data ke salah
satu jalur keluaran yang ditentukan kendali input. Biasanya digunakan
untuk mengirim data satu sumber ke salah satu dari sejumlah tujuan [4].

5
 Gambar 2.9 Demultiplexer
2.2.3 Encoder
Berfungsi mengkodekan sinyal input diskrit menjadi output dalam
bentuk kode biner [4].

Gambar 2.10 Encoder

2.2.4 Decoder
Berfungsi kebalikan dari encoder yaitu mengubah kode biner
menjadi output sinyal diskrit [4].

Gambar 2.11 Decoder

2.2.5 ALU (Arithmetic Logical Unit)
Berfungsi melakukan operasi atau perhitungan aritmatika dan logika
[4].

Gambar 2.12 ALU

6
2.3 Peta Karnaugh
Dalam suatu rangkaian logika yang tersusun dari ratusan atau bahkan
jutaan gerbang logika dapat menimbulkan masalah dalam analisa logika ataupun
hasil yang dicapai. Untuk mengatasinya terdapat suatu metode yang bernama Peta
Karnaugh, atau biasa disebut K-map. Metodenya menjumlahkan seluruh masukan
dengan cara memasukkan nilai masukan pada tabel. Dalam analisa variabelnya
metode K-map tergantung pada jumlah masukan di awal [5].

Gambar 2.13 K-Map Tiga Masukan

Contoh penyederhanaan persamaan dengan K-map adalah seperti Gambar 2.14

Gambar 2.14 Penyederhanaan dengan K-Map

Sehingga bentuk rangkaian implementasinya adalah seperti Gambar 2.15

Gambar 2.16 Rangkaian Sederhana Hasil K-Map

7
2.4 Rangkaian Sekuensial

Salah satu rangkaian logika yang sangat bermanfaat yaitu rangkaian

logika sekuensial yang di interkoneksikan untuk penyimpanan, pewaktu,
perhitungan dan pengurutan. Bentuk dasar dari rangkaian logika sekuensial
adalah rangkaian flip-flop yang dirangkai dari gerbang logika seperti NAND dan
AND. Nama lain dari flip-flop adalah multivibrator bistabil, dimana keluarannya
adalah suatu tegangan rendah (0) atau tinggi (1). Keluaran ini tetap rendah atau
tinggi selama belum ada masukkan yang merubah keadaan tersebut. Rangkaian
yang bersangkutan harus di-drive (dikendalikan) oleh satu masukkan yang disebut
pemicu (trigger). Keadaan tersebut akan berubah kembali bila ada masukkan
pemicu lagi. Ada tiga jenis multivibrator,yaitu: astabil, monostabil, dan bistabil.
Pada bagian ini hanya membahas multivibrator bistabil (flip-flop). Berdasarkan
cara penyimpanannya flip-flop dapat digolongkan atas: RS Flip-flop, JK Flip-
flop, D Flip-flop, dan T Flip-flop [5].
a. RS Flip-Flop
Kebanyakan flip-flop dasar disebut flip-flop RS. RS flip-flop tersusun dari
rangkaian NAND atau NOR. Gambar 2.17 adalah symbol dari RS flip-flop dan
rangkaian RS flip-flop dengan logika NOR serta tabel kebenarannya [5].

Gambar 2.17 Simbol Logika RS Flip-Flop

Tabel 2.1 Tabel Kebenaran NOR RS Flip-Flop

8
 Baris pertama dari tabel kebenaran disebut hold karena tidak adanya
perubahan, atau sama sekali tidak diberi perlakuan. Baris kedua dari tabel
kebenaran menunjukkan kondisi set dari flip-flop. Disini masukan low
mengaktifkan masukan set. Logika 0 ini mengatur keluaran Q menjadi 1. Kondisi
set ini akan terlihat apabila kita menganalisa rangkaian NAND diatas. Logika 0
pada gerbang 1 membangkitkan 1 pada keluaran. Logika 1 ini dimasukkan lagi ke
gerbang 2. Gerbang 2 mempunyai dua logika 1 yang dimasukkan pada
masukannya, sehingga mendorong keluaran menjadi 0. Baris ketiga dari tabel
kebenaran merupakan kondisi reset. Logika 0 mengaktifkan masukan reset
tersebut. Hal ini akan mereset keluaran Q menjadi 0 [5].

b. JK Flip-Flop

Rangkaian ini dapat dianggap sebagai flip-flop universal. Flip-flop jenis

lain dapat dibuat dari flip-flop ini. Simbol logika unutk ini ditunjukkan oleh
Gambar 2.18.

Gambar 2.18 JK Flip-Flop

Tabel 2.2 Tabel Kebenaran JK Flip-Flop

Dapat dilihat dari tabel, mode operasi diberikan di sebelah kiri dan tabel
kebenaran di sebelah kanan. Baris 1 dari tabel kebenaran tersebut menunjukkan
kondisi tetap atau kondisi terbuka. Perhatikan bahwa semua data masuk (J dan K)
adalah kondisi reset atau clear dari flip-flop tersebut ditunjukkan pada baris 2 dari

9
tabel kebenaran. Bila J=0 dan K=1 serta pulsa clock datang pada masukan CK,
maka flip-flop tersebut direset (Q=0). Baris 3 menunjukkan kondisi set dari flip-
flop JK. Bila J=1 dan K=0 serta terdapat pulsa clock , maka keluaran Q akan
menjadi 1. Baris 4 mengilustrasikan kondisi yang sangat berguna dari flip-flop
JK. Kondisi ini disebut posisi toggle. Bila masukan J dan K kedua – duanya high,
maka keluaran Q akan berlawanan dengan keadaan pada waktu pulsa clock tiba
pada masukan CK [5].

c. D Flip-Flop
Flip-flop D sering sekali disebut flip-flop tunda (delay). Nama ini
menggambarkan secara tepat cara kerja dari flip-flop ini. Apapun bentuk
masukkan data (D), masukan tersebut akan tertunda selama satu pulsa clock untuk
mencapai keluaran. Gambar 2.19 menunjukkan simbol dari D flip-flop dan tabel
kebenarannya.

Gambar 2.19 D Flip-Flop

Tabel 2.3 Tabel Kebenaran D Flip-Flop

Dapat terlihat hasil keluaran dari D flip-flop tersebut sesuai dengan tabel
kebenaran diatas. Dimana nilai keluaran (Q) akan selalu sama dengan nilai
masukanan D jika nilai masukan enable adalah HIGH. Tetapi sebaliknya jika nilai
masukan enable adalah LOW maka apapun nilai masukan pada D, nilai keluaran
(Q) akan bernilai sama dengan nilai sebelumnya [5].

10
d. T Flip-Flop

Merupakan modifikasi dari JK flip-flop, dengan menggabungkan kedua

masukan J dan K sehinga keluaran akan berubah-ubah sesuai perubahan pada
clock-nya [5].

Gambar 2.20 Rangkaian T Flip-Flop

e. Counter

Counter(pencacah) adalah alat/rangkaian digital yang berfungsi

menghitung/mencacah banyaknya pulsa clock atau juga berfungsi sebagai
pembagi frekuensi, pembangkit kode biner, Gray. Ada dua jenis pencacah yaitu:
Pencacah sinkron (syncronuous counters) dan Pencacah tak sinkron
(asyncronuous counters) yang disebut juga pencacah deret (series counters).

Sebagaimana dengan rangkaian sekuensial yang lain, untuk menyusun

counter digunakan flip-flop. Counter dapat digunakan untuk menghitung angka,
[2]
operasi, kuantitas, atau periode waktu , counter dapat juga digunakan untuk
membagi frekuensi dan menyimpan data. Jenis flip-flop yang
diperlukan/digunakan (D-FF, JK FF atau RS-FF). Prasyarat perubahan logikanya
(dari flip-flop yang digunakan) [5].

Gambar 2.21 Simbol Flip-Flop J-K dengan Preset dan Reset

Tabel 2.4 Tabel Kebenaran dari Flip-Flop J-K

Masukan Keluaran

Preset Clear Clock J K Q

L H X X X H L

11
 H L X X X L H

L L X X X Race race

H H ↓ L L Tetap tetap

H H ↓ H L H L

H H ↓ L H L H

H H ↓ H H toggle

H H H X X Q0 Q0

Flip-flop ini akan bekerja sebagai counter jika pin J dan K diberi logika
tinggi (seperti terlihat dalam tabel, keluaran Q akan mengalami toggle jika ada
transisi clock tinggi ke rendah). Sinyal yang dicacah tidak lain adalah sinyal clock
itu sendiri. Sebelum sampai ke counter, Gambar 2.22 memberikan penjelasan
bagaimana flip-flop J-K ini bekerja.

Gambar 2.22 Diagram Pewaktuan Flip-Flop J-K

Dari Gambar 3.14 dapat dilihat bahwa ketika J adalah low, dan K adalah
high serta sinyal clocknya adalah transisi dari tinggi ke rendah, maka keluaran (Q)
akan bernilai low. Ketika J dan K adalah berlogika high dan sinyal clocknya
adalah transisi dari tinggi ke rendah, maka keluaran (Q) akan berubah ke
komplemen sebelumnya (di sini berubah dari rendah ke tinggi) yang disebut
mengalami kondisi toggle.

Rangkaian counter menggunakan flip-flop J-K dapat diwujudkan

menggunakan rangkaian. Counter pada rangkaian gambar memiliki lebar data
sebesar 3 bit, serta jenis counternya adalah jenis asinkron. Jika menginginkan
lebar data yang yang lebih besar maka tinggal merangkaian seri sebanyak yang

12
diinginkan [5]. Diagram pewaktuannya dapat dilihat pada Gambar 2.21. Contoh
rangkaian counter 3 bit dapat dilihat pada Gambar 2.22

Gambar 2.23 Rangkaian Counter 3 Bit

1) Rangkaian Counter Sinkron

Terdapat tiga macam rangkaian counter sinkron yaitu up counter, down
counter, dan up-down counter.

a) Up Counter
Pada counter sinkron, sumber clock diberikan pada masing-masing
masukan clock dari flip-flop penyusunnya, sehingga apabila ada perubahan pulsa
dari sumber, maka perubahan tersebut akan memicu seluruh flip-flop secara
bersama-sama. Dapat dilihat pada Gambar 2.23.

Gambar 2.25 Up Counter Sinkron 3 Bit

Sebuah counter disebut sebagai up counter jika dapat menghitung secara

berurutan mulai dari bilangan terkecil sampai bilangan terbesar. Contoh: 0-1-2-3-
4-5-6-7-0-1-2- ... Sedangkan down counter adalah counter yang dapat menghitung
secara berurutan dari bilangan terbesar ke bilangan terkecil [5].
Tabel 2.5 Tabel PS/NS untuk Up dan Down Counter 3 Bit

13
 Untuk membuat sebuah rangkaian up counter, lakukan langkah-langkah
sintesa rangkaian yang telah dijelaskan sebelumnya. Dari hasil persamaan logika
berdasarkan Tabel PS NS di atas didapatkan rangkaian seperti Gambar 2.24

Gambar 2.24 Rangkaian Up Counter Sinkron 3 Bit

b) Down Counter

Berdasarkan tabel PS/NS, dapat dilihat bahwa down counting merupakan

kebalikan dari up counting, sehingga rangkaiannya masih tetap menggunakan
rangkaian up counter, hanya keluarannya diambilkan dari Q masing-masing flip-
flop [5].

Gambar 2.25 Rangkaian Down Counter Sinkron 3 Bit

c) Up-Down Counter
Rangkaian up/down counter merupakan gabungan dari up counter dan
down counter. Rangkaian ini dapat menghitung bergantian antara up dan down
karena adanya masukan eksternal sebagai control yang menentukan saat
menghitung up atau down. Pada Gambar 3.19 ditunjukkan rangkaian up/down
counter sinkron 3 bit. Jika masukan CNTRL bernilai ‘1’ maka counter akan
menghitung naik (up), sedangkan jika masukan CNTRL bernilai ‘0’, counter akan
menghitung turun (down) [5].

14
 Gambar 2.26 Rangkaian Up/Down Counter Sinkron 3 Bit
2) Rangkaian Counter Asinkron

Pada counter asinkron, sumber clock hanya diletakkan pada masukan

Clock di flip- flop terdepan (bagian Least Significant Bit / LSB), sedangkan
masukan-masukan clock flip-flop yang lain mendapatkan catu dari keluaran flip-
flop sebelumnya. Konfigurasi ini didapatkan dari gambar timing diagram counter
3-bit. Dengan konfigurasi ini, masing-masing flip-flop dipicu dalam waktu yang
berbeda (ripple counter) [5].

Tabel 2.6 Tabel Kebenaran Up Counter Asinkron 3-Bit

Berdasarkan bentuk timing diagram di atas, keluaran dari flip-flop C

menjadi clock dari flip-flop B, sedangkan keluaran dari flip-flop B menjadi clock
dari flip-flop A. Perubahan pada negatif di masing-masing clock flip-flop
sebelumnya menyebabkan flip-flop sesudahnya berganti kondisi (toggle),
sehingga setiap masukan J dan K di masing- masing flip-flop diberi nilai ”1”
(sifat toggle dari JK flip-flop) [5].

Gambar 2.27 Up-Counter Asinkron 3 Bit

15
 BAB III
METODOLOGI

3.1 Alat dan Bahan

Adapun alat dan bahan yang digunakan dalam praktikum kali ini sebagai
berikut :
1. Multimeter
2. IC 7404, 7432, 7408
3. LED
4. Power Supply

3.2 Langkah - Langkah

Adapun langka-langkah kerja yang harus dilakukan dalam melakukan
praktiku ini sebagai berikut :
3,2,1 Gerbang Logika

1. Dibuat rangkaian logika seperti berikut ini dengan menggunkan software

proteus.

2. Disederhanakan rangkaian tersebut dengan K-map dan buat rangkaiannya.

3. Diberi perlakuan pada rangkaian dengan memberikan kondisi high & low
sesuai dengan nilai bit yang yang anda tentukan.
4. Dimati nyala led (posisi led akan ditentukan oleh asisten). Diselidiki
apakah sesuai dengan logika dan kondisi yang diberikan.
5. Apabila tidak sesuai, digunakan multimeter untuk mengukur tegangan
pada led yang tidak sesuai tersebut.
6. Dibuat tabel percobaan untuk percobaan tersebut.

3.2.2 Flip-Flop

1. RS Flip-flop dirangkai menggunakan gerbang NOR.

Dibuat rangkaian RS Flip-flop menggunakan gerbang NOR pada proteus
seperti gambar di bawah ini

16
 Gambar 3.1 Rangkain RS Flip-flop menggunakan gerbang NOR
2. RS Flip-flop diangkai menggunakan gerbang NAND.
Dibuat rangkaian RS Flip-flop menggunakan gerbang NAND pada proteus
seperti gambar di bawah ini

Gambar 3.2 Rangkain RS Flip-flop menggunakan gerbang NAND

3. Buatlah tabel kebenaran hasil percobaan tersebut dan bandingkan

dengan tabel kebenarannya..

3.2.3 Counter
1. Dibuat rangkaian seperti Gambar 3.3

Gambar 3.3 Rangkaian Up Counter 3 bit

17
 2. Rangkaian dibuat Up Counter sinkron 3 bit dengan menggunakan metode
K-Map
3. Dibandingkan rangkaianmu dengan Gambar 3.3.
4. Dianalisis apakah ada perbedaan hasil rangkaianmu dengan Gambar 3.3.
5. Rangkaian diaktifkan pada Gambar 3.3 dan catat data dengan membuat
tabel hubungan antara masukan dan keluaran pada rangkaian
6. Dinalisis tabel kebenaran rangkaian pada Gambar 3.3

3.2.4 Multiplexer
1. Disusun rangkaian multiplexer 2 select line seperti Gambar 3.4.

Gambar 3.4 Multiplexer 2 Select Line

2. Dicatat sinyal keluaran yang terjadi untuk beberapa kombinasi data
selector.
3. Dibuat tabel kebenaran dari hasil keluaran.
4. Dibandingkan hasil keluaran rangkaian anda dengan tabel kebenaran.
5. Dianalisis hasil keluaran, masing-masing praktikan harus berbeda.

18
 BAB IV
HASIL DAN PEMBAHASAN

4.1 Hasil
4.1.1 Gerbang Logika
Pada praktikum telah dilakukan penyederhanaan persamaan:

Dan didapatkan hasil persamaan yang baru yaitu:

Penyederhanaan persamaan tersebut dilakukan dengan tabel K-map serta

dapat dibuat rangkaian sebagai berikut:
Tabel 4.1 Tabel K-Map Gerbang Logika
A'B' A'B AB AB' Keterangan :
C'D' 1 1 1 A’ = A bar
C'D 1 1 1 B’ = B bar
CD 1 1 C’ = C bar
CD' 1 1 1 1 D’ = D bar

Berdasar hasil Kmap tersebut didapatkan rangkaian pada proteus sebagai

berikut :

Gambar 4.1 Rangkaian Gerbang Logika

Dari rangkaian tersebut dilakukan simulasi dengan input sesuai dengan bit
yang ditentukan dan melihat hasil outputnya yang diamati melalui LED.
Sehingga didapatkan table kebenaran dari gerbang logika dalam rangkaian
tersebut.
Tabel 4.2 Tabel Hasil Rangkaian Gerbang Logika
KET
Des A B C D OUTPUT
LED

19
 0 0 0 0 0 0 OFF
1 0 0 0 1 0 OFF
2 0 0 1 0 1 ON
3 0 0 1 1 0 OFF
4 0 1 0 0 1 ON
5 0 1 0 1 1 ON
6 0 1 1 0 1 ON
7 0 1 1 1 0 OFF
8 1 0 0 0 1 ON
9 1 0 0 1 1 ON
10 1 0 1 0 1 ON
11 1 0 1 1 1 ON
12 1 1 0 0 1 ON
13 1 1 0 1 1 ON
14 1 1 1 0 1 ON
15 1 1 1 1 1 ON

4.1.2 Flip-Flop
Berdasarkan hasil percobaan simulasi rangkaian flip-flop sesuai
dengan modul didapatkan :
A) Flip-Flop menggunakan gerbang NOR

Gambar 4.2 Rangkaian Gerbang NOR

Berdasarkan hasil simulasi pada proteus didapatkan hasil:
Tabel 4.3 Hasil Simulasi Rangkaian Flip-Flop NOR
Simulasi FLIP FLOP NOR
TABEL KEBENARAN
No
S R Q Q’ Keterangan
1 1 0 0 1 Reset
2 0 0 0 1 Memory
3 0 0 0 1 Memory
4 0 1 1 0 Set

20
 5 0 0 1 0 Memory
6 0 1 1 0 Memory
7 0 0 1 0 Memory
8 1 0 0 1 Reset
9 0 0 0 1 Memory
10 1 1 0 1 Memory

B) Flip-Flop menggunakan gerbang NAND

Gambar 4.3 Rangkaian Gerbang NAND

Berdasarkan hasil simulasi pada proteus didapatkan hasil:
Tabel 4.4 Hasil Simulasi Rangkaian Flip-flop NAND
Simulasi FLIPFLOP NAND
TABEL KEBENARAN
No
S R Q Q’ Keterangan
1 0 1 1 0 Set
2 1 1 1 0 Memory
3 1 0 0 1 Reset
4 1 1 0 1 Memory
5 1 0 0 1 Memory
6 1 1 0 1 Memory
7 0 1 0 0 Set
8 1 1 1 0 Memory
9 0 1 1 0 Memory
10 0 0 1 1 Reset

4.1.3 Counter
Pada praktikum telah dibuat sebuah rangkaian Up-Counter
sinkron 3 bit yang merupakan hasil dari penggunaan metode K-Map.

21
 Gambar 4.4 Rangkaian Counter
Berdasar rangkaian tersebut, didapatkan table kebenaran dari flip-flop
sebagai berikut:
Tabel 4.6 Tabel Kebenaran JK Flip-Flop 3 bit
Num Qa Qb Qc Qa(d+1) Qb(d+1) Qc(d+1)
0 0 0 0 0 0 1
1 0 0 1 0 1 0
2 0 1 0 0 1 1
3 0 1 1 1 0 0
4 1 0 0 1 0 1
5 1 0 1 1 1 0
6 1 1 0 1 1 1
7 1 1 1 0 0 0

Tabel 4.7 Tabel Input JK Flip-Flop

Flip-Flop Inputs
JA KA JB KB JC KC
0 X 0 X 1 X
0 X 1 X X 1
0 X X 0 1 X
1 X X 1 X 1
X 0 0 X 1 X
X 0 1 X X 1
X 0 X 0 1 X
X 1 X 1 X 1

Tabel 4.8 Tabel Penomoran

A'B' A'B AB AB'
C' 0 2 6 4

22
 C 1 3 7 5

Tabel 4.9 Tabel JA Flip Flop 3 Bit

JA A'B' A'B AB AB'
C' 0 0 X X
C 0 1 X X
BC

Tabel 4.10 Tabel KA Flip Flop 3 Bit

KA A'B' A'B AB AB'
C' X X 0 0
C X X 1 0
BC

Tabel 4.11 Tabel JB Flip Flop 3 Bit

JB A'B' A'B AB AB'
C' 0 X X 0
C 1 X X 1
C

Tabel 4.12 Tabel KB Flip Flop 3 Bit

KB A'B' A'B AB AB'
C' X 0 0 X
C X 1 1 X
C

Tabel 4.13 Tabel JC Flip Flop 3 Bit

JC A'B' A'B AB AB'
C' 1 1 1 1
C X X X X
1

Tabel 4.14 Tabel KC Flip Flop 3 Bit

KC A'B' A'B AB AB'
C' X X X X
C 1 1 1 1
1

23
4.1.4 Multiplexer
Pada praktikum telah dilakukan pembuatan rangkaian Multiplexer
sebagai berikut dengan berbagai variasi selector line:

Gambar 4.5 Rangkaian Dalam Multiplexer

Gambar 4.6 Variasi Rangkaian Multiplexer D1=0 dan S1=1

Gambar 4.7 Variasi Rangkaian Multiplexer D1=1 dan S1=1

24
 Gambar 4.8 Variasi Rangkaian Multiplexer D1=0, S1=1, dan S0 = 1
Berdasarkan hasil simulasi rangkaian pada proteus, didapatkan table
kebenaran sebagai berikut:
Tabel 4.15 Tabel Hasil Rangkaian Multiplexer
Masukan Keluaran
S0 S1 D0 D1 D2 D3 X Ket
0 0 0 X X X 0
D0
0 0 1 X X X 1
0 1 X 0 X X 0
D1
0 1 X 1 X X 1
1 0 X X 0 X 0
D2
1 0 X X 1 X 1
1 1 X X X 0 0
D3
1 1 X X X 1 1

4.2 Pembahasan
Dari keseluruhan praktikum yang telah dilaksanakan didapatkan pembahasan
P3 sebagai berikut:
4.2.1 Gerbang Logika
Pada praktikum Gerbang Logika, langkah pertama yang dilakukan adalah
penyederhanaan persamaan menggunakan K-Map. Setelah didapatkan hasil
akhir persamaan maka dibuatlah suatu rangkaian gerbang logika disoftware
Proteus. Dimana dalam rangkaian tersebut terdapat 2 gerbang NOT, 2 gerbang

25
AND, dan satu gerbang OR. Selain itu, didalam rangkaian tersebut terdapat 4
input (karena memakai 4 bit). Pada input A, dialirkan langsung menuju
gerbang OR. Pada input B, dialirkan menuju salah satu input gerbang AND
ke-1. Pada input C, satu input menuju gerbang NOT untuk di-inverter-kan lalu
menuju input gerbang AND ke-1 untuk disatukan dengan input dari B dan satu
input lainnya menuju input gerbang AND ke-2. Pada input D, dialirkan
menuju gerbang AND ke-2 untuk disatukan dengan input dari C. Lalu hasil
output dari kedua gerbang dialirkan menuju gerbang OR. Gerbang OR
memiliki 3 kaki karena menerima 3 input-an. Hasil keluaran dari gerbang OR
akan dialirkan menuju LED. Dalam simulasi rangkaian ini memakai input dari
bilangan biner dari bilangan decimal 0-15 (karena memakai 4 bit). Dari setiap
simulasi input dapat diamati lampu LED terkadang menyala dan terkadang
meredup. Jika lampu LED menyala, maka outputnya berupa high atau
bilangan biner 1. Jika lampu LED tidak menyala, maka outputnya berupa low
atau bilangan biner 0. Hasil simulasi rangkaian ini dapat dipastikan sesuai
dengan tabel kebenaran yang ada didalam teori elektronika digital.

4.2.2 Flip – Flop

Pada praktikum ke-2 ini dilakukan pembuatan rangkaian RS Flip-Flop
menggunakan gerbang NOR dan gerbang NAND dengan menggunakan
software Proteus. Pada rangkaian RS Flip-Flop gerbang NOR maupun NAND
menggunakan masing-masing 2 gerbang NAND dan NOR. Pada rangkaian RS
Flip-Flop NAND, didapatkan salah satu input berasal dari output-an gerbang
yang lainnya. Begitupun pada rangkaian RS Flip-Flop NOR. Pelaksanan
simulasi pada rangkaian RS Flip-Flop ini dilakukan input sesuai dengan bit
yang ada pada teori dan didapatkan hasil yang juga sesuai dengan pada teori.
Semisal pada rangkaian RS Flip-Flop NOR dengan input 1-0. Pertama
dilakukan input berupa S = 0 dan R = 1 didapatkan hasil output berupa Q = 0
dan Q’ = 1. Hal ini dapat terjadi karena dari adanya nilai pada R telah dapat
ditentukan nilai untuk Q tetapi satu masukan pada S tidak dapat menentukan
satu keluaran pada Q’. Selain itu, keluaran pada Q’ dapat menjadi masukan
pada R begitupun sebaliknya keluaran pada Q dapat menjadi masukan pada S.

26
Jika output hasil berupa Q = 1 maka rangkaian tersebut berupa set sedangkan
Q = 0 maka rangkaian tersebut berupa reset. Akan tetapi apabila kedua
masukan yaitu S = 0 dan R = 0 maka didapatkan keluaran berupa hold atau no
reset dikarenakan berdasarkan prinsip gerbang NOR jika salah satu masukan
berupa 0 maka keluaran dapat berupa 1 ataupun 0. Jika masukan berupa R = 1
dan S = 1 maka didapatkan keluaran Q dan Q’ bernilai 0. Hal ini jika berlaku
pada rangkaian RS Flip-Flop NAND yang menyesuaikan dengan teori.

4.2.3 Counter
Pada praktikum ke-3 ini dilakukan pembuatan rangkaian up-counter
sinkron 3 bit. Sebelum dibuatnya rangkaian tersebut, dilakukan pembuatan
persamaan menggunakan metode peta karnaguh atau K-Map. Pertama dibuat
tabel bilangan desimal dari biner 3 bit. Lalu dilakukan pembuatan tabel JK (A
sampe C) dengan menyesuaikan hasil Qa dengan Qa (d+1) dengan tabel
kebenaran JK Flip-Flop. Semisal Qa = 0 dan Qa (d+1) = 0 maka didapatkan
JA dan KA berupa 0 dan X. Begitupun pada JB, KB, JC, dan juga KC.
Selanjutkan dilakukan pembuatan tabel penomeran guna mempermudah
pengisian serta pembuatan tabel JK up-counter sinkron 3 bit. Dari masing-
masing tabel J maupun K dilakukan groping 1-x dan didapatkan hasil berupa
JA=KA=BC, JB=KB=C, serta JC=KC=1. Dari persamaan tersebutlah dapat
dibuat rangkaian seperti pada gambar 4.4 dan hasil simulasinya sesuai dengan
tabel kebenaran yang ada pada teori pada modul praktikum. Selain itu, display
digital (7seg) juga menunjukkan angka 0-7 yang sesuai dengan tabel
kebenaran bilangan biner up-counter sinkron 3 bit dengan bilangan
decimalnya.

4.2.4 Multiplexer
Pada rangkaian praktikum yang terakhir dibuatlah rangkaian multiplexer
dimana rangkaian multiplexer merupakan rangkaian yang terdiri atas beberapa
input dan hanya akan diseleksi beberapa input untuk mengeluarkan satu output
(keluaran). Pada rangkaian ini mendapatkan 4 data dan 2 selector serta satu
output (keluaran). Pada rangakaian ini didalamnya terdapat sub-circuit dimana

27
terdapat 2 gerbang inventer (NOT) pada 2 selectornya. Selain itu, pada sub-
circuit juga terdapat 4 gerbang AND pada 4 datanya serta satu gerbang OR
sebagai penghasil keluaran dari ke-empat gerbang AND nya. Terlihat pada
tabel 4.14, berapapun input-nya jika selector-nya berupa 0 maka didapatkan
output berupa nilai yang sama. Begitupun seterusnya perlu dilakukan
pengaturan pada selector untuk mendapatkan output yang sesuai dengan
masukan data yang diinginkan.

28
 BAB V
KESIMPULAN DAN SARAN
5. 1 Kesimpulan
Berdasarkan keseluruhan praktikum yang telah dilakukan didapatkan
kesimpulan yaitu:
1) Gerbang Logika merupakan fungsi dari operasi logika dasar (AND, NOT dan
OR) dimana operasi tersebut berupa perkalian untuk AND, pertambahan untuk
OR serta inverter untuk NOT. Selain itu, rangkaian logika juga dibuat dari
penyederhanaan persamaan menggunakan metode K-map 3 bit maupun 4 bit.
2) Rangkaian sekuensial merupakan rangkaian yang terdiri atas satu atau lebih
input serta satu atau lebih output. Dan terdiri atas 2 jenis yakni rangkaian flip-
flop serta rangkaian counter.
3) Rangkaian flip-flop merupakan rangkaian yang terdiri atas gerbang NAND
maupun NOR. Pada salah satu input gerbang merupakan output dari gerbang
lainnya. Dalam menentukan output tidak bisa langsung memakai satu input
saja sehingga terdapat situasi berupa set, reset, memory, serta undefined.
4) Rangkaian counter merupakan rangkaian yang terdiri atas rangkaian flip-flop
guna menghasilkan output bilangan desimal sesuai dengan teori bilangan biner
berdasarkan K-map yang dibuat (3 bit atau 4 bit atau seterusnya). Rangkaian
counter disebut juga rangkaian pencacah atau rangkaian penghitung.
5) Rangkaian kombinasional yaitu rangkaian terdiri atas input, output serta
gerbang logika. Dimana pada rangkaian ini, terdapat penyeleksian masukan
maupun keluaran. Salah satu contohnya pada rangkaian multiplexer dilakukan
penyeleksian input guna menghasilkan satu output.
5.2 Saran
Berdasarkan keseluruhan praktikum yang telah dilakukan, saran yang
dapat diberikan yaitu:
1) Diperlukannya ketelitian saat melaksanakan praktikum elektronika digital agar
langsung mendapatkan hasil yang sesuai pada teori.
2) Diperlukannya penambahan referensi pada modul praktikum agar
mempermudah praktikan dalam memahami teori yang ada.

29
 DAFTAR PUSTAKA
[1] Mulyadi,. Jakarta, Indonesia: Salemba Empat, 2007.

[2] Malvino. (1983) Elektronika dan Instrumentasi. Document.

[3] Wijaya Widjanarka. (2006. , Februari) Teknik Digital. Document.

[4] Iwan Kurniawan, Elektronika Digital-Aljabar Boolean. Jambi, Indnonesia:

Politeknik Jambi, 2006.

[5] Laboratorium PKRK Teknik Fisika ITS. (2020, November) Praktikum

Elektronika. Document.

30