ARSITEKTUR DAN ORGANISASI KOMPUTER
Kode: TI302
Indah Permatasari, M.Kom.
Komponen Level Register
Outline
• Multiplekser (MUX) • Penjumlahn Setengah (Half
• Dekoder (Decoder) Adder)
• Enkoder (Encoder) • Penjumlahan penuh (Full Adder)
• Register Data • Pengurangan setengah (Half
Subtractor)
• Register Geser
• Pengurangan penuh (Full
• Pencacah (Counter) Subtractor)
• Demultiplekser (Demux) • Pembagian (Comparator)
• Pengali (Multiplyer)
Indah Permatasari, M.Kom. 2
Komponen Register
Tipe Komponen Fungsi
Kombinasional Gerbang word →Operasi Boolean
Multiplekser →Perutean data
Dekoder & enkonder →Pemeriksaan koder dan konversi
Array yang dapat deprogram →Fungsi umum
Elemen Aritmatik (penjumlahan ALU) →Operasi numerik
Sekuensial Register parallel →Penyimpanan informasi
Register geser →Penyimpanan informasi, konversi serial-
parallel
Pencacah →Kontrol/penghasil sinyal pewaktu
Indah Permatasari, M.Kom. 3
Multiplekser (MUX)
• Multiplexer adalah rangkaian yang memilih satu dari beberapa jalur
masukan ke satu jalur keluaran, jalur sumber yang diteruskan ke jalur
keluaran dikendalikan oleh sinyal SELECT.
• Jika data sumber yang masuk sejumlah k dan setiap jalur masukan
data terdiri dari m bit, multiplexer tersebut dinamakan multiplexer k
input m-bit.
• Terdapat jalur ENABLE e → jalur untuk mengaktifkan multiplexer
• Jika e = 0 maka multiplexer tidak aktif
• Jika biner i diterapkan pada jalur SELECT maka input i akan dihubungkan
dengan output jika e = 1
Indah Permatasari, M.Kom. 4
Sumarna, Jurdik
Fisika, FMIPA, UNY
Indah Permatasari, M.Kom. 5
Implementasi Multiplexer
• Rangkaian multiplexer digunakan untuk menggabungkan dua atau
lebih sinyal digital ke dalam satu jalur, dengan menempatkan pada
waktu yang berbeda
• Dikenal dengan istilah time division multiplexer (multiplekser
berdasarkan pembagian waktu)
• Dalam komputer, diimplementasikan pada saat memilih satu masukan
dari beberapa masukan sumber untuk ALU (Arithmetic Logic Unit)
Indah Permatasari, M.Kom. 6
Dekoder (Decoder)
• Pengalamatan dimana n bit masukan diinterpretasikan sebagai sebuah
alamat yang digunakan untuk memilih satu dari jalur keluaran
• Dekoder juga disebut demultiplexer
• Dapat mengendalikan input dari decoder yang dipasang sebagai 1 bit data
sumber
• Sebuah decoder 1-out-of-2n atau 1/2n adalah rangkaian kombinasional
dengan n jalur data masukan 2n jalur data keluaran
• Kombinasi sinyal masukan akan menentukan sinyal keluaran yang aktif
• Chip decoder dikendalikan oleh chip enable (EN)
• Nilai EN=0 maka decoder tidak berfungsi, apapun kondisi masukan
Indah Permatasari, M.Kom. 7
Tabel Kebenaran Dekoder
Sinyal Masukan Keluaran Aktif Simbol decoder terdiri
(Out) dari k buah masukan,
In 0 In 1 In 2 EN sebuah jalur EN, dan n
0 0 0 1 Out 1 buah jalur keluaran
0 0 1 1 Out 2 dengan syarat k >= 2log n.
0 1 0 1 Out 3 Misalnya, jumlah
0 1 1 1 Out 4 keluarannya 8 jalur maka k
minimal sama dengan
1 0 0 1 Out 5
2log 8 = 3.
1 0 1 1 Out 6
1 1 0 1 Out 7 Bagaimana jika jumlah
keluaran 10 jalur, maka
1 1 1 1 Out 8
jumlah k minimal sama
~ ~ ~ 0 Tidak ada dengan 4
Indah Permatasari, M.Kom. 8
Enkoder (Encoder)
• Rangkaian yang digunakan untuk menghasilkan alamat atau nama
dari jalur masukan yang aktif
• Encoder kebalikan dengan Dekoder
• Penambahan kuluaran in AKTIF digunakan untuk mengetahui apakah
ada atau tidak jalur yang aktif
• Pada saat ada jalur yang tidak aktif, keluaran akan bernilai 00, ini akan sama
artinya dengan jalur In 0 yang aktif
• Keluaran In AKTIF dibuat untuk membedakan antara tidak ada
masukan yang aktif dengan masukan In 0 yang aktif
Indah Permatasari, M.Kom. 9
Shows the logic diagram of 4 bit priority
encoder
Shows the logic
diagram of 4 bit
priority encoder
which consists two 2
input OR gates, one 4
inputs OR gate, one 2
input AND gate and
one inverter
https://www.researchgate.net/figure/Shows-the-logic-diagram-of-4-bit-priority-encoder-which-consists-two-2-input-OR-
gates_fig1_282224732
Indah Permatasari, M.Kom. 10
Register Data
• Kumpulan elemen-elemen memori yang bekerja bersama-sama
sebagai satu unit
• Fungsinya sebagai penyimpan data
• Sumber m bit register dirangkai dengan m flip-flop digunakan utnuk
menyimpan sebuah m bit word
• Setiap bit word disimpan dalam flip flop yang berlainan
• Simbol register data terdiri dari n bit In, jalur CLOCK dan CLEAR dan n
bit Out
Indah Permatasari, M.Kom. 11
Contoh Diagram Logika Register Data
https://aprilhardi.wordpress.com/2015/05/16/register-sistem-digital/
Indah Permatasari, M.Kom. 12
Register Geser (Shift Register)
• Register geser mbit terdiri dari m buah flip flop master slave yang
masing-masingnya dihubungkan dengan tetangga sebelah kiri dan
kanannya
• Ada 4 jenis jalur*:
• Serial input paralel output ( SIPO )
• Serial input serial output ( SISO )
• Paralel input parallel output ( PIPO )
• Paralel input serial output ( PISO )
*)Lihat penjelasan pada materi pertemuan sebelumnya
Indah Permatasari, M.Kom. 13
Pencacah (Counter)
• Sebuah mesin sekuensial yang dirancang untuk melakukan
pencacahan
• Diperoleh dengan sedikit melakukan modifikasi dari register geser
• Jika pada jalur rangkaian terdapat ENABLE maka pada rangkaian
counter terdapat COUNTEN (Counter Enable) yang berfungsi sebagai
pengganti CLOCK
Indah Permatasari, M.Kom. 14
Demultiplexer (Demux)
• Rangkaian yang berfungsi untuk memilih satu jalur luaran untuk satu
data masukan
• Terdapt 1 jalur masukan sumber data dengan sejumlah n buah select
dan 2n jalur luaran
• Jalur select berfungsi untuk menentukan luaran yang aktif dan mengeluarkan
nilai data
• Demux diberi nama sesuai dengan jumlah luaran:
• Misalnya Demux 1x2 adalah demultiplexer dengan 1 jalur masukan dan 2 jalur
luaran sehingga jumlah select-nya sebanyak 1 buah
Indah Permatasari, M.Kom. 15
Tabel kebeneran Demux 1x2
Masukan Data Select Luaran
S0 Out0 Out1
A 0 A 0
A 1 0 A
Data A dihubungkan dengan seluruh jalur dan jalur select dengan operasi AND sehingga
ada satu dan hanya satu luaran yang nilainya sama dengan data sedangkan yang lain
sisanya bernilai 0
Indah Permatasari, M.Kom. 16
Penjumlahan (Adder)
Half adder Full adder
Indah Permatasari, M.Kom. 17
Pengurangan
Half subtractor Full Subtractor
Indah Permatasari, M.Kom. 18
Pembanding (Comparator)
• Komponen yang berfungsi untuk membandingkan 2 buah masukan
• Luaran dari pembanding ada 3 yaitu
• Menyatakan kedua masukan sama besar
• Masukan pertama kurang dari masukan kedua
• Masukan pertama lebih dari masukan kedua
• Terdapat dua buah kemungkinan nilai masukan sama besar yaitu 00
dan 11
• Terdapat satu kemungkinan nilai masukan satu kurang dari masukan dua
• Terdapat satu kemungkinan nilai masukan satu lebih dari masukan dua
Indah Permatasari, M.Kom. 19
Tabel kebenaran pembanding
A B Out (A=B) Out(A<B) Out(A>B)
0 0 1 0 0
0 1 0 1 0
1 0 0 0 1
1 1 1 0 0
Indah Permatasari, M.Kom. 20
Pengali (Multiplyer)
• Dapat diimplementasikan sebagai penjumlahan yang berulang
• Misalnya perkalian bilangan 10 dan 11:
10 B1 B0
11 A1 A0 X
X
10 A0B1 A0B0
A1B1 A1B0 +
10 + K3 K2 K1 K0
110
Indah Permatasari, M.Kom. 21
Terimakasih.
Indah Permatasari, M.Kom. 22
