TRANSAKSI BAHAN LISTRIK DAN ELEKTRONIK

Vol. 11, No. 1, hlm. 20-23, 25 Februari 2010

pISSN:1229-7607 eISSN:2092-7592
DOI:10.4313/TEEM.2010.11.1.020

Transponder Identifikasi Frekuensi Radio 13,56 MHz

Analog Front End Menggunakan Dynamic Enabled Digital
Tahap Terkunci Loop

Moon-Ho Choi, Byung-Do Yang, Nam-Soo Kim, dan Yeong-Seuk Kim †

Departemen Teknik Semikonduktor, Universitas Nasional Chungbuk, Cheongju 361-763,
Republik Korea

Soo-Joo Lee
Divisi Sistem LSI, Samsung Electronics Co, Suwon 443-742, Republik Korea

Kee-Yeol Na
Chungbuk Provincial College, Chungbuk 373-806, Republik Korea

Diterima 5 Oktober 2009, Direvisi pada tanggal 28 Desember 2009, Diterima pada tanggal
22 Januari 2010
Ujicoba depan analog (AFE) dari transponder identifikasi frekuensi radio menggunakan standar tipe
ISO 14443 A dengan sebuah Modulasi amplitudo amplitude shift keying (ASK) 100 diusulkan pada
makalah ini dan diverifikasi oleh simulasi dan pengukuran sirkuit. Rangkaian AFE ini, dengan
menggunakan frekuensi pembawa 13,56 MHz, terdiri dari penyearah, modulator, demodulator,
Regulator, power on reset, dan loop terkunci fase digital yang diaktifkan secara dinamis (DPLL).
DPLL, dengan biaya tambahan Pompa memungkinkan sirkuit, digunakan untuk memulihkan jam
sinyal ASK 100% dimodulasi selama periode jeda. Tinggi Tegangan lateral double diffused metal-
oxide semiconductor transistor digunakan untuk melindungi rectifier dan clock Sirkuit pemulihan
dari tegangan tinggi. AFE yang diusulkan dibuat dengan menggunakan proses CMOS standar 0,18
μm, dengan Ukuran inti AFE 350 μm × 230 μm. Hasil pengukuran menunjukkan bahwa DPLL,
dengan menggunakan sinyal keluaran demodulator, Menghasilkan clock 1.695 MHz konstan selama
periode jeda sinyal ASK 100%.

Kata kunci: Identifikasi frekuensi radio, ujung depan Analog, Amplitudo shift keying, Digital phase locked
loop.
1. PERKENALAN
Baru-baru ini, teknologi identifikasi
frekuensi radio (RFID) Telah menjadi
komponen kunci dalam manufaktur,
distribusi Industri, dan layanan perbankan
[1] - [3]. RFID mobile banyak
Digunakan pada frekuensi tinggi 13,56
MHz, dan ultra-tinggi Pita frekuensi dari
860 sampai 960 MHz. RFID yang mobile itu
menggunakan frekuensi pembawa 13,56
MHz yang terbatas pada medan dekat
Komunikasi, namun keterbatasan ini
sangat berguna dalam Perlindungan privasi
dan proses otentikasi pribadi. RFIDs mobile
ini, menggunakan standar ISO 14443 tipe
A, menggunakan modulasi shift amplitudo
100% (ASK) ke Buat periode "jeda".
Rangkaian pemulihan jam normal memiliki
sebuah Kesulitan dalam memulihkan jam
selama periode jeda. Saya t Perlu dicatat
bahwa metode ISO 14443 tipe A dan tipe B
Memiliki nilai indeks modulasi yang
berbeda, 100% dan 10% Masing [1]. Kami
mengusulkan sebuah struktur sirkuit baru
untuk transponder RFID Analog front end
(AFE) yang mudah pulih Jam sinyal ASK
100% dimodulasi menggunakan ISO 14443
Tipe A standar. Pemasangan loop terkunci
fase digital (DPLL) Sebuah pompa muatan
memungkinkan sirkuit digunakan untuk
memulihkan Jam sinyal ASK 100%
dimodulasi selama periode jeda. Kami juga
menggunakan double lateral tegangan
tinggi yang terdifusi Transistor
semikonduktor oksida logam (LDMOST) [4]
untuk Penyearah dan sirkuit pemulihan
jam dari DPLL pada titik Dimana sinyal
input yang tinggi langsung diaplikasikan.
Yang diusulkan Transponder RFID AFE telah
diverifikasi oleh simulasi sirkuit dan
Pengukuran chip fabrikasi yang diproduksi
dengan menggunakan Proses standar MOS
8.08 μm komplementer (CMOS).
Ara. 1. Usulan identifikasi frekuensi radio
analog yang diusulkan Diagram blok
2. EKSPERIMEN
2.1 RFID AFE
yang diusulkan Sistem RFID terdiri dari
pembaca dengan jaringan computer Dan
sebuah tag RFID yang memiliki antena,
AFE, dan sebuah Blok kontrol digital Blok
AFE konvensional terdiri dari Penyearah,
modulator, demodulator, regulator, jam
Generator, dan power on reset (POR).
Sirkuit ini dapat memulihkan jam sinyal
ASK 10% yang dimodulasi, namun ada
Kesulitan dalam memulihkan jam dari ASK
modulasi 100% Sinyal selama periode jeda.
Untuk mengatasi masalah ini, Kami
mengusulkan blok sirkuit baru untuk AFE,
seperti yang ditunjukkan pada Gambar. 1.
Rangkaian AFE yang diusulkan memiliki
DPLL yang diaktifkan secara dinamis bukan
generator jam yang digunakan di AFE
konvensional.
DPLL ini dapat memulihkan clock ASK yang
dimodulasi 100% Sinyal selama periode
jeda. Alat modulasi, seperti ditunjukkan
pada Gambar. 2 (a), digunakan untuk
mengubah Amplitudo tangki resonansi LC
sesuai dengan keluarannya data. Sinyal
data output dari blok kontrol digital
Ditunjukkan pada Gambar. 1 diterapkan
pada modulator, yang mengubah
Impedansi tangki resonansi LC. Kami
menggunakan beban resistif Teknik
modulasi, yang memanfaatkan resistor
beban yang terhubung Secara seri dengan
saluran pembuangan dari modulator
switch transistor [5]. Bergantung pada data
output, output modulator Resistansi dan
dengan demikian faktor Q dari resonan LC
parallel Tangki bervariasi untuk
memodulasi amplitudo tangki LC.
Demodulator, seperti ditunjukkan pada
Gambar. 2 (b), memulihkan informasi
Dari sinyal masuk Sinyal keluaran dari
Penyearah diterapkan pada demodulator
yang hasilnya adalah Dipindahkan ke blok
kontrol digital. Demodulator Terdiri dari
semikonduktor oksida logam yang
terhubung dengan dioda transistor efek
lapangan (MOSFET), kapasitor dan
operasional Komparator transkonduktansi
(OTA) komparator [3], [6]. Sinyal output
rectifier diaplikasikan pada diode-
connected Pasangan MOSFET untuk
mendapatkan sinyal input rata-rata.
Amplop dari sinyal input dibandingkan
dengan rata-rata Tingkat dan kemudian
diperkuat. Regulator, seperti ditun-jukkan
pada Gambar. 2 (c), digunakan untuk
membuat Tegangan suplai tidak
tergantung pada kekuatan sinyal masuk
Dan suhu. Regulator terdiri dari celah pita
Rangkaian referensi yang memanfaatkan
transistor junction bipolar parasite (BJT)
dalam proses CMOS standar, rangkaian
start-up, Dan OTA dengan transistor
penggerak. Sebuah cascode ayunan lebar
Struktur cermin diadopsi untuk meni-
ngkatkan tegangan keluaran Kisaran di
rangkaian referensi band-gap [7].
Ara. 2. Sirkuit ujung depan analog (a)
modulator (b) demodulator (C) regulator
(d) power on reset (POR).
POR, seperti yang ditunjukkan pada
Gambar. 2 (d), digunakan untuk membuat
ulang Sinyal ke blok kontrol digital selama
persediaan awal Tahap stabilisasi voltase.
Rangkaian POR terdiri dari sebuah startup
Sirkuit, referensi pengali beta, dan
rangkaian untuk membuat sebuah Reset
sinyal [2], [8]. Bila catu daya RFID
meningkat, MOSFET M1, M2, dan M3
mulai memiliki aliran arus. Sebagai
Hasilnya, tegangan simpul A dan B naik,
tapi voltasenya Dari node C dan D jatuh ke
bawah. MOSFET M4 melakukan arus lebih
Dari M5 dan dengan demikian simpul E
tegangan landai sampai Output regulator
mencapai tegangan ambang dari POR.

2.2 LDMOST untuk penyearah dan

pemulihan jam Sirkuit
Dalam penyearah dan sirkuit pemulihan
jam dari DPLL, Dimana sinyal input
tegangan tinggi langsung diapli-kasikan,
kita Menggunakan LDMOST tegangan
tinggi yang dirancang khusus, seperti yang
ditunjukkan pada Ara. 3 [4]. LDMOST ini
dirancang dengan menggunakan standar
Proses CMOS, dan lapisan n-well yang
diolah dengan baik memainkannya Peran
daerah drift, yang bisa mengurangi medan
listrik saluran pembuangan. Panjang
saluran dan ketebalan oksida gerbang
listrik adalah Masing-masing sekitar 3 μm
dan 7,2 nm. Penyearah gelombang penuh
adalah Sebuah jembatan yang terdiri dari
LDMOSTs. LDMOST dapat beroperasi di
Tegangan tinggi, namun memiliki
kemampuan penggerak yang lebih kecil
saat ini. Jadi,