MAKALAH

RANGKAIAN SEKUENSIAL

Makalah ini disusun untuk memenuhi Tugas 1

Mata Kuliah : Perancangan Sistem Digital
Dosen : Alvin Zuhair, S.T, M.T

Disusun Oleh :

1. Ahmad Hadi Wijoyo : 21101110002

2. Audrey Berlian Noormalasari : 21101110006
3. Risky Stiyo Budi : 21101110017

FAKULTAS TEKNIK
PROGRAM STUDI TEKNIK ELEKTRO
UNIVERSITAS ISLAM BALITAR
BLITAR
2024
 KATA PENGANTAR

Dengan menyebut nama Allah SWT yang Maha Pengasih lagi Maha
Penyayang. Kami panjatkan puji syukur atas kehadirat-Nya yang telah
melimpahkan rahmat, hidyah serta inayah-Nya kepada kami, sehingga kami dapat
menyelesaikan Makalah Rangkaian Sekuensial dengan tepat waktu.
Makalah ini akan membahas bagaimana pemahaman kami tentang
Rangkaian Sekuensial dalam sistem digital. Kami mengucapkan terimakasih
kepada dosen pembimbing yang sudah memberikan tugas ini, yang menurut kami
bermanfaat guna menambah wawasan dalam mata kuliah Perancangan Sistem
Digital.
Terlepas dari semua, kami menyadari sepenuhnya bahwa masih banyak
kekurangan baik dari segi penyusunan kalimat maupun tata bahasanya. Oleh karena
itu kami dengan senang hati menerima kritik dan saran dari pembaca agar dapat
berefleksi diri demi memperbaiki makalah ini dan berikutnya.

Tulungagung, 15 Maret 2024

Kelompok 3

i
 DAFTAR ISI

KATA PENGANTAR ............................................................................................. i

DAFTAR ISI .......................................................................................................... ii
DAFTAR GAMBAR ............................................................................................ iii
DAFTAR TABEL ................................................................................................. iv
BAB I ...................................................................................................................... 1
PENDAHULUAN .................................................................................................. 1
1.1 Latar Belakang.......................................................................................... 1
1.2 Rumusan Masalah .................................................................................... 1
BAB II .................................................................................................................... 2
PEMBAHASAN .................................................................................................... 2
2.1 Definisi Rangkaian Sekuensial ................................................................. 2
2.2 Flip – Flop ................................................................................................ 4
2.2.1 R-S Flip Flop ..................................................................................... 4
2.2.2 Flip Flip D ......................................................................................... 6
2.3 Jenis- jenis Rangkaian Flip-Flop Berdasarkan Clocknya......................... 7
2.3.1 JK Flip – Flop.................................................................................... 8
2.3.2 JK Slave Master Flip Flop............................................................... 10
2.3.3 T Flip Flop........................................................................................11
2.4 Register ................................................................................................... 12
2.4.1 Register Serial In – Serial Out (SISO)............................................ 12
2.4.2 Register Paralel In – Paralel Out (PIPO) ....................................... 13
2.4.3 Register Serial In – Paralel Out (SIPO) ......................................... 13
2.4.4 Register Paralel In – Serial Out (PISO) ......................................... 13
2.4.5 Register Geser Kiri.......................................................................... 15
2.4.6 Register Geser Kanan ...................................................................... 15
2.4.7 Register Geser Kanan dan Kiri ....................................................... 16
BAB III ................................................................................................................. 17
KESIMPULAN .................................................................................................... 17
3.1 Kesimpulan ............................................................................................. 17
DAFTAR PUSTAKA........................................................................................... 18

ii
 DAFTAR GAMBAR

Gambar 2. 1 Rangkaian Sekuensial ....................................................................... 2

Gambar 2. 2 Rang. FF RS gerbang NOR .............................................................. 5
Gambar 2. 3 Rang. FF RS gerbang NAND ........................................................... 5
Gambar 2. 4 Rang. RS FF dengan Clock .............................................................. 6
Gambar 2. 5 Simbol D Flip Flop ........................................................................... 6
Gambar 2. 6 Rang. D Flip Flop ............................................................................. 7
Gambar 2. 7 Simbol JK FF .................................................................................... 8
Gambar 2. 8 Rangkaian JK FF .............................................................................. 8
Gambar 2. 9 Rangkaian JK Slve Master FF ........................................................ 10
Gambar 2. 10 Blok Diagram T FF ........................................................................11
Gambar 2. 11 Rangkaian T FF ..............................................................................11
Gambar 2. 12 Rang. Register Serial In - Out....................................................... 12
Gambar 2. 13 Rang. Register Paralel In - Out .................................................... 13
Gambar 2. 14 Rang. Register serial In—Paralel Out .......................................... 13
Gambar 2. 15 Rang. Register Paralel In-Serial Out ............................................ 15
Gambar 2. 16 Register geser Kiri ........................................................................ 15
Gambar 2. 17 Register Geser Kanan ................................................................... 15
Gambar 2. 18 Register kanan dan kiri ................................................................. 16

iii
 DAFTAR TABEL

Tabel 2. 1 Tabel Kebenaran R-S Flip Flop ............................................................ 5

Tabel 2. 2 Tabel kebenaran FF D ........................................................................... 7
Tabel 2. 3 Tabel Kebenaran JK FF ........................................................................ 9
Tabel 2. 4 Tabel Kebenaran T FF ........................................................................11

iv
 BAB I
PENDAHULUAN

1.1 Latar Belakang

Berdasarkan kemampuan menyimpan data, rangkaian digital dibagi menjadi 2,
yaitu rangkaian kombinasional dan rangkaian sekuensial. Pada rangkaian
kombinasional, data dimasukkan pada waktu t, dan akan dikeluarkan pada waktu t;
juga. Pada rangkaian kombinasional, hanya ada dua keadaan yaitu Present Input,
yaitu data input yang diberikan pada saat itu dan Present Output, yaitu data yang
dikeluarkan pada saat itu juga. Sedangkan Rangkaian Sekuensial adalah rangkaian
yang keadaan outputnya pada saat tertentu ditentukan oleh keadaan input saat itu,
dan tergantung pada keadaan input dan output sebelumnya.

1.2 Rumusan Masalah

Rumusan Masalah yang dapat diambil, adalah sebagai berikut :
1. Bagaimana definisi Rangkaian Sekuensial dalam konsep rangkaian digital?
2. Rangkaian flip flop apa saja yang merupakan bagian dari Rangkaian
Sekuensial?

1
 BAB II
PEMBAHASAN

2.1 Definisi Rangkaian Sekuensial

Rangkaian sekuensial adalah adalah rangkaian logika yang kondisi
keluarannya dipengaruhi oleh masukan dan keadaan keluaran sebelumnya atau
dapat dikatakan rangkaian yang bekerja berdasarkan urutan waktu. Ciri rangkaian
logika sekuensial yang utama adalah adanya jalur umpan balik (feedback) di dalam
rangkaiannya.
(Muhammad Ali & Ariadie Chandra Nugraha, 2018),Rangkaian sekuensial,
yaitu rangkaian yang output-nya tidak hanya tergantung pada input saat itu, tetapi
juga tergantung pada keadaan (state) dari rangkaian tersebut, atau pada ingatan
(memory) dari rangkaian tersebut. Pada dasarnya jenis rangkaian ini dapat dilihat
sebagai rangkaian kombinatorial yang dilengkapi memory, seperti ilustrasi pada
Gambar 2.1

Gambar 2. 1 Rangkaian Sekuensial

Karakteristik rangkaian sekuensial adalah

a. Siklus umpan balik output yang dihasilkan pada waktu ti diumpan balikkan
sehingga menjadi input internal saat itu juga, bersama-sama dengan input
dari luar. Hasil dari proses logika akan dikeluarkan sebagai output yang
akan datang.
b. Penundaan waktu keluar data. Adanya penundaan waktu keluar tersebut
dimanfaatkan oleh disainer untuk menjadikan rangkaian sekuensial sebagai
rangkaian pengingat atau penyimpan data.
c. State (Keadaaan) Rangkaian yang mempunyai keluaran yang tidak hanya
bergantung pada masukan sekarang melainkan juga pada masukan yang

2
 sebelumnya (lalu). Pada rangkaian sekuensial terdapat 3 keadaan yakni
Present Input, Present Output, dan Next Output.
d. Rangkaian Penyusun. Rangkaian penyusun pada rangkaian sekuensial,
minimal terdiri dari satu elemen memori, (Jayeng Widiatmoko, 2013).
Rangkaian logika kombinasi memproses sinyal-sinyal input dan mengeluarkan
bit-bit keadaan sebagai perangsang (excitation) bagi elemen penyimpan. Bit-bit
perangsang ini menentukan keadaan yang harus disimpan dalam elemen
penyimpan, yang membantu menentukan keadaan output berikutnya. Keadaan
input saat ini dan keadaan-keadaan output masing-masing diwakili oleh output
rangkaian logika sekuensi.
Dalam operasinya, bagian elemen penyimpan pada rangkaian logika sekuensi
dilengkapi dengan input sinyal sinkronisasi. Sinyal ini berbentuk clock yang
merupakan pulsa listrik periodik. Fungsi utama clock pada rangkaian ini adalah
untuk sinkronisasi yakni suatu tindakan mengaktifkan beberapa elemen penyimpan
secara bersama-sama. Atas dasar pengaktifan elemen penyimpanannya, rangkaian
logika sekuensial terbagi menjadi rangkaian sekuensi serempak (synchronous
sequential circuit) dan rangkaian sekuensi tak serempak (asynchronous sequential
circuit). Rangkaian logika sekuensi serempak merupakan rangkaian logika sekuensi
yang bekerja memroses suatu sinyal input ketika suatu sinyal sinkronisasi
mengaktifkan semua elemen penyimpanannya secara bersama-sama. Sedangkan
rangkaian sekuensi tak serempak merupakan rangkaian logika sekuensi yang
pengaktifan elemen-elemen penyimpannya berdasarkan urutan sinyal yang masuk
sehingga elemen-elemen penyimpannya tidak bekerja secara bersamaan, (Dr.
Muchlas, 2020). Tiga kategori utama rangkaian logika sekuensial :
1) Event Driven rangkaian asinkron yang segera berubah status saat diaktifkan.
2) Clock Driven rangkaian sinkron yang disinkronkan dengan sinyal clock
tertentu.
3) Pulse Driven yang merupakan kombinasi dari keduanya yang merespons
memicu pulsa.

3
2.2 Flip – Flop
Circuit elektronik yang disebut flip-flop memiliki dua arus yang stabil dan
dapat menyimpan data. Flip flop adalah multivibrator bistabil karena kedua tingkat
tegangan keluarannya stabil dan hanya berubah saat dipicu atau diaktifkan. Flip-
flop memiliki dua keluaran, di mana salah satunya menambah output yang lain.
Keluaran ini dapat rendah (0) atau tinggi (1) tegangan, (Muhammad Ali & Ariadie
Chandra Nugraha, 2018).
Salah satu komponen rangkaian logika sekuensi adalah flip-flop, yang
merupakan sel biner yang memiliki kemampuan untuk menyimpan data satu bit,
yang membuatnya dinamakan memori satu bit. Ciri utama flip-flop adalah memiliki
dua output, satu untuk output dari data yang disimpan, dan yang lainnya untuk
komponennya. Bidang teknik digital menyediakan berbagai jenis flip-flop,
termasuk flip-flop Set-Reset, flip-flop JK, flip-flop JK Slave-Master, flip-flop D,
dan flip-flop T. Hubungan input-output ideal yang dapat terjadi pada flip-flop
adalah:
1) Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai
logika positif (1) saat dipicu, apapun kondisi sebelumnya.
2) Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q)
bernilai logika negatif (0) saat dipicu, apapun kondisi sebelumnya.
3) Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak
berubah dari kondisi sebelumnya saat dipicu.
4) Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran
(Q) berkebalikan dari kondisi sebelumnya saat dipicu.
Secara ideal berdasar perancangan kondisi keluaran Q’ selalu berkebalikan dari
kondisi keluaran Q.
2.2.1 R-S Flip Flop
Flip-flop R-S adalah rangkaian dasar dari semua jenis flip-flop yang ada.
Terdapat berbagai macam rangkaian flip-flop R-S, pada percobaan ini flip-flop
R-S disusun dari empat buah gerbang NAND 2 masukan. Dua masukan flip-flop
ini adalah S (set) yang dipakai untuk menyetel (keadaan 1) dan R (reset) yang
dipakai untuk reset (keadaan 0), serta dua keluarannya adalah Q dan Q’.

4
 Kondisi keluaran akan tetap ketika kedua masukan R dan S berlogika 0.
Sedangkan pada kondisi masukan R dan S berlogika 1 maka kedua keluaran akan
berlogika 1, hal ini sangat dihindari karena bila kondisi masukan diubah menjadi
berlogika 0 kondisi kelurannya tidak dapat diprediksi (bisa 1 atau 0), keadaan
ini disebut kondisi terlarang. Flip-flop yang dibedakan berdasarkan perilakunya,
salah satunya adalah Flip-flop RS. Flip-flop RS kadang disebut juga Flip-flop
SC (Set-Clear). Flip-flop ini dapat di bentuk dari dua gerbang NOR atau dua
gerbang NAND seperti gambar 2.2 dan 2.3.
Tabel 2. 1 Tabel Kebenaran R-S Flip Flop

Gambar 2. 2 Rang. FF RS gerbang NOR

Gambar 2. 3 Rang. FF RS gerbang NAND

Konsep RS Flip Flop yang harus diingat. Akibat aksi penggrendelan
internal, R dan S keduanya rendah, yang berarti keluaran Q tetap berada pada
keadaan terakhirnya secara tak terbatas. Kecuali jika keluaran ini benar-benar
rendah, masukan S yang tinggi mengeset keluaran Q ke 1, yang berarti keluaran
tidak berubah walaupun masukan S kembali ke keadaan rendah. Sebaliknya,
masukan R yang tinggi mereset keluaran Q ke 0, dan keluaran Q tetap pada
keadaan rendah bahkan setelah masukan R kembali ke keadaan rendah. Tidak

5
 boleh memasukkan R dan S tinggi pada saat yang sama karena merupakan
pertentangan. Hal ini menyebabkan masalah pacu, yang akan dibahas kemudian.
Jenis lain dari flip-flop RS adalah Clocked RS FF. Dengan menggunakan
masukan klok, atau detak, masukan R dan S pada rangkaian flip-flop RS dapat
disinkronisasi, seperti yang ditunjukkan pada gambar di bawah. Dalam versi
Clocked RS FF, flip-flop akan mengalami perubahan, seperti pada RS FF, yang
menunggu sinyal clock aktif (logika tinggi), atau keluaran Q pada flip-flop RS
tidak dapat merespon masukan S dan R sebelum masukan klok tiba.

Gambar 2. 4 Rang. RS FF dengan Clock

2.2.2 Flip Flip D

Flip-flop D berasal dari kata Data. Flip-flop ini hanya mempunyai satu
masukan yaitu D. Jenis flip-flop ini sangat banyak dipakai sebagai sel memori
dalam komputer. Data flip-flop merupakan pengembangan dari RS flip-flop,
pada D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-
flop sering juga disebut dengan istilah D-FF.

Gambar 2. 5 Simbol D Flip Flop

Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan S
(set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi 1
buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS
flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter)
dari input S ke input R pada RS flip-flop.

6
 Tabel 2. 2 Tabel kebenaran FF D

Gambar 2. 6 Rang. D Flip Flop

Rangkaian di atas berfungsi sebagai berikut:

1. Jika lonceng memiliki nilai 0 (rendah), kedua gerbang AND tertutup,
sehingga perubahan nilai D tidak mempengaruhi nilai output Q.
2. Jika lonceng memiliki nilai 1 (tinggi), kedua gerbang AND terbuka. Q ingin
menyamai nilai D dalam hal ini. Saat lonceng turun kembali, Q tetap sama
dan menyimpan nilai D yang terakhir.

2.3 Jenis- jenis Rangkaian Flip-Flop Berdasarkan Clocknya

Berdasarkan perilakunya atau hubungan input dan output, flip-flop dibedakan
menjadi beberapa jenis, antara lain Flip-flop RS, Flip-flop D, Flip- flop JK, dan
Flip-flop T. Berdasarkan ada atau tidaknya lonceng (clock), rangkaian Flip-flop
dapat dibagi menjadi 3, yaitu sebagai berikut.
1. Latch, atau rangkaian flip-flop tanpa sinyal clock, memiliki output yang
bereaksi dengan perubahan input. Gambar 2.2 menunjukkan rangkaian RS flip-
flop dengan gerbang NOR, dan Gambar 2.3 menunjukkan rangkaian RS FF
dengan gerbang NAND.
2. Level-sensitive flip-flop, yaitu rangkaian flip-flop yang mempunyai input
sinyal clock, dan output akan bereaksi terhadap perubahan input saat sinyal
clock aktif (bisa saat bernilai 1 atau 0). Contoh dari untai ini adalah rangkaian
2.4 dan gambar 2.6.

7
 3. Edge-triggered flip-flop, yaitu rangkaian flip-flop yang mempunyai input
sinyal clock, dan output akan bereaksi terhadap perubahan input saat sinyal
clock berubah dari 0 ke 1 (untuk tipe Positive-Edge-Triggered FF) atau saat
clock berubah dari 1 ke 0 (untuk tipe Negative-Edge-Triggered FF)
2.3.1 JK Flip – Flop
Flip-flop J-K merupakan penyempurnaan dari flip-flop R-S terutama untuk
mengatasi masalah osilasi, yaitu dengan adanya umpan balik, serta masalah
kondisi terlarang seperti yang telah dijelaskan di atas, yaitu pada kondisi
masukan J dan K berlogika 1 yang akan membuat kondisi keluaran menjadi
berlawanan dengan kondisi keluaran sebelumnya atau dikenal dengan istilah
toggle. Sementara untuk keluaran berdasarkan kondisi-kondisi masukan yang
lain semua sama dengan flip-flop R-S. Flip-flop JK merupakan elemen memori
yang ideal digunakan sebagai pencacah, pembagi frekuensi, dan register,
(Mochammad Haldi Widianto, 2019).

Gambar 2. 7 Simbol JK FF

Gambar 2. 8 Rangkaian JK FF

Operasi flip-flop J-K digambarkan dalam langkah-langkah berikut:

a. Dengan mengatur J = 0 dan K = 1, dan menerapkan pulsa clock ke flip-flop,
output Q tidak berubah; jika Q = 0 tetap 0, atau jika Q = 1 tetap 1.

8
b. Dengan mengatur J = 0, K = 1 dan menerapkan pulsa clock ke flip-flop,
output Q berubah menjadi 0.
c. Dengan menyetel J = 1, K = 0 dan menerapkan clock ke flip-flop, output Q
berubah menjadi 1.
d. Dengan menyetel J = K = 1 dan menerapkan pulsa clock, keluaran flip-flop
adalah komplemen dari keluaran saat ini. Dengan kata lain, jika Q = 0 dan
menerapkan clock, output akan berubah menjadi 1, dan jika Q = 1 dan
menerapkan pulsa clock, output akan berubah menjadi 0.
Bila Q rendah (Q= 0) dan lonceng = 1, maka Q = 1, gerbang atas akan
melewatkan pemicu set (S= 1) yang akan menyebabkan Q menjadi tinggi. Jadi
J = 1 dan K = 1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan
membuat nilai Q yang baru adalah kebalikan dari nilai Q sebelumnya (Qt+1 =
Q1).

Tabel 2. 3 Tabel Kebenaran JK FF

Rangkaian FF J-K di atas memiliki kelemahan yang memungkinkan kondisi

osilasi atau race-around. Ini terjadi jika lebar pulsa lonceng lebih besar dari
waktu pensaklaran FF, atau waktu yang dibutuhkan keluaran untuk bereaksi
terhadap keluaran. Dalam hal ini, keluaran yang diumpanbalikkan ke masukan
akan mengubah masukan, menyebabkan perubahan pada keluaran, hingga
akhirnya pulsa lonceng berakhir, yang menyebabkan keluaran FF menjadi tidak
jelas. Ketika rangkaian di atas menerima masukan J=1 dan K=1, hal ini sering
terjadi, (Dr. Ir. Agus Wibowo, 2022).

9
2.3.2 JK Slave Master Flip Flop
Flip-flop JK Slave-Master adalah sebuah konfigurasi flip-flop yang terdiri
dari dua flip-flop JK yang terhubung secara seri, dimana satu flip-flop berfungsi
sebagai master dan yang lainnya sebagai slave. Dalam konfigurasi ini, output
dari master flip-flop dipasok ke input kedua dari slave flip-flop, dan output dari
slave flip-flop dipasok ke input kedua dari master flip-flop. Pengaturan ini
memungkinkan flip-flop JK untuk mengelola masukan dan keluaran secara
efektif dan membantu mengatasi masalah race around condition yang mungkin
terjadi dalam flip-flop JK standar.

Gambar 2. 9 Rangkaian JK Slve Master FF

Cara kerjanya adalah sebagai berikut :

• Jika J=1 dan K=0, flip-flop utama diset pada saat pinggiran-positif pulsa
lonceng (clock) tiba. Keluaran Qм yang tinggi dari flip-flop utama mendrive
masukan J pada flip-flop pembantu, maka pada saat pinggiran- negatif pulsa
lonceng tiba, flip-flop pembantu diset, menyamai kerja flip- flop utama.
• Jika J=0 dan K=1, flip-flop utama direset pada saat pinggiran-positif
pulsalonceng tiba. Keluaran Q yang tinggi dari flip-flop utama menuju ke
masukan K pada flip-flop pembantu. Oleh karenanya, kedatangan
pinggiran-negatif pulsa lonceng mendorong flip-flop pembantu untuk reset.
Sekali lagi, flip-flop pembantu menyamai kerja flip-flop utama.
• Jika masukan J dan K pada flip-flop utama adalah tinggi, maka flip-flop ini
toggle pada saat pinggiran-positif pulsa lonceng tiba sedang flip-flop
pembantu toggle pada saat pinggiran-negatif pulsa lonceng tiba. Dengan
demikian, apapun yang dilakukan oleh flip-flop utama, akan dilakukan pula
oleh flip-flop pembantu: jika flip-flop utama diset, flip-flop pembantu diset;

10
 jika flip-flop utama direset, flip-flop pembantu direset pula, namun
waktunya selisih satu pulsa detak.
2.3.3 T Flip Flop
Nama flip-flop T berasal dari fakta bahwa keadaan mereka selalu berubah
setiap kali ada sinyal pemicu, atau trigger, pada masukannya. Flip-flop jenis ini
hanya memiliki satu input, T, sedangkan keluarannya tetap dua, seperti halnya
semua flip-flop. Karena sifat ini, flip-flop ini sering disebut sebagai "flip-flop
toggle" (berasal dari "flip-flop toggle" atau "pasak"), karena keadaan keluaran
flip-flop adalah 0 dan keadaan berikutnya adalah 1.

Gambar 2. 10 Blok Diagram T FF

Gambar 2. 11 Rangkaian T FF

Flip-flop JK bernama T. Menghubungkan input J dan K dari flip-flop JK

bersama-sama menghasilkan flip-flop T, seperti yang ditunjukkan pada diagram
blok flip-flop T di Gambar 2.9 dan tabel karakteristik flip-flop T di Tabel 2.4.
Terlihat pada Tabel 2.4 bahwa keluaran T flip-flop tidak berubah jika T=0 dan
menerapkan pulsa clock, dan jika T=1 dan menerapkan clock, keluaran flip-flop
menjadi komplemen dari keluaran yang ada.
Tabel 2. 4 Tabel Kebenaran T FF

11
2.4 Register
Register adalah himpunan dari sejumlah sel yang masing-masing terdiri dari
sebuah flip-flop yang dapat dibaca dan ditulis, sehingga setiap sel dapat menyimpan
data sebanyak 1-bit, sehingga berfungsi sebagai memori yang kecil. Register
kadang-kadang lebih dari hanya menyimpan data; mereka dapat mengolahnya
secara terbatas, seperti menggerakkannya ke kiri atau ke kanan, (Fauziah Rizqy,
2013).
Register merupakan sekelompok flip-flop yang dapat menyimpan informasi
biner yang terdiri dari bit majemuk. Register dengan n flip-flop mampu menyimpan
sebesar n bit. Ada dua cara untuk menyimpan dan membaca data ke dalam register,
yaitu seri dan paralel. Dalam operasi paralel, penyimpanan atau pembacaan
dilakukan secara serentak oleh semua tingkat reigster. Sedangkan untuk operasi
seri, diterapkan secara sequential bit demi bit sampai semua tingkat register
terpenuhi. Ada empat tipe register :
1. Serial In – Serial Out
2. Paralel In – Paralel Out
3. Serial In – Paralel Out
4. Paralel In – Serial Out
2.4.1 Register Serial In – Serial Out (SISO)
Pada Register Serial In – Serial Out, jalur masuk data berjumlah satu dan
jalur keluarannya juga berjumlah satu. Pada jenis register ini data mengalami
pergeseran, flip-flop pertama menerima masukan dari input, sedangkan flip-flop
kedua menerima masukan dari flip-flop pertama, dan seterusnya.

Gambar 2. 12 Rang. Register Serial In - Out

12
2.4.2 Register Paralel In – Paralel Out (PIPO)
Registrasi Paralel In-Paralel Out memiliki jalur masukan dan keluaran yang
disesuaikan dengan jumlah flip-flop yang dimasukkan ke dalamnya. Register jenis
ini menerima dan menerima data secara bersamaan. Selain itu, hanya dibutuhkan
satu picu.

Gambar 2. 13 Rang. Register Paralel In - Out

2.4.3 Register Serial In – Paralel Out (SIPO)

Register serial In—Paralel Out memiliki satu saluran masukan dan beberapa
saluran keluaran yang menyusunnya. Data dimasukkan satu-persatu atau secara
berurutan, dan kemudian dikeluarkan secara bersamaan. Sebuah sinyal kontrol
mengontrol pengeluaran data. Data akan tetap tersimpan dalam register selama
tidak ada sinyal kontrol.

Gambar 2. 14 Rang. Register serial In—Paralel Out

2.4.4 Register Paralel In – Serial Out (PISO)

RegisterParalel In-Serial Out memiliki satu jalur masukan dan satu jalur
keluaran sesuai dengan jumlah flip-flop yang dimasukkan. Data masuk ke dalam

13
register bersamaan dengan sinyal kontrol yang dikendalikan, tetapi data keluar
satu per satu.

14
 Gambar 2. 15 Rang. Register Paralel In-Serial Out

2.4.5 Register Geser Kiri

Pada register ini flip-flop yang dikiri mendapat masukan dari keluaran flip-
flop yang dikanan. Dalam register geser kiri, data akan digeserkan dari flip-flop
yang terletak di kiri ke flip-flop yang berada di kiri lebih kecil. Hal ini dapat
digunakan untuk menyimpan dan menggeser data dalam register.

Gambar 2. 16 Register geser Kiri

2.4.6 Register Geser Kanan

Dalam register geser kanan, flip-flop terhubung satu sama lain,
memungkinkan informasi untuk bergeser dari satu flip-flop ke flip-flop yang
lain. Ini memungkinkan isinya untuk bergeser dari satu flip-flop ke flip-flop
yang lain. Pada register ini flip-flop yang dikanan mendapat masukan dari
keluaran flip-flop yang dikiri.

Gambar 2. 17 Register Geser Kanan

15
2.4.7 Register Geser Kanan dan Kiri
Masukan suatu flip-flop bisa dari flip-flop yang dikiri ataupun yang
dikanannya, tergantung pada nilai logika masukan S (select). Register geser
kanan digunakan untuk menggeser informasi kekanan atas perintah denyut
lonceng (Clock), sedangkan register geser kiri digunakan untuk menggeser
informasi kekiri atas perintah denyut lonceng (Clock).

Gambar 2. 18 Register kanan dan kiri

16
 BAB III
KESIMPULAN

3.1 Kesimpulan
1. Rangkaian sekuensial adalah adalah rangkaian logika yang kondisi
keluarannya dipengaruhi oleh masukan dan keadaan keluaran sebelumnya atau
dapat dikatakan rangkaian yang bekerja berdasarkan urutan waktu.
2. Atas dasar pengaktifan elemen penyimpanannya, rangkaian logika sekuensial
terbagi menjadi rangkaian sekuensi serempak (synchronous sequential circuit)
dan rangkaian sekuensi tak serempak (asynchronous sequential circuit).
3. Salah satu komponen rangkaian logika sekuensi adalah flip-flop, yang
merupakan sel biner yang memiliki kemampuan untuk menyimpan data satu
bit.
4. Bidang teknik digital menyediakan berbagai jenis flip-flop, termasuk flip-flop
Set-Reset, flip-flop JK, flip-flop JK Slave-Master, flip-flop D, dan flip-flop T.

17
 DAFTAR PUSTAKA

Dr. Ir. Agus Wibowo, M. Kom. , M. Si. , MM. (2022). Dasar Komputer Digital (S.
Kom. , M. Kom. Dr. Joseph Teguh Santoso, Ed.; 1st ed., Vol. 1). Universitas
Sains & Teknologi Komputer (Universitas STEKOM).
Dr. Muchlas, M. T. (2020). Buku Ajar Teknik Digital (1st ed., Vol. 1). Universitas
Ahmad Dahlan.
Fauziah Rizqy. (2013, June 7). RANGKAIAN LOGIKA SEKUENSIAL.
Https://Fauziahrizqy.Wordpress.Com/.
Jayeng Widiatmoko. (2013, May 20). Rangkaian Sekuensial.
Https://Id.Scribd.Com/.
Mochammad Haldi Widianto. (2019, December). Rangkaian Sekuensial.
Https://Binus.Ac.Id/.
Muhammad Ali, & Ariadie Chandra Nugraha. (2018). Teknik Digital Teori dan
Aplikasinya (1st ed., Vol. 1). UNY Press.

18