I.

TUJUAN
1.D – FLIP-FLOP

1. Mengamati cara kerja rangkaian D – FF yang dibangun dengan gate logika.

2. Membuktikan sifat-sifat suatu rangkaian D – FF yang menggunakan
NAND dan NOR gate.
3. Membuktikan sifat-sifat D – FF yang dibangun dengan rangkaian terpadu (
IC ).

2.JK - FF

1. Membuktikan sifat-sifat dan mengamati cara kerja rangkaian JK – FF yang

dibangun dengan gerbang-gerbang dasar.
2. Membuktikan sifat-sifat rangkaian JK - FF yang dibangun dengan rangkaian
terpadu ( IC ).

3.RS – FF CLOCKED

1. Membangun dan mengamati operasi logika RS-FF NAND gate dan

RS-FF NOR gate yang mempunyai input CLK (RS-FF CLOCKED).
2. Membuktikan fungsi operasi logika dari RS-FF CLOCKED.
3. Menggambarkan diagram waktu dari RS-FF CLOCKED.
II.DASAR TEORI
1.D – FLIP-FLOP

Data ( D ) Flip-flop adalah salah satu dari tiga jenis FF. Flip-flop ini
merupakan pengembangan dari RS – FF. Simbol untuk menyatakan D – FF
diperlihatkan pada gambar
– 13. Dalam hal ini hanya terdapat satu input data, yaitu D. Seperti terlihat pada
gambar – 12, rangkaian ini dapat dibangun dari RS – FF CLOCKED.
Apabila dianalisa rangkaian tersebut diatas maka akan diperoleh bahwa
output dari D – FF akan selalu sama dengan inputnya bila mengalami transisi
pulsa yang sesuai dengan FF yang bersangkutan. Contoh D – FF yana dibangun
dengan RS – FF CLOCKED diperlihatkan pada Diagram Rangkaian gambar 12.
D –FF yang dibangun dengan NAND gate dan inverter (gambra 12a)
akan aktif pada saat mengalami transisi pulsa positif. Sedangkan bila dibangun
dengan NOR gate dan inverter, FF tersebut akan aktif jika mengalami transisi
negatif (gambar 12b).
Sesungguhnya D – FF telah terdapat dalam rangkaian terpadu secara
khusus denagn beberapa tipe. Salah satu tipe D – FF dalam keluarga (famili) TTL
adalah 7474 dan 7475. Di dalam satu kemasan (chip) terdapat dua atau lebih D –
FF. Sebagian dari tipe flip- flop tersebut mempunyai input seperti set dan reset.
Tambahkan teoriny ambil dari buku teori digital.

2.JK - FF

Jenis lain dari flip-flop adalah JK – FF. Input-input J dan K dari JK

– FF mengontrol keadaan output FF denagan cara yang sama seperti S
dan R dari RS – FF. Kecuali bahwa pada keadaan J = K = 1 tidak
menghasilkan keadaan tak menentu melainkan keadaan yang
berlawanan dengan keadaan sebelumnya bila terjadi transisi CK yang
sesuai. Keadaan seperti ini dikatakan terjadinya operasi toggle.
Seperti halnya D – FF, flip-flop ini juga mempunyai input
asinkron seperti Set dan Reset ( Clear ). JK – FF dapat dibangun dengan
gate-gate logika, walaupun sebenarnya telah ada yang terdapat dalam
rangkaian terpadu (IC).
Apabila dianalisa berdasarkan operasinya, JK – FF dapat
dimodifikasi sehingga diperoleh D – FF. Selanjutnya berdasarkan
uraian pada bagian sebelumnya, dapat dikatakan bahwa JK – FF lebih
baik dari RS – FF karena dalam hal ini tidak terdapat keadaan tak
menentu. Oleh karena itu JK – FF penggunaanya lebih luas dari RS –
FF dalam sistem-sistem digital. Tambahkan teorinya dari buku teknik
digital.

3.RS – FF CLOCKED

Tipe lain dari RS-FF adalah FF yang memiliki sebuah terminal input untuk
pulsa CLK. Fungsi dari pulsa ini adalah untuk mengaktifkan FF sehingga diperoleh
keadaan output yang sesuai dengan keadaan R dan S yang diberikan pada RS
tersebut.
Apabila sebuah FF dipengaruhi oleh sebuah perubahan pulsa dari logika “1”
ke “0” atau tejadi transisi CK negatif maka FF tersebut dikatakan aktif RENDAH.
Sedangkan FF aktif terjadi pada saat terjadi transisi CK positif, yaitu dari “0” ke”1”
maka ikatan flip-flop tersebut aktif TINGGI.
Seprti halnya RS-FF dasar, FF ini juga dapat dibangun dengan gate-gate
dasar. Salah satu contoh FF jenis ini yang dibangun dengan NAND gate
diperlihatkan pada diagram rangkaian gambar 11(a). Apabila gambar tersebut
dianalisis maka dapat dimengerti bahwa FF tidak akan dipengaruhi oleh pulsa
transisi negatif karena output NAND gate 1 dan 2 akan berlogika 1 bila input CK
diberi logika “0”. Jadi FF ini tidak akan berubah keadaan outputnya bila mengalami
transisi negatif, yang berarti FF tersebut keaadan memory.
Selanjutnya bila output CLk diberi logika “1”maka keada outputnya
ditentukan oleh input R dan S. Artinya FF ini akan bekerja bila mendapat pulsa
transisi positif. Misalnya bila R = 0 dan S = 1 maka akan dihasilkan keadaan
keluaran Q = 1.
Flip-flop yang dibangun dengan NOR gate serti diagaram rangkaian gambar
11(b) dapat dimengerti bahwa bila dalam CLK dalam keadaan 1 maka output tidak
akan berubah atau sama dengan keadaan sebelumnya (memory). Sedangkan bila
diberi logika “0” maka outputnya bergantung kepada input R dan S.
Jadi bila terjadi transisi pulsa negatif pada input CK sedangkan R = 0 dan S
= 1 maka akan diperoleh output Q = 0. sebaliknya bila R = 1 dan S = 0 dan terjadi
transisi negatif maka otuput Q = 1.
III.PERALATAN DAN KOMPONEN