Gerbang Logika

Gerbang Logika Dasar

Gerbang Logika

kombinasi
Gerbang Logika Dasar

AND
OR
NOT
 AND
 Pengertian : gerbang AND memiliki dua atau
lebih saluran masukan dan satu saluran
keluaran
 Keluaran AND akan bernilai satu jika dan
hanya bila masukannya bernilai satu
 Hubungan antara masukan dan keluaran pada
gerbang AND tersebut dapat dituliskan
sebagai berikut:

AND : Y= A.B = AB
Simbol Gerbang AND

Animasi
Tabel kebenaran gerbang AND
DUA MASUKAN

A B O

0 0 o

0 1 o

1 0 o

1 1 1
Tabel kebenaran gerbang AND
UNTUK 3 MASUKAN 1 KELUARAN

AYO DICOBA

A B C O

0 0 0 o

0 0 1 o
0 1 0 o

0 1 1 o

1 0 0 o

1 0 1 o

1 1 0 o
1 1 1 1
 Hal yang perlu diperhatikan berkaitan dengan gerbang AND

a. Keluaran gerbang AND bernilai 1 jika dan

hanya jika semua masukan bernilai 1.

b. Keluaran gerbang AND bernilai 0 jika ada

masukan bernilai 0.

c. Pada operasi AND berlaku antara lain 1.1 =

1, 1.1.1= 1, dan seterusnya; 0.0 = 1.0 = 0.1
= 0, 0.0.0 = 0.0.1 = 0.1.0 = 1.0.0 = 0, dan
seterusnya

BACK
 GERBANG OR
 Pengertian memiliki dua atau lebih saluran
masukan dan hanya memiliki satu saluran
keluaran.
 Keluaran dari OR akan bernilai 1 bila satu
masukan ATAU lebih masukannya bernilai 1
 Hubungan antara masukan dan keluaran pada
gerbang OR tersebut dapat dituliskan sebagai
berikut:

OR : Y = A+B
Simbol Gerbang OR

animasi
TABEL KEBENARAN GERBANG OR
DUA MASUKAN SATU INPUT

A B O

0 0 0

0 1 1

1 0
1

1 1 1
TABEL KEBENARAN GERBANG OR
3-MASUKAN
A B C O

0 0 0 o

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 1
1 1 0 1

1 1 1 1
 Hal yang perlu diperhatikan
berkaitan dengan gerbang OR
 Keluaran gerbang OR bernilai 1 jika ada
masukan bernilai 1.
 Keluaran gerbang OR bernilai 0 jika dan
hanya jika masukan bernilai 0.
 Pada operasi OR berlaku antara lain 1+1 =
1, 1+1+1= 1, dan seterusnya; 1+ 0 = 1+0
= 1, 1+0+0 = 0+0+1 = 1, dan seterusnya

BACK
 NOT (inverter)
 Memiliki satu saluran masukan dan satu
saluran keluaran . NOT artinya tidak
 Sehingga gerbang ini memiliki arti tidak /

sebaliknya
 Jika masukannya satu maka keluarannya nol
 Dan jika masukannya nol maka keluarannya

satu
TABEL KEBENARAN NOT

A O

0 1
1 0

BACK
GERBANG LOGIKA KOMBINASI
NOR (NOT OR)
NAND (NOT AND)
EX-OR (EXCLUSIVE OR)
EX-NOR (EXCLUSIVE NOT

OR)
NOR (NOT OR)
 Yakni gerbang OR yang di ikuti gerbang NOT
 Memiliki dua atau lebih saluran masukan dan

satu saluran keluaran

o Gerbang NOR dapat dituliskan

NOR : Y = (A+B)
TABEL KEBENARAN NOR
2-masukan
A B O

0 0 1

0 1 0

1 0 0

1 1 0
TABEL KEBENARAN N0R
3-masukan
A B C O

0 0 0 1
0 0 1 0

0 1 0 0
0 1 1 0

1 0 0 0

1 0 1 0
1 1 0 0

1 1 1 0
 Dengan memperhatikan tabel kebenaran
diatas dapat disimpulkan bahwa

a. keluaran gerbang NOR bernilai 1 bila semua

masukannya bernilai 0.
b. Keluaran gerbang NOR bernilai 0 jika ada
masukannya yang bernilai 1.
NAND
 Yakni gerbang AND yang di ikuti gerbang
NOT
 Memiliki dua atau lebih saluran masukan dan

satu saluran keluaran



Gerbanga NAND dapat dituliskan

NAND : Y = (A B)
TABEL KEBENARAN GERBANG NAND
2 MASUKAN

A B O

0 0 1

0 1 1

1 0 1

1 1 0
 TABEL KEBENARAN NAND
3MASUKAN
A B C 0
0 0 0 1
1
0 0 1
1
0 1 0
1
0 1 1
1
1 0 0 1
1 0 1 1
1 1 0 0

1 1 1
 Dengan memperhatikan
tabel kebenaran diatas dapat
disimpulkan bahwa

a. keluaran gerbang NAND bernilai 1 bila

semua masukannya bernilai 0.
b. Keluaran gerbang NAND bernilai 0 jika ada
masukannya yang bernilai 1.
Gerbang NAND dan NOR untuk
membuat gerbang NOT, AND,
dan OR
Gerbang NOT yang tersusun
dari gerbang NAND
 Gerbang NOT yang tersusun
dari gerbang NOR

Gerbang OR yang tersusun dari

gerbang NOR

Gerbang AND yang tersusun

dari gerbang NOR
EX-OR
 Keluaran dari gerbang EX-OR akan tinggi bila
hanya tingkat masukannya saling berlawanan
 Saluran masukan dari gerbang ini adalah

hanya dua dan tidak pernah lebih

 Sedang saluran keluarannya hanya 1
 EX-
OR :

animasi
TABEL KEBENARAN EXOR
A B 0

0 0
0

0 1
1

1 0 1

1 1
0
Untuak gerbang EX-OR dapat
dikemukakan bahwa:
a. Gerbang EX-OR pada mulanya hanya
memiliki dua masukan dan satu keluaran
yang dinyatakan sebagai

b.
Y=A + B =AB +AB
Keluaran gerbang EX-OR akan bernilai 1
apabila inputnya berlainan dan bernilai 0
jika inputnya sama
EX-NOR
 Hasil keluarannya akan tinggi atau akan
bernilai satu jika dari gerbang masukannya
barnilai sama

Gerbang NOR dapat dituliskan

NOR : Z = (A+B)
TABEL KEBENARAN EX-NOR
A B O

0 0 1

0 1 0

1 0 0

1 1 1
ALJABAR BOOLE
Hukum-Hukum Aljabar Boole
1. Hukum Komutatif
a) Untuk Gerbang Logika OR
Gerbang OR dengan 2 masukan tertentu,
yaitu A dan B dapat dipertukarkan
tempatnya dengan mengubah urutan sinyal-
sinyal masukan.
A+B=B+A=Y

A
A B Y B A Y

0 0 0 0 0 0

0 1 0 0 1 0

1 0 0 1 0 0

1 1 1 1 1 1
b) Untuk Gerbang Logika AND
Gerbang AND dengan 2 masukan tertentu,
yaitu A dan B dapat ditukar tempatnya dan
dapat diubah urutan sinyal-sinyal
masukannya.
A.B=B.A=Y
Contoh :

B
A
A B Y B A Y

0 0 0 0 0 0

0 1 0 0 1 0

1 0 0 1 0 0

1 1 1 1 1 1
2. Hukum Asosiatif
a) Untuk Gerbang Logika OR
Gerbang OR dengan 2 masukan tertentu,
yaitu A dan B, dapat dikelompokkan
tempatnya dan dapat diubah urutan sinyal-
sinyal masukannya.
A + (B + C) = (A + B) + C
Keluarannya akan tetap sama dengan
Y=A+B+C
Contoh :
A
B
C C

A B C Y A B C Y
0 0 0 0 0 0 0 0
0 0 1 1
0 0 1 1
0 1 0 1
0 1 0 1 0 1 1 1
0 1 1 1 1 0 0 1

1 0 0 1 1 0 1 1
1 1 0 1
1 0 1 1
1 1 1 1
1 1 0 1

1 1 1 1
b) Untuk Gerbang Logika AND
Gerbang AND dengan 3 masukan tertentu, A,
B, dan C, dapat dikelompokkan tempatnya
dan dapat diubah urutan sinyal-sinyal
masukannya.
A . (B . C) = (A . B) . C
Artinya keluarannya akan tetap sama dengan
Y=A.B.C
A
A
B
B Y
C
C
A B C Y A B C Y
0 0 0 0 0 0 0 0
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 1 1 0 1 1 1
1 0 0 1 1 0 0 1
1 0 1 1 1 0 1 1
1 1 0 1 1 1 0 1
1 1 1 1 1 1 1 1
 Contoh dan Penerapan Aljabar Boole dalam
Teknik Digital
1. Diketahui satu persamaan aljabar Boole, yaitu Y = AB + AC
+ BD + CD
Sederhanakan persamaan tersebut dengan cara faktorisasi!
Jawab :
Y = AB + AC + BD + CD
(A + D)(B + C)
A
D

B
C
2. Perhatikan rangkaian logika dibawah ini

X
A
B A+
B
(A+B) BC
C BC

Persamaan Aljabar Boolenya untuk X adalah,

X = (A+B) BC + A
Maka proses penyederhanaan dapat dilakukan sebagai berikut
X = (A+B)BC + A
Karena (A+B)BC = ABC, maka
X = ABC + BBC + A
Karena B.B = B maka
X = ABC + BC + A
= BC (A+1) + A
Karena (A+1) = 1 maka
X = BC + A
Bentuk BC + A atau CB + A adalah persamaan yang lebih
sederhana. Sedangkan rangkaian logikanya adaalah sebagai
berikut

B
C
X = BC + A
A
Fungsi – Fungsi Khusus
Aljabar Boole
 TEOREMA
DUALISME


bermula dari sebuah persamaan Boole yang

dapat diturunkan menjadi persamaan boole
lainnya.
 Berguna untuk menghasilkan hubungan

boole yang baru,langkahnya:

Gantikan
Gantikan setiap
setiap Gantikan
Gantikan setiap
setiap Setiap
Setiap 00 dan
dan 1
1
tanda OR dengan
tanda OR dengan tanda AND
tanda AND diganti dengan
diganti dengan
sebuah
sebuah tanda
tanda dengan
dengan sebuah
sebuah komplemennya
komplemennya
AND
AND tanda
tanda OR
OR
 Example:Note:untuk OR mengganti B
dengan 0 dan AND mengganti B dengan 1

A+0=A

A.1=A
 Menghasilkan hubungan
 Manfaat teorema dualitas Boole yang baru
 Contoh persamaan

A+B.C=(A+B).
A.(B+C)=A.B+A.C (A+C)

B
C
HUKUM DE MORGAN
Hubungan antara gerbang logika
 TEOREMA PERTAMA kombinasional NOR dengan
gerbang logika dasar AND dan
inverternya

Hubungan antara gerbang logika

kombinasi NAND dengan gerbang
 TEOREMA KEDUA logika kombinasi OR dan
inverternya

 DAPAT MEREDUKSI RANGKAIAN-RANGKAIAN

LOGIKA YANG RUMIT MENJADI SEDERHANA
 1.Teorema pertama
 Persamaan Boole Gerbang logika NOR

Gerbang logika NOR dapat digantikan dengan

gerbang logika yang setara yaitu gerbang logika
AND yang kedua masukannya dibalik
menggunakan gerbang logika inverter(NOT)
 Tabel kebenarannya
A B A B
0 0 1 0 0 1
1 0 0 1 0 0
0 1 0 0 1 0
1 1 0 1 1 0

HASILNYA
SETARA(EKIVALEN)
 2.TEOREMA KEDUA
 Gerbang logika NAND dapat digantikan

dengan gerbang logika yang setara yaitu

gerbang logika OR dengan kedua
masukannya dibalik menggunakan gerbang
logika inverter(NOT)
 Persamaan Aljabar Boolenya:
A B A B

0 0 1 0 0 1

1 0 1 1 0 1

0 1 1 0 1 1

1 1 0 1 1 0

HASILNYA SETARA (EKIVALEN)

N Gerbang Gerbang Keterangan
O OR AND
1 A+B=B+ A.B=B.A Hukum komutatif
A
2 A+ A. Hukum asosiatif
(B+C)=(A (B.C)=(A.B)
+B)+C .C
3 A. A+B.C=(A Hukum distributif
(B+C)=A. +B).(A+C)
B +A.C
4 A+0=A= A.1 Teorema dualitas
A.1 =A=A+0
5 A. A+B.C=(A Teorema dualitas
(B+C)=A. +B)(A+C)
B+A.C
6 A+0=A A.0=0 Hukum aljabar boole
7 A+1=1 A.1=A Jika dengan 1
 Contoh dan Penerapan Aljabar Boole dalam
Teknik Digital
1. Diketahui satu persamaan aljabar Boole,
yaitu Y = AB + AC + BD + CD
Sederhanakan persamaan tersebut dengan
cara faktorisasi!
Jawab :
Y = AB + AC + BD + CD
(A + D)(B + C)
A
D

B
C
Perhatikan rangkaian logika dibawah ini

X
A
B A+
B (A+B) BC
C BC
Persamaan Aljabar Boolenya untuk X adalah,
X = (A+B) BC + A
Maka proses penyederhanaan dapat dilakukan sebagai berikut
X = (A+B)BC + A
Karena (A+B)BC = ABC, maka
X = ABC + BBC + A
Karena B.B = B maka
X = ABC + BC + A
= BC (A+1) + A
Karena (A+1) = 1 maka
X = BC + A
 Bentuk BC + A atau CB + A adalah
persamaan yang lebih sederhana.
Sedangkan rangkaian logikanya adaalah
sebagai berikut

B
C
X = BC + A
A
Sifat-Sifat Khusus Aljabar
Boole
Secara umum aturan aljabar biasa dengan
aljabar Boole adalah sama.
Tetapi ada beberapa aturan atau kaidah aljabar
Boole yang mempunyai sifat khusus yang perlu
kita ketahui.
Sifat khusus dari aljabar Boole tsb membuatnya
berguna dalam proses penyederhanaan
rangkaian logika.
Sifat-Sifat Khusus Aljabar
Boole
Dalam Operasi Gerbang
OR
Dalam operasi gerbang OR
 Kaidah Pertama:
A+0=A
Sebuah gerbang OR dengan 2 masukan, jika
sebuah keadaan masukannya adalah A dan
yang lainnya adalah 0, akan menghasilkan
kembali masukan yang semula, yaitu A.
Dalam operasi gerbang OR
 Hal ini dinyatakan dengan:

A 0 Y
0 0 0
A + 0 =A 1 0 1
Dalam operasi gerbang OR
 Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang OR dua masukan. Salah
satu masukan nya A dan yang lain 0 atau
1, hasilnya akan tetap A.

1+0=1 0+0=0
Dalam operasi gerbang OR
 Kaidah Kedua :
A +1= 1
Suatu gerbang OR dengan 2 masukan, jika
salah satu masukannya aktif, yang
dinyatakan dengan 1 sedangkan masukan
yang lainnya A, maka hasil keluarannya
akan tetap 1.
Dalam operasi gerbang OR
 Hal ini dinyatakan dengan :

A 1 Y
0 1 1

A+1=1 1 1 1
Dalam operasi gerbang OR
 Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang OR dua masukan.
Salah satu masukannya adalah 1,
sedang yang lain adalah 0 atau 1,
hasilnya akan tetap 1

0+1=1 1+1=1
Dalam operasi gerbang OR
 Kaidah Ketiga :
A +A =A
Jika suatu gerbang OR memiliki 2 masukan
yang sama, keaadan A misalnya, maka
hasilnya adalah masukan tersebut.
Dalam operasi gerbang OR
 Hal ini dinyatakan dengan :

A A Y
0 0 0

A+A=A 1 1 1
Dalam operasi gerbang OR
 Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang OR dua masukan.
Salah satu masukannya adalah 0
atau 1, sedang yang lain juga sama,
maka hasilnya akan tetap sama.

1+1=1 0+0=0
Dalam operasi gerbang OR
 Kaidah Keempat :
Ā +A =1
Suatu gerbang OR dengan 2 masukan, jika
salah satu masukannya dinyatakan dengan
A, sedangkan masukan yang lainnya
Dalam operasi gerbang OR
 Hal ini dinyatakan dengan :

Ā A Y
0 1 1
1 0 1
Ā+A=1
Dalam operasi gerbang OR
 Contoh : Rangkaian logika yang terdiri
dari sebuah gerbang OR dua
masukan. Salah satu masukan nya
adalah 0 atau 1, sedang yang lain
adalah kebalikannya, maka hasilnya
tetap 1.
Sifat-Sifat Khusus Aljabar Boole
Dalam Operasi Gerbang
AND
Dalam operasi gerbang AND
 Kaidah Pertama:
A .0=0
Sebuah gerbang AND dengan 2 masukan,
jika keadaan sebuah masukannya adalah A,
sedangkan keadaan masukan yang lainnya
adalah 0, maka keluarannya dinyatakan
dengan 0.
Dalam operasi gerbang AND
 Hal ini dinyatakan dengan :

A 0 Y
0 0 0

A.0=0 1 0 0
Dalam operasi gerbang AND
 Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang AND dua masukan. Salah
satu masukan nya adalah 0 atau 1,
sedangkan yg lain adalah 0,maka keluaran
nya sama dengan 0.

1.0=0 0.0=0
Dalam operasi gerbang AND
 Kaidah Kedua :
A.1=A
Sebuah gerbang AND dengan 2 masukan,
jika keadaan sebuah masukannya adalah A,
sedangkan keadaan masukan yang lainnya
adalah 1, maka keluarannya dinyatakan
dengan A.
Dalam operasi gerbang AND
 Hal ini dinyatakan dengan :

A 1 Y
0 1 0

A.1=A 1 1 1
Dalam operasi gerbang AND
 Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang AND dua masukan.
Salah satu masukannya adalah 0 atau 1,
sedangkan yg lain adalah 1, maka
keluarannya sama dengan 0 atau 1 juga.

1.1=1 0.0=0
Dalam operasi gerbang AND
 Kaidah Ketiga :
A .A =A
Sebuah gerbang AND dengan 2 masukan,
jika keadaan sebuah masukannya adalah A,
sedangkan keadaan masukan yang lainnya
adalah A juga, maka keluarannya
dinyatakan tetap A.
Dalam operasi gerbang AND
 Hal ini dinyatakan dengan :

A A Y
0 0 0

A.A=A 1 1 1
Dalam operasi gerbang AND
 Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang AND dua masukan. Salah
satu masukan nya adalah 0 atau 1,
sedangkan yg lain sama dengan masukan
nya, maka keluarannya sama dengan 0
atau 1 juga.

0.0=0 1.1=1
Dalam operasi gerbang AND
 Kaidah Keempat :
Ā.A =0
Sebuah gerbang AND dengan 2 masukan,
jika keadaan sebuah masukannya adalah A,
sedangkan keadaan masukan yang lainnya
adalah kebalikan dari A , maka keluarannya
dinyatakan tetap 0.
Dalam operasi gerbang AND
 Hal ini dinyatakan dengan :

Ā A Y
0 1 0

Ā.A=0 1 0 0
Dalam operasi gerbang AND
 Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang AND dua masukan.
Salah satu masukannya adalah 0 atau 1,
sedangkan yang lain kebalikan dengan
masukannya, maka keluarannya sama
dengan 0.

1 . 1’ = 0 0 . 0’ = 0
Ringkasan Sifat
Khusus Aljabar
Boole
Tabel Ringkasan Perbedaan Aljabar
Biasa dengan Aljabar Boole
TEOREMA DE MORGAN
 Kedua gerbang logika adalah ekuivalen
walaupun gerbang berbeda tetapi fungsi
logika sama.
 Perhatikan tabel kebenaran
 Manfaat dari teorema De morgan =mereduksi
rangkaian-rangkaian logika yang rumit
menjadi rangkaian logika yang lebih
sederhana.
 Teorema kedua ;”hubungan antara gerbang
logika kombinasional NAND dengan gerbang
logika kombinasi OR dan inverternya.
 Gerbang logika NAND dapat digantikan

dengan gerbang logika yang setara yaitu

gerbang logika OR dengan kedua masukan
yang dibalik dengan menggunakan gerbang
logika inverter(NOT).
Ringkasan Hukum-Hukum Aljabar Boole
NO Gerbang OR Gerbang AND Keterangan

1 A+B=B+A A.B=B.A Hukum komutatif

2 A+ A.(B.C)=(A.B).C Hukum asosiatif

(B+C)=(A+B)
+C

3 A.(B+C)=A.B A+B.C=(A+B). Hukum distributif

+A.C (A+C)

4 A+0=A=A.1 A.1 =A=A+0 Teorema dualitas

5 A. A+B.C=(A+B) Teorema dualitas

(B+C)=A.B+ (A+C)
A.C

6 A+0=A A.0=0 Hukum aljabar boole

7 A+1=1 A.1=A Jika dengan 1

8 A+A=A A.A=A Identitas

9 Jika dengan pembaliknya

10 Inverter ganda

11 Hukum de morgan

12 A+A.B=A A.(A+B)=A Aljabar boole jumlah hasil kali

13 Aljabar boole jumlah hasil kali

Peta
Karnou
gh
 Bentuk Standar Fungsi Boole

 Jumlah dari Hasil Kali ( Sum of Produk)

 Hasil Kali dari Jumlah ( Produk of Sum)
 Sum of Produk
 Y = f(A,B,C) =
 Tabel kebenaran dari persamaan di atas
yaitu:Baris A B C
ke
0 0 0 0 0 0 0
1 0 0 1 1 0 1
2 0 1 0 0 1 1
3 0 1 1 1 0 1
4 1 0 0 0 0 0
5 1 0 1 0 0 0
6 1 1 0 0 1 1
Fungsi Boole:
7 1 1 1
darimana asalnya?
0 0 0
 Sifat-sifat sum of product

 Fungsi sum of product merupakan

jumlahan (OR) dari suku-suku
 Setiap suku berupa perkalian (AND) dari
variabel - variabel
 Semua variabel fungsi muncul pada
setiap suku.
 1 dinyatakan dengan A,B,C,…. dan 0
dinyatakan dengan
Y =1
Y = baris 1 atau baris 2 atau baris 3 atau
baris 6
= 001 + 010 + 011 + 110

Y = Σm (1,2,3,6)
m = minterm Mau lihat tabel kebenaran
 Contoh Soal:
Baris A B C
ke
0 0 0 0 0 0 0
1 0 0 1 0 0 0
2 0 1 0 1 0 1
3 0 1 1 1 0 1
4 1 0 0 0 1 1
5 1 0 1 0 0 0
6 1 1 0 0 1 1
Y =1 7 1 1 1 0 0 0
Y = baris 2 atau baris 3 atau baris 4 atau baris 6
= 010 + 011 + 100 + 110
 Product of Sum
 Y = f(A,B,C) =
 Tabel kebenaran dari persamaan di atas yaitu:

Baris A B C
ke
0 0 0 0 0 0 0
1 0 0 1 1 0 1
2 0 1 0 0 1 1
3 0 1 1 1 0 1
4 1 0 0 0 0 0
5 1 0 1 0 0 0
6 1 1 0 0 1 1
7 1 1 1 0 0 0
 Sifat-sifat Product of Sum

 Fungsi Product of Sum terdiri dari faktor-

faktor
 Setiap suku berupa jumlahan (OR) dari
variabel- variabel
 Semua variabel fungsi muncul pada
setiap suku.
 0 dinyatakan dengan A,B,C,…. dan 1
dinyatakan dengan
Fungsi Boole:
Y =0
Y = baris 0 dan baris 4 dan baris 5 dan baris
7
Y = (0 + 0 + 0)(1 + 0 + 0)(1 + 0 + 1)(1 + 1
+ 1)

Y = Π M (0,4,5,7)
M = maxterm
 Peta Karnough
Peta Karnough dengan Dua Variabel
• Misalkan kedua Variabel tersebut adalah:

A dan B
( Variabel A dapat berupa A=1 atau =0,
sedangkan variabel B dapat berupa B=1
atau =0 )

• Jika ada 2 variabel, maka diperlukan 22

kotak atau sel dengan 21 baris dan 21 kolom.
Jumlah kotak tersebut sama dengan
banyaknya baris dalam tabel kebenaran.
Contoh:
1. Terdapat Fungsi Boole :
peta karnoughnya sebagai
berikut:
A 0 1
B
0 1
1 1
2. Fungsi Boole :
A
B 0 1

0
1 1 1
3. Peta Karnough :

A
0 1

B
Fungsi boole:
0 1
1 1

Cara singkat:
Dua logika yang berdekatan pada peta
dikombinasikan menjadi sebuah variabel
tunggal
Jadi fungsinya :
 Peta Karnough Tiga Variabel

Contoh:
AB 00 01 11 10
C
0 1 1

1 1 1

Cara singkat :
 kelompok yang terdiri 4 kotak/sel yang

berdekatan dikombinasikan menjadi 1 variabel.

 Kelompok yang terdiri 2 kotak/sel yang

berdekatan dikombinasikan menjadi kombinasi 2

variabel
Y= A
Peta Karnough dengan 4
Variabel

AB 00 01 11 10
CD
00 1 1 1 1

01 1 1 1 1

11 1 1

10 1 1 1 1
Rumus Singkat:
 Kelompok yang terdiri 8 kotak/sel yang

berdekatan dikombinasikan menjadi

kombinasi 1 variabel
 Kelompok yang terdiri 4 kotak/sel yang

berdekatan dikombinasikan menjadi

kombinasi 2 variabel
 Kelompok yang terdiri 2 kotak/sel yang

berdekatan dikombinasikan menjadi

kombinasi 3 variabel
 Sebuah sel ditampilkan dalam kombinasi 4

variabel
AB 00 01 11 10
CD
00 1 1 1 1

01 1 1 1 1

11 1 1

10 1 1 1 1
 Hubungan Antara Peta
Karnough dengan Tabel
Kebenaran A B C Y
0 0 0 0
Isi dari tabel kebenaran di 0 0 1 1
samping, dapat dituangkan 0 1 0 1
0 1 1 1
dalam Peta Karnough dengan
1 0 0 0
catatan sebagai berikut: 1 0 1 0
1 1 0 1
1.Nilai dari kombinasi variabel pada setiap1 sel digunakan
1 1 untuk
0
memberikan nomor sel yang bersangkutan. Nilai tersebut
menunjukan nomor baris pada tabel kebenaran.
2.Sel-sel pada peta karnough digunakan untuk meletakkan suku
minterm atau faktor maksterm yang sesuai.
3.Tanda 1 digunakan untuk menyatakan bahwa suatu sel berisi
minterm, sedangkan tanda 0 menyatakan bahwa sel itu
maksterm.
AB 00 01 11 10
C
0 1 1

1 1 1
MULTIVIBRATOR
A. Definisi
Rangkaian elektronik yang menghasilkan
gelombang kotak, atau gelombang lain yang
bukan sinusoida seperti gelombang segi empat
dan gelombang gigi gergaji.

Multivibrator merupakan osilator. Sedangkan

osilator adalah rangkaian elektronika yang
menghasilkan perubahan keadaan pada sinyal
output
B. Jenis-jenis

1. Monostabil

2. Astabil

3. Picu Schmitt
(Schmitt Trigger)
1. Monostabil
Karakteristik:
 Rangkaian yang mempunyai keluaran dengan

satu keadaan stabil.

 Rangkaian tersebut tetap dalam keadaan

stabilnya sampai ada pemicu.

 Sekali dipicu, keluarannya berubah dari keadaan

stabilnya tadi ke keadaan tak stabil (keadaan

baru).
 Multivibrator monostabil adalah suatu rangkaian

yang banyak dipakai untuk membangkitkan pulsa

output yang lebarnya dan amplitudonya tetap .

Next
a. Monostabil Terpicu Positif

Next
b. Monostabil Terpicu Negatif
2. Astabil

Karakteristik:
 Rangkaian yang keadaan pada keluarannya

tidak dapat stabil pada satu keadaan, tetapi

berubah secara terus-menerus dari keadaan
0 ke keadaan 1 berulang secara bergantian.
Rangkaian
3. Picu Schmitt (Schmitt
Trigger)
Karakteristik:
 Rangkaian yang keadaan keluarannya

dikendalikan melalui tingkat tegangan pada

masukannya (bistabil).
 Picu schmitt sering digunakan untuk mengubah

masukan gelombang sinus menjadi gelombang

kotak.
 Lambang

 Rangkaian
C. Rangkaian Terpadu Monostabil,
Astabil, dan Picu Schmitt
 Penggabungan rangkaian monostabil, astabil,
dan picu Scmitt dapat disusun melalui gerbang
logika dengan menambahkan beberapa
komponen diskrit resistor maupun kapasitor.

 Cara yang lebih mudah dan praktis adalah

memanfaatkan rangkaian tersebut yang telah
tersedia dalam bentuk IC.
Monostabil/Astabil IC CD-4047B
Fungsi:
 Monostabil (lebar pulsa

keluaran)
Pengoperasian:
1. Memicu IC dengan memberikan pulsa transisi
dari rendah ke tinggi pada masukan +Trigger
(kaki 8) atau dengan transisi dari tinggi ke
rendah pada masukan -Trigger (kaki 6).
2. Memicu IC dengan memberikan pulsa transisi
dari tinggi ke rendah secara bersamaan pada
dua masukan yaitu +Trigger (kaki 8) dan
Retrigger (kaki 12).
 Astabil (frekuensi keluaran)
Pengoperasian:
Memberikan tegangan tinggi pada masukan
Astable (kaki 5) atau keadaan rendah pada
Astable (kaki 4).
Hasil:
Frekuensi keluaran pada Q (kaki 10), Q (kaki 11),
dan ferkuensi 2 kali keluaran Q (kaki 13).
 Untuk mendapatkan hasil operasi rangkaian
digital yang terpercaya diperlukan pulsa masukan
dengan waktu transisi yang sangat cepat.
 Pada daerah transisi tersebut sangat potensial
untuk terjadinya gangguan ataupun keadaan
tidak stabil, sehingga daerah transisi merupakan
daerah yang kritis.
 Salah satu penyelesaiannya adalah dengan
menggunakan komparator.

 Penyelesaian yang lebih praktis dan mudah yaitu

menggunakan IC picu Schmitt, seperti 7413,
7414, dan 40106.
Picu Schmitt 7413
Merupakan rangkaian gerbang NAND dengan
mengenakan balikan positif dan dengan ambang
masukan yang berbeda untuk pulsa masukan
positif maupun negatif.
Fungsi:
1. Sebagai penghilang desah (noise) frekuensi
tinggi yang tidak diinginkan.
Ketentuan: Ambang transisi positif: 1,7 volt
Ambang transisi negatif: 0,9 volt
2. Sebagai sumber detak (clock)
Frekuensi keluaran jika dipasang resistor balikan
390 Ω:
f = 2000 , dimana C dalam µF
C
IC Pewaktu (Timer) 555
 Merupakan rangkaian gerbang NAND dengan
Karakteristik:
Dapat dikonfigurasi sebagai monostabil dan
astabil.
Membutuhkan pembanding tegangan, transistor,
dan resistor.
 Frekuensi keluaran:
f = 1,44
(RA+2RB )C
D. Aplikasi
 Akan dirancang suatu sumber detak (gelombang
kotak) dengan frekuensi keluaran 100 kHz
dengan menggunakan IC picuSchmitt 7413.
Jawab:
Berdasarkan persamaan:
f = 0,8
RC
maka, fRC = 0,8
Jika dipilih C = 0,001 µF, R = 8 kΩ.
Jadi, rangkaian terdiri dari:
C = 0,001 µF dan R = 8 kΩ.
 Akan dirancang suatu sumber detak
(gelombang kotak) dengan frekuensi
keluaran 500 kHz dengan menggunakan IC
picuSchmitt 7413IC-555.
Jawab:
Berdasarkan persamaan:
f = 1,44
(RA+2RB )C
maka, f (R A+2RB )C = 1,44
Jika dipilih C = 0,001 µF, RA+2RB = 2,88 kΩ.
Salah satu pilihan: RA = 1 kΩ dan RB = 0,94
kΩ
Jadi, rangkaian terdiri dari:
C = 0,001 µF; RA = 1 kΩ; dan RB = 0,94 kΩ.
FLIP-FLOP
Klasifikasi rangkaian
digital
Rangkaian digital ada 2 macam :

1. Rangkaian Kombinasional : keadaan keluaran bergantung pada

keadaan masukannya pada saat itu.
Contoh ; rangkaian penjumlah,pembanding,dekoder,dan
multiplekser.

2. Rangkaian Sekuensial : keadaan keluaran bergantung pada

keadaan masukan pada saat itu dan juga bergantung
pada keadaan masukan/keluaran sebelumnya.
Contoh ; rangkaian yang di program ( komputer , handphone , dll )

Pada rangkaian sekuensial diperlukan unit pengingat (memori)

untuk menyimpan data yang disebut FLIP-FLOP
FLIP-FLOP
Definisi flip-flop :
• Unit terkecil rangkaian digital untuk pengingat
• Multivibrator dwistabil ( memiliki dua keadaan stabil )

Flip-flop mempunyai dua keluaran dengan keadaan yang saling

berkebalikan ( komplemen ),masukannya bisa satu atau lebih dari
satu.

Jenis-jenis flip-flop :
1. FLIP-FLOP SET RESET ( FF – SR )
2. FLIP-FLOP TOGGLE ( FF – T )
3. FLIP-FLOP J&K ( FF – JK )
4. FLIP-FLOP DELAY ( FF – D )
FLIP-FLOP
SR
Nand dulu ya
 Coba kita liad gambarnya

S
Q

Q
R
Unk S=R=0
S 0
0/ Q
1/ 0 1/
0 1

1/
0
0/ Q1
/
R 0 0 1
terlarang
Unk S=0 & R=1
S 0
0/ Q
1/ 0 1/
0 1

1/
0
1/ Q0
/
R 1 0 1

Karena keluaran pada S adalah sama maka disebut SETING

Untuk S=R=1
S 1
1 Q
1 0

0
0 Q 1
R1
Untuk S=1 dan R=0
S 1
1/ Q
1/ 0 0/
0 1

1/
0
0/ Q 1/
R0
0 1

Karena keluaran pada Radalah sama maka disebut RESET

Untuk S=R=1
S 1
Q
0
0 1

1
Q
R1
1 0
Kesimpulan untuk NAND
S R Q Q
1 1 Q- Q- Hold
0 1 0 1 Set
1 0 1 0 Reset
0 0 - - Forbidden
 Yang dari NOR
 Gambarnya
Untuk S=R=0
S
0
1/ 0 1/ Q0
0 /
1

0/ 0/
0 1 1 Q1
R /0
Untuk S=1 dan R=0

S1
1/ 0 1/ Q0
1 /
0

1/ 1/
0 0 0 Q0
R /1
Untuk S=0 dan R=1

S0
1/ 0 1/ Q0
0 /
1

1/ 1/
1 0 1 Q0
R /0
Untuk S=R=1

S1
1/ 0 1/ Q0
1 /
0

1/ 1/
1 0 1 Q0
R /0
Kesimpulan untuk NOR
A B Q Q
0 0 Q- Q- Hold
0 1 0 1 Set
1 0 1 0 Reset
1 1 - - Forbidden
FLIP-FLOP
SR-CLOCKED
Flip-flop SR berdetak
Flip-flop S-R pada dasarnya merupakan piranti asinkron,
artinya tidak beroperasi serempak dengan detak (clock)
atau piranti pewaktu. Bila flip-flop dioperasikan secara
serempak dengan detak (clock), maka flip-flop jenis ini
disebut sebagai piranti sinkron.

Flip-flop S-R berdetak akan beroperasi serempak dengan

detak, dengan kata lain flip-flop tersebut beroperasi
secara sinkron.
Tabel Kebenaran SR-Clocked
Masukan Keluaran
Mode
Operasi
CK S R Q

Tetap 0 0 tidak berubah

Reset 0 1 0 1

Set 1 0 1 0

Terlarang 1 1 1 1
Clock (penabuh)

Semula pulsa berada pada tegangan GND (ground) atau level

rendah (garis ab), ini disebut logis 0 / pulsa negatif
Pada titik b level pulsa berubah dari rendah ke tinggi. Titik b
menunjukkan ujung positif dari pulsa 1.

Pada garis bc, pulsa berada pada level tinggi. Keadaan ini
disebut logis 1 / pulsa positif
Pada titik c, level pulsa berubah dari tinggi ke rendah. Titik c
menunjukkan ujung negatif dari pulsa 1.
Pemacuan (trigger)
Untuk memindahkan data dari masukan menuju ke
keluaran pada flip-flop perlu adanya pemacuan.
Jenis-jenis pemacuan (trigger) pada flip-flop:
 Pemacuan ujung positif ( positive – edge – triggered )

 Pemacuan ujung negatif ( negative – edge –

triggered )
 Pemacuan pulsa positif

 Pemacuan pulsa negatif

 Flip-flop SR dipicu ujung POSITIF

Titik S R Q Mode
b 1 0 1 Set
d 0 0 1 Tetap
flip-flop yang dipacu ujung positif,
f 0 1 0 Reset
pemindahan data dari masukan (R dan
S) menuju ke keluaran (Q dan Q* ) h 0 0 1 Tetap

terjadi pada titik-titik ujung positif j 1 0 1 Set

l 0 0 1 Tetap
pulsa
(mode operasi terjadi pada ujung positif n 1 1 1 Larangan
pulsa), dalam hal ini pada titik-titik: p 1 0 1 Set
b, d, f, h, j, l, n, dan p.
Semula Qn = 0, maka pada garis ab
setelah ada clock; Q = 0
 Flip-flop SR dipicu ujung NEGATIF

Titik S R Q Mode
c 1 0 1 Set
e 0 1 0 Reset
g 0 1 0 Reset
Titik-titik ujung negatif adalah: i 1 0 1 Set
c, e, g, i, k, m, o, q, k 0 1 0 Reset
semula Qn = 0, maka pada garis ab m 0 0 0 Tetap
setelah ada clock; Q = 0, o 1 1 1 Larangan
untuk titik-titik ujung negatif dapat q 1 0 1 Set
dilihat pada daftar berikut.
 Flip-flop SR dipicu PULSA POSITIF

Pulsa S R Q Mode
1 1 0 1 Set
2 0 0 1 Tetap
3 0 1 0 Reset
4 0 0 0 Tetap
1 0 1 Set
Bila flip – flop RS dipacu 5 0 0 1 Tetap
0 1 0 Reset
pulsa positif, pemindahan data 6 0 0 0 Tetap
terjadi selama 7 1 1 1 Larangan
selang satu pulsa positif. 8 1 0 1 Set
 Flip-flop SR dipicu PULSA NEGATIF

Pulsa S R Q Mode
1 1 0 1 Set
2 0 0 1 Tetap
3 0 1 0 Reset
4 0 0 0 Tetap
Bila flip-flop S-R dipacu 1 0 1 Set

pulsa negatif, pemindahan 5 0

0
0
1
1
0
Tetap
Reset

data terjadi selama selang 6 0 0 0 Tetap

7 1 1 1 Larangan
satu pulsa negatif 8 1 0 1 Set
Istilah penting...
Waktu siap tsetup ( setup time )
tsetup adalah waktu minimum bagi kehadiran bit data pada masukan
sebelum tepi sinyal Clk memicu gerbang logika. Jadi data harus
berada pada masukan minimal selama tsetup sebelum pulsa Clock
datang.
 
Waktu tunda propagasi (perambatan) tp
Tp adalah selang waktu yang dibutuhkan untuk memproses data
menjadi keluaran. Jadi untuk memproses data menjadi keluaran
dibutuhkan waktu selama tp.
 
Waktu tahan thold (hold time)
thold adalah selang waktu minimum yang dibutuhkan oleh bit
keluaran untuk bertahan pada keluaran sesudah tepi sinyal clock
memicu gerbang logika. Jadi bit keluaran harus berada pada
keluaran minimal selama thold, sesudah tepi sinyal clock memicu
gerbang logika.
Istilah penting...
Contoh :
Diketahui sebuah flip-flop mempunyai data
tsetup = 10 ns; tp = 4 ns; thold = 8 ns
ini berarti :

Data harus berada pada masukan flip-flop minimal 10 ns sebelum sinyal clock
datang.
Saat sinyal clock datang memicu flip-flop, dibutuhkan waktu selama 4 ns
untuk memproses data masukan menjadi data keluaran.
Setelah dihasilkan data keluaran, data ini harus bertahan (berada) pada
keluaran minimal selama 8 ns setelah pulsa clock berlalu.
 
FLIP-FLOP
JK
FLIP FLOP JK
Kelemahan flip flop SR adalah terjadinya keadaan
terlarang dimana melarang kedua input berlogika
1. Untuk menghindari kelemahan ini disusunlah
jenis flip-flop baru yang dikenal sebagai flip-flop
JK. FF-JK dapat disusun dari FF-SR berdetak
dengan konfigurasi susunan seperti di bawah ini :
J Q
S Q
J Ck
Ck
K K Q
R Q
Simbol
FLIP FLOP JK
Tabel Kebenaran untuk FF-JK :

J K Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
FLIP FLOP JK MASTER SLAVE

Flip flop JK-MS dapat disusun dari FF-JK sebagai master

(majikan) dan FF-SR berdetak sebagai slave (budak).
FLIP FLOP JK MASTER SLAVE
Tabel Kebenaran untuk FF-JKMS :

J K Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
FLIP-FLOP-D
(DELAYED)
 FLIP FLOP D

 Digunakan untuk memori

 Hanya 1 masukan data
 Keluaran mengikuti masukan selama CK aktif: Q = D
n+1

Qn+1 D Qn Qn+1
D Q
0 0 0
Qn
0 1 0
CK Q 1 0 1
1 1 1
FLIP-FLOP D

Qn+1
0/1
1/0
1/0

1
Qn
0/1
0/1
FLIP-FLOP-T
(TOGGLE)
Flip-flop T
TOGGLE
S Q

T
# Flipflop –T merupakan flipflop
berdetak yang bekerja hanya R Q
dengan 1 masukan

# Flipflop-T dapat disusun dari

FF-SR clocked atay FF-JK T Qn Qn+1
0 0 0
0 1 1
1 0 1
1 1 0
Flip-flop T
Pada flip-flop JK, jika J = K = 1 dan Clock = 1 maka Q = togel.
Flip-flop T bekerja sebagai saklar togel.
Dengan demikian flip-flop JK bisa diubah menjadi flip-flop T.
Gambar berikut menunjukkan flip-flop JK yang diubah menjadi
flip-flop T, Simbol flip-flop T, dan tabel kebenarannya dari flip-flop
T.
T Q

1 Togel

0 Tetap
Rangkuman Flip-flop:

Q Q+ R S Q Q+ J K Q Q+ D
Q Q+ T
0 0 x 0 0 0 0 x 0 0 0
0 0 0
0 1 0 1 0 1 1 x 0 1 1
0 1 1
1 0 1 0 1 0 x 1 1 0 1 1 0 0
1 1 0 x 1 1 x 0 1 1 1
1 1 0
Q+= S + RQ Q+= JQ + KQ Q+= T + Q Q+= D
RS= 0
 Daftar Pustaka
Saludin Muis. 2007. Teknik Digital Dasar
Pendekatan Praktis. Yogyakarta: Graha Ilmu.
Sumarna. 2012. Elektronika Digital Konsep Dasar
& Aplikasinya. Yogyakarta : Graha Ilmu.
S. Indriani Lestariningati. Gerbang Logika. Pdf
Slamet Dodik Eko Setyawan. Sistem Digital Gerbang
logika. Universitas Turnojoyo. Ppt
http://afiffadilaeni.wordpress.com/2012/12/26/do
wnload-ppt-materi-elektronika-digital/