ARSITEKTUR
KOMPUTER
Addressable unit
ACCESS METHOD
Sequential Access:
Memori diatur ke dalam unit data, yang disebut
record.
Akses harus dibuat dalam urutan linear tertentu.
Informasi pengalamatan yang tersimpan digunakan
untuk memisahkan antar record dan membantu dalam
proses pengambilan.
Menggunakan mekanisme baca-tulis bersama, dan ini
harus dipindahkan dari lokasi saat ini ke lokasi yang
diinginkan, melewati dan menolak setiap record yang
dilewati antara posisi awal sampai posisi yang dituju.
Dengan demikian, waktu untuk mengakses catatan
sewaktu sangat bervariasi.
Contoh : Unit penyimpanan pita.
ACCESS METHOD
Direct access:
Seperti halnya akses sekuensial, akses Direct melibatkan
mekanisme baca-tulis.
Namun, tiap blok atau record memiliki alamat unik
berdasarkan lokasi fisik.
Akses dilakukan dengan secara direct untuk mencapai
daerah sekitar lokasi yang dituju, dilanjutkan dengan
pencarian berurutan, menghitung, atau menunggu untuk
mencapai lokasi akhir.
Waktu akses bervariasi.
Contoh : Unit Disk
ACCESS METHOD
Random access:
Setiap lokasi addressable dalam memori memiliki
mekanisme pengalamatn yang unik dan terhubung
langsung (wired in).
Waktu untuk mengakses lokasi tertentu tidak tergantung
pada urutan akses sebelumnya dan konstan.
Dengan demikian, setiap lokasi dapat dipilih secara acak
dan langsung ditangani dan diakses.
Memori utama dan beberapa sistem Cache adalah contoh
memori dengan akses random.
ACCESS METHOD
ASSOCIATIVE:
Moteode ini termasuk jenis random yang
memungkinkan seseorang untuk membuat percocokan
terhadap lokasi bit tertentu dalam word, dan
melakukannya untuk semua word secara bersamaan.
Dengan demikian, sebuah kata diambil berdasarkan
bagian dari isinya, bukan alamatnya.
Setiap lokasi memiliki mekanisme pengalamatan sendiri,
dan waktu pengambilan tidak bergantung pada lokasi
atau pola akses sebelumnya.
Contoh : Memori Cache
Karakterisik : Performance
Waktu Akses
Untuk memori random,
Waktu Siklus Memori.
waktu akses adalah
Berlaku terutama pada memori random.
waktu saat suatu alamat
diberikan ke memori Waktu siklus memori= waktu akses + waktu tambahan
sampai data selesai sampai akses berikutnya bisa dimulai.
disimpan atau diambil
dari lokasi tersebut.
Pesat Transfer
Untuk memori non Pesat data dapat
random, waktu akses ditransfer dari atau
menunjukkan waktu yang ke memori. Untuk
diperlukan untuk memori random,
memposisikan Transfer rate = 1 /
mekanisme baca-tulis cycle time
pada lokasi yang Untuk memori non
diinginkan. random,
Hirarki Memori
Berdasarkan piramida
tingkatan memori di
samping (dari atas ke
bawah) :
Biaya per bit
semakin murah.
Kapasitas
bertambah.
Waktu akses
meningkat.
Frekuensi akses ke
memori tersebut
oleh prosesor
semakin kurang.
Hirarki Memori
Let us label the memory at level i
of the memory hierarchy Mi such
that Mi is closer to the processor
than Mi+1 . If Ci , Ti , Ri , and Si are
respectively the cost per byte,
average access time, average
data transfer rate, and total
memory size at level i, then the
following relationships typically
hold between i and i+1:
Ci > Ci+1
Ti < Ti+1
Ri > Ri+1
Si < Si+1
• The fastest, smallest, and most
expensive type of memory consists of
the registers internal to the processor.
• Typically, a processor will contain a few
dozen such registers, although some
machines contain hundreds of
registers.
• Next will be typically multiple layers of
cache. Level 1 cache (L1 cache),
closest to theprocessor registers, is
almost always divided into an instruction
cache and a data cache. This split is
also common for L2 caches.
• Most contemporary machines also have
an L3 cache and some have an
Traditionally, cache memory has been constructed using a L4 cache; these two caches generally
technology called static random access memory (SRAM). are not split between instruction and
More recently, higher levels of cache on many systems have
been implemented using embedded dynamic RAM (eDRAM), data and may be shared
which is slower than SRAM but faster than the DRAM used by multiple processors.
to implement the main memory of the computer.
Memori Utama Semikonduktor
Chip RAM
Chip RAM 2M x 8 bit; 1M x 16 bit;
21
CONTOH
PENGALAMATAN
WORD PADA
MEMORI
CONTOH
PENGALAMATAN
BYTE PADA
MEMORI
The terms big-
Penempatan Big Endian endian and little-
endian refer to
which bytes are
most significant in
multi-byte
data types and
describe the order
in which a
sequence of bytes
is stored in a
In a computer's
big-endian system, the
most significant value in the
memory.
sequence is stored at the
lowest storage address
Penempatan Little Endian
In a little-endian system,
the least significant value
in the sequence is stored
first
Many mainframe computers,
particularly IBM mainframes,
use a big-endian architecture.
Most modern computers,
including PCs, use the little-
endian system. The PowerPC
system is bi-endian because
it can understand both
systems.
PENEMPATAN BYTE untuk
ITEM DATA DENGAN BYTE
BANYAK
26
C O NTO H Pe n e m p a t a n D a t a 3 2 B i t d e n g a n B i g /L i t t l e
En d i a n
27
CONTOH Penempatan
Data String 32 Bit
MEMORY INTERLEAVING
Memori (secara fisik) terdiri dari lebih dari 1 chip
RAM.
Akses ke memori menjadi lebih mudah apabila
memori tersebut dibagi menjadi beberapa bank atau
modul dengan alamat-alamat yang saling menyisip
(interleaved) antar chip.
Pada Low Order Interleaving, bit-bit dengan bobot
rendah pada alamat menunjukkan bank yang akan
diakses.
Pada High Order Interleaving, bit-bit dengan
bobot tinggi menunjukkan bank memori yang akan
dituju.
29
HIGH ORDER MEMORY
INTERLEAVING
Memori terdiri dari M bank dan N word.
MAR (Memory Address Register) berisi (m+n) bit.
Bit-bit paling berat dari MAR digunakan untuk
memilih bank.
Sinyal Bank Select (BS)= Chip Select (CS)
Bit-bit sisanya (n bit) digunakan untuk menentukan
word pada bank yang terpilih.
30
HIGH ORDER MEMORY INTERLEAVING
Kelebihan :
Data dan Instruksi bisa disimpan di bank yang berbeda.
Instruksi yang akan diproses diambil dari bank tempat penyimpanan
instruksi dan data untuk instruksi yang sedang diproses diambil dari bank
memori yang menyimpan data.
Jika salah satu bank mengalami kegagalan, maka bank yang lain dapat
menggantikannya.
Kekurangan :
Membatasi proses pengambilan instruksi menjadi satu instruksi per satu
siklus memori, ketika mengeksekusi program yang sekuensial.
31
LOW ORDER MEMORY INTERLEAVING
Kelebihan :
Kelemahan: Dapat mengakses word selanjutnya Ketika
Jika salah satu bank word (data atau instruksi) yang sebelumnya
mengalami kegagalan, sedang diakses.
maka seluruh memori (Elemen-elemen larik dapat diakses secara
akan bermasalah. paralel)
32
LOW ORDER vs HIGH ORDER INTERLEAVING
Organisasi
memori
cache
dengan 3
tingkatan
dapat Berdasarkan prinsip Locality of Reference,
digambarka jika suatu word data diperlukan oleh
n sebagai prosesor maka seringkali word-word data
berikut : lain di sekitarnya juga akan diperlukan oleh
prosesor dalam waktu yang berdekatan.
Oleh karena itu, satu blok data ditransfer
dari memori utama ke memori cache.
Struktur Memori Cache / Memori Utama
Memori utama
terdiri dari 2 n
word.
Tiap word
memiliki alamat
berukuran n bit.
Memori utama
dibagi menjadi
beberapa blok
yang terdiri dari Memori cache terdiri
K word. dari beberapa blok,
Jumlah blok (M) yang disebut line.
= 2 n /K.
Operasi
Baca
Cache
Cache terhubung ke Organisasi CPU-Cache
prosesor via jalur (bus)
data, kendali, dan
alamat.
Cache dan memori utama
terhubung melalui bus
sistem.
Pada saat terjadi cache
hit, buff er alamat dan
data di-disable dan
komunikasi hanya
berlangsung antara
prosesor dan cahe.
Pada saat cache miss,
alamat yang dituju
dikirim ke buff er alamat
dan data diterima dari
memori utama melalui
buff er data.
Fungsi pemetaan dari memori
ke cache diperlukan karena
jumlah blok pada memori
utama lebih banyak
Fu n g s i Pe m e ta an
C a ch e
dibandingkan jumlah line
pada memori cache.
Ada 3 cara pemetaan
(mapping) :
Direct Mapping
Associative Mapping
Set- Associative Mapping
Direct Mapping
Mapping :
contoh soal
0001011000110011100110 00
0001011000110011100111 00
0001011000110011101000 00
1111111111111111111101 00
1111111111111111111110 00
1111111111111111111111 00
Associative Mapping
Keuntungan associative mapping adalah adanya
fl eksibilitas meletakkan blok-blok data dari memori
ke line-line cache, maupun kebebasan menentukan
blok mana yang harus diganti dengan blok baru
dari memori.
Kelemahan dari teknik pemetaan ini adalah
kebutuhan akan rangkaian yang mampu memeriksa
tag-tag pada seluruh line cache secara bersamaan.
Set -Associative Mapping
Pada teknik
pemetaan ini,
memori cache
terdiri dari
beberapa set
dan masing-
masing set
terdiri dari
beberapa line This is referred to as k-way set-
cache.
associative mapping.
With set-associative mapping, block
Bj can be mapped into any of the
lines of set j.
Set -Associative Mapping
000101100 000000000000000
000101100 000000000000100
000101100 011001110011100
000101100 111111111111100
111111111 111111111111000
111111111 111111111111100
Replacement Algorithm
Algoritma penggantian diperlukan ketika line cache
telah terisi dan ada blok data baru dari memori utama
yang masuk ke cache.
Ada 4 algoritma yang umum digunakan :
LRU (Least Recently Used) : mengganti blok data yang
telah lama berada di cache dan jarang diakses oleh
prosesor.
FIFO (First In First Out): mengganti blok data di set
yang paling lama berada di cache.
LFU (Least Frequently Used) : menghapus blok yang
paling jarang digunakan / diperlukan oleh prosesor.
Random.