PERANCANGAN SISTEM DIGITAL

TUGAS 13
OLEH :
FEBRI ERLANGGA (105821110420)

FAKULTAS TEKNIK . PRODI TEKNIK ELEKTRO

UNIVERSITAS MUHAMMADIYAH
MEMBEDAKAN PERILAKU DAN RANGKAIAN
PENCACAH SINKRON DAN ASINKRON
PENDAHULUAN

Perilaku sinkron dan asinkron merujuk pada cara bagaimana entitas atau proses
berinteraksi satu sama lain dalam sistem komputer. Rangkaian pencacah sinkron dan
asinkron mengacu pada implementasi dari dua jenis mekanisme untuk menghitung atau
mengatur langkah-langkah dalam sebuah rangkaian.
MEMBEDAKAN PERILAKU DAN RANGKAIAN
PENCACAH SINKRON DAN ASINKRON
PERILAKU SINKRON

Sinkronisasi: Dalam perilaku sinkron, entitas atau proses beroperasi pada kecepatan
yang sama dan bergerak dalam langkah-langkah yang terkoordinasi secara ketat.
Setiap langkah dimulai dan berakhir pada waktu yang ditentukan secara ketat.
• Blok dan Tunggu: Dalam perilaku sinkron, proses atau entitas akan terhenti atau
“memblok” ketika menunggu respons atau sinyal dari entitas lain sebelum
melanjutkan ke langkah selanjutnya.
MEMBEDAKAN PERILAKU DAN RANGKAIAN
PENCACAH SINKRON DAN ASINKRON
PERILAKU ASINKRON

Tidak Sinkron: Dalam perilaku asinkron, entitas atau proses beroperasi secara
independen, dengan kecepatan dan langkah-langkah yang mungkin berbeda. Mereka
tidak perlu disinkronkan atau berkoordinasi secara ketat dengan entitas lain.
• Tidak Blok: Dalam perilaku asinkron, proses atau entitas dapat melanjutkan ke
langkah selanjutnya tanpa harus menunggu respons dari entitas lain. Mereka dapat
melanjutkan operasi mereka tanpa adanya ketergantungan waktu yang ketat.
MEMBEDAKAN PERILAKU DAN RANGKAIAN
PENCACAH SINKRON DAN ASINKRON
RANGKAIAN PENCACAH SINKRON

Pencacah sinkron adalah jenis rangkaian yang menghitung jumlah pulsa input pada
interval waktu tertentu.
Pencacah sinkron biasanya dikendalikan oleh sinyal clock eksternal yang mengatur
langkah-langkah pencacahan. Setiap pulsa clock menginstruksikan rangkaian untuk
melanjutkan ke langkah berikutnya.
• Pencacah sinkron memastikan bahwa pencacahan dilakukan pada saat yang tepat
dan terkoordinasi dengan sinyal clock.
MEMBEDAKAN PERILAKU DAN RANGKAIAN
PENCACAH SINKRON DAN ASINKRON
RANGKAIAN PENCACAH ASINKRON

Pencacah asinkron adalah jenis rangkaian yang menghitung jumlah pulsa input tanpa
mengandalkan sinyal clock eksternal.
Pencacah asinkron tidak bergantung pada sinyal clock eksternal untuk mengatur
langkah-langkah pencacahan. Mereka menghitung jumlah pulsa secara independen
dari kecepatan clock.
• Pencacah asinkron dapat digunakan dalam situasi di mana sinyal clock eksternal
tidak tersedia atau tidak diinginkan.
MERANCANG DAN MENGANALISIS RANGKAIAN N BUAH FLIP-FLOP MENJADI
REGISTER DATA N BIT, SHIFT REGISTER, PENCACAH NAIK/TURUN
SINKRON/ASINKRON SERTA MENGANALISISNYA

Untuk merancang rangkaian dengan n buah flip-flop menjadi

register data n bit, shift register, dan pencacah naik/turun
sinkron/asinkron, berikut adalah penjelasan langkah-langkah
yang dapat diikuti:
MERANCANG DAN MENGANALISIS RANGKAIAN N BUAH FLIP-FLOP MENJADI
REGISTER DATA N BIT, SHIFT REGISTER, PENCACAH NAIK/TURUN
SINKRON/ASINKRON SERTA MENGANALISISNYA

Register Data n Bit

Rancang rangkaian dengan menggunakan n buah flip-flop tipe D

(misalnya, flip-flop D JK).
Sambungkan output Q dari setiap flip-flop ke input D flip-flop
berikutnya secara berurutan.
Masukkan data paralel ke input D flip-flop pertama untuk
menyimpan data pada register.
• Keluaran Q dari setiap flip-flop akan menghasilkan register
data n bit.
MERANCANG DAN MENGANALISIS RANGKAIAN N BUAH FLIP-FLOP MENJADI
REGISTER DATA N BIT, SHIFT REGISTER, PENCACAH NAIK/TURUN
SINKRON/ASINKRON SERTA MENGANALISISNYA

Analisis Register Data n Bit

Rangkaian ini berfungsi sebagai register paralel, yang mampu

menyimpan data dengan lebar n bit secara bersamaan.
Data dapat diambil dari output Q masing-masing flip-flop secara
paralel.
• Register ini cocok untuk aplikasi di mana data perlu disimpan
dan diakses secara paralel.
MERANCANG DAN MENGANALISIS RANGKAIAN N BUAH FLIP-FLOP MENJADI
REGISTER DATA N BIT, SHIFT REGISTER, PENCACAH NAIK/TURUN
SINKRON/ASINKRON SERTA MENGANALISISNYA

Shift Register

Rancang rangkaian dengan menggunakan n buah flip-flop tipe

D.
Sambungkan output Q dari setiap flip-flop ke input D flip-flop
berikutnya secara berurutan.
Sambungkan input serial data ke input D flip-flop pertama.
Sambungkan output Q dari flip-flop terakhir ke output serial data.
• Dalam operasi shift register, setiap kali clock berdenyut, data
akan bergeser ke flip-flop berikutnya.
MERANCANG DAN MENGANALISIS RANGKAIAN N BUAH FLIP-FLOP MENJADI
REGISTER DATA N BIT, SHIFT REGISTER, PENCACAH NAIK/TURUN
SINKRON/ASINKRON SERTA MENGANALISISNYA

Analisis Shift Register

Rangkaian ini digunakan untuk menggeser data secara

berurutan dari satu flip-flop ke flip-flop berikutnya.
Data yang dimasukkan ke input serial akan bergeser keluar dari
output serial dengan setiap denyutan clock.
• Shift register cocok untuk aplikasi seperti transfer data serial,
penyimpanan data berurutan, atau operasi penggeseran data
lainnya.
MERANCANG DAN MENGANALISIS RANGKAIAN N BUAH FLIP-FLOP MENJADI
REGISTER DATA N BIT, SHIFT REGISTER, PENCACAH NAIK/TURUN
SINKRON/ASINKRON SERTA MENGANALISISNYA

Pencacah Naik/Turun Sinkron

A. Pencacah Naik Sinkron

Rancang rangkaian dengan menggunakan n buah flip-flop tipe D.
Sambungkan output Q dari setiap flip-flop ke input D flip-flop berikutnya secara berurutan.
Sambungkan output Q dari flip-flop terakhir ke input D flip-flop pertama (feedback loop).
• Keluaran Q dari flip-flop terakhir adalah output pencacah naik sinkron.

Analisis

Pencacah naik sinkron ini menghitung naik (meningkat) setiap kali clock berdenyut.
Setiap denyutan clock akan menyebabkan nilai biner pada keluaran meningkat
sebesar 1.
• Kecepatan perhitungan pencacah tergantung pada frekuensi clock yang
digunakan.
MERANCANG DAN MENGANALISIS RANGKAIAN N BUAH FLIP-FLOP MENJADI
REGISTER DATA N BIT, SHIFT REGISTER, PENCACAH NAIK/TURUN
SINKRON/ASINKRON SERTA MENGANALISISNYA

Pencacah Naik/Turun Sinkron

B. Pencacah Turun Sinkron

Rancang rangkaian dengan menggunakan n buah flip-flop tipe D.
Sambungkan output Q’ (negasi dari Q) dari setiap flip-flop ke input D flip-flop berikutnya
secara berurutan.
Sambungkan output Q’ dari flip-flop terakhir ke input D flip-flop pertama (feedback loop).
• Keluaran Q dari flip-flop terakhir adalah output pencacah turun sinkron.

Analisis

Pencacah turun sinkron menghitung turun (menurun) setiap kali clock berdenyut.
Setiap denyutan clock akan menyebabkan nilai biner pada keluaran menurun sebesar
1.
• Kecepatan perhitungan pencacah tergantung pada frekuensi clock yang
digunakan.
MERANCANG DAN MENGANALISIS RANGKAIAN N BUAH FLIP-FLOP MENJADI
REGISTER DATA N BIT, SHIFT REGISTER, PENCACAH NAIK/TURUN
SINKRON/ASINKRON SERTA MENGANALISISNYA

Pencacah Naik/Turun Asinkron

A. Pencacah Naik Asinkron

Rancang rangkaian dengan menggunakan n buah flip-flop tipe D.
Sambungkan output Q dari setiap flip-flop ke input D flip-flop berikutnya secara berurutan.
Sambungkan output Q dari flip-flop terakhir ke input D flip-flop pertama (feedback loop).
Sambungkan input asinkron (misalnya, pulsa naik) ke input D flip-flop pertama.
• Keluaran Q dari flip-flop terakhir adalah output pencacah naik asinkron.

Analisis

Pencacah naik asinkron menghitung naik (meningkat) secara asinkron, tidak

tergantung pada clock.
Ketika pulsa naik diterapkan ke input D flip-flop pertama, perhitungan naik dimulai
tanpa mengharapkan denyutan clock.
• Kecepatan perhitungan pencacah tergantung pada frekuensi pulsa naik yang
digunakan.
MERANCANG DAN MENGANALISIS RANGKAIAN N BUAH FLIP-FLOP MENJADI
REGISTER DATA N BIT, SHIFT REGISTER, PENCACAH NAIK/TURUN
SINKRON/ASINKRON SERTA MENGANALISISNYA

Pencacah Naik/Turun Asinkron

A. Pencacah Turun Asinkron

Rancang rangkaian dengan menggunakan n buah flip-flop tipe D.
Sambungkan output Q’ (negasi dari Q) dari setiap flip-flop ke input D flip-flop berikutnya secara berurutan.
Sambungkan output Q’ dari flip-flop terakhir ke input D flip-flop pertama (feedback loop).
Sambungkan input asinkron (misalnya, pulsa turun) ke input D flip-flop pertama.
• Keluaran Q dari flip-flop terakhir adalah output pencacah turun asinkron.

Analisis
Pencacah turun asinkron menghitung turun (menurun) secara asinkron, tidak tergantung pada
denyutan clock.
Ketika pulsa turun diterapkan ke input D flip-flop pertama, perhitungan turun dimulai tanpa
mengharapkan denyutan clock.
Kecepatan perhitungan pencacah tergantung pada frekuensi pulsa turun yang digunakan.
• Rangkaian ini dapat digunakan dalam aplikasi yang memerlukan pencacah turun asinkron, di
mana perhitungan turun tidak dikontrol oleh clock tetapi dipicu oleh sinyal eksternal (pulsa
turun).
MERANCANG, MENGANALISIS DAN MENGUJI IMPLEMENTASI
RANGKAIAN SEKUENSIAL MENGGUNAKAN IC TTL

Untuk merancang, menganalisis, dan menguji implementasi rangkaian sekuensial

menggunakan IC TTL, berikut adalah langkah-langkah yang dapat diikuti:

1. Pilih jenis rangkaian sekuensial yang ingin dirancang, seperti register, shift register,
atau pencacah.
2. Tentukan jumlah bit atau ukuran rangkaian yang diinginkan (misalnya, 4-bit atau 8-bit).
3. Pilih IC TTL yang sesuai untuk implementasi rangkaian sekuensial. Beberapa IC TTL
yang umum digunakan untuk rangkaian sekuensial adalah 74LS164 (8-bit shift register),
74LS194 (4-bit pencacah), atau 74LS175 (4-bit register).
4. Rancang rangkaian sesuai dengan diagram blok dan spesifikasi yang diberikan oleh
datasheet IC TTL yang dipilih.
5. Sambungkan jalur-jalur antara pin-pin IC TTL sesuai dengan koneksi yang dibutuhkan
oleh rangkaian sekuensial yang dirancang.
MERANCANG, MENGANALISIS DAN MENGUJI IMPLEMENTASI
RANGKAIAN SEKUENSIAL MENGGUNAKAN IC TTL

6. Pastikan mengikuti petunjuk koneksi dan aturan penanganan sinyal IC TTL yang
tercantum dalam datasheet untuk memastikan keandalan dan kinerja yang baik.
7. Setelah rangkaian selesai dirancang, periksa kembali koneksi dan pastikan tidak ada
kesalahan atau hubungan yang terlewat.
8. Uji rangkaian dengan menghubungkan sinyal input dan melihat output yang dihasilkan
sesuai dengan fungsi yang diharapkan.
9. Gunakan sumber daya listrik yang sesuai dan perhatikan tegangan dan arus yang
diperlukan oleh IC TTL yang digunakan.
10. Amati kinerja rangkaian sekuensial dan periksa apakah sesuai dengan yang
diharapkan. Jika ditemukan masalah atau ketidaksesuaian, periksa kembali desain dan
koneksi rangkaian.
11. Jika diperlukan, gunakan peralatan pengukuran dan instrumen lainnya untuk
memverifikasi kinerja dan karakteristik rangkaian sekuensial yang dirancang.
 THANK
YOU
Do you have any questions?