LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL

COUNTER

Nama : Fatihah Kusuma Rani

NIM : 225090807111010

Kelompok : 11

Tanggal Praktikum: 1 November 2023

Nama Asisten : Mohammad Meico Praswinanda

LABORATORIUM INSTRUMENTASI DAN PENGUKURAN

JURUSAN FISIKA
FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM
UNIVERSITAS BRAWIJAYA
MALANG
 LEMBAR PENILAIAN PRAKTIKUM LAPORAN
ELEKTRONIKA DIGITAL
COUNTER

Tanggal Masuk Laporan : _____________________________________________________

Pukul : _____________________________________________________

Korektor Asisten

...... CO Asisten
(Nama Asisten)

Catatan: (Ariq Hafizh Baiquny)

___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
____________________________________

Tanggal Masuk Revisi : ______________________________________________________

Pukul : ______________________________________________________

Nilai Sementara Nilai Akhir

 BAB I

PENDAHULUAN

1.1 TUJUAN

Praktikum percobaan counter dilakukan agar dapt dipahami cara kerja counter serta
dapat dipahami jenis-jenis counter.

1.2 DASAR TEORI

Rangkaian logika sekuensial yang digunakan untuk menghitung jumlah pulsa yang
diberikan pada bagian masukan dapat disebut sebagai counter atau pencacah/penghitung.
Dalam penggunaannya, counter digunakan dalam berbagai jenis operasi aritmatika,
pembagi frekuensi, penghitung jarak (odometer), penghitung kecepatan, dan yang lainnya.
Pada instrumen ilmiah, kontrol industri, komputer, alat komunikasi, dan sebagainya
menggunakan pengembangan dari counter. Umumnya untuk membuat counter digunakan
sederetan flip-flop yang telah dimanipulasi dengan penggunaan peta Karnough sehingga
masukan yang ada dapat dihitung sesuai dengan rancangan (Ali dan Ariadie, 2018).

Fungsi dari counter adalah untuk mencacah atau menghitung jumlah pulsa clock
yang masuk. Beberapa jenis masukan dengan jumlah pulsa yang dapat dicacah yaitu, jenis
pencacah modulo-2n (n = 1, 2, 3, 4, …), contohnya adalah pencacah modulo-4, pencacah
modulo-8, dan pencacah modulo-16. Apabila dinyatakan sebagai keadaan awal pencacah
pada clock ke-0, maka jumlah pulsa yang dapat dicacah oleh pencacah modulo-4 adalah 4
buah pulsa, yaitu pulsa ke-0, ke-1, ke-2, ke-3, dan pada pulsa clock ke-4. Setelah itu output
pencacah ini akan reset kembali ke 0. Pada pencacah modulo-8, output pencacah akan reset
pada clock ke-8 yang artinya pencacah ini hanya mampu mencacah pulsa clock ke-0
sampai dengan pulsa ke-7. Terdapat pencacah lain selain pencacah modulo-2n, yaitu
modulo-5, modulo-6, dan modulo-10 (Muchlas, 2020).

Gambar 1.2.1 Diagram blok pencacah (Muchlas, 2020)

Berdasarkan jenisnya, counter dibagi menjadi dua, yaitu asinkron counter dan
sinkron counter. Asinkron counter atau ripple counter adalah susunan flip-flop yang
mengalir dimana keluaran dari satu flip-flop menggerakkan masukan clock dari flip-flop
berikutnya. Jumlah flip-flop dalam susunan bertingkat bergantung pada jumlah keadaan
logika berbeda yang dilaluinya sebelum mengulangi rangkaian tersebut, parameter yang
dikenal sebagai modulus pencacah. Dalam asinkron counter, masukan clock diterapkan
hanya pada flip-flop pertama, disebut juga masukan flip-flop, dalam susunan berjenjang.
Input clock pada flip-flop berikutnya berasal dari output flip-flop sebelumnya. Misalnya,
output dari flip-flop pertama bertindak sebagai input clock pada flip-flop kedua, output dari
flip-flop kedua menjadi masukan clock pada flip-flop ketiga, dan seterusnya. Secara
umum, dalam susunan n sandal jepit, masukan jam pada flip-flop ke-n berasal dari keluaran
flip-flop ke-(n−1) untuk n > 1 (Maini, 2007).

Gambar 1.2.2 Diagram asinkron counter biner n-bit (Maini, 2007)

Masalah utama dengan asinkron counter adalah penundaan propagasi dari flip-flop
yang membentuk pencacah. Penundaan propagasi efektif dalam asinkron counter sama
dengan jumlah penundaan propagasi akibat flip-flop yang berbeda. Situasi menjadi lebih
buruk dengan bertambahnya jumlah flip-flop yang digunakan untuk membuat counter,
seperti yang terjadi pada pencacah bit yang lebih besar (Maini, 2007).

Masalah yang dihadapi oleh asinkron counter disebabkan oleh akumulasi penundaan
propagasi flip-flop, dengan kata lain flip-flop tidak semuanya berubah keadaan secara
serentak selaras dengan pulsa input. Keterbatasan ini dapat diatasi dengan penggunaan
pencacah sinkron atau paralel yang mana semua flip-flop dipicu secara simultan (paralel)
oleh pulsa input clock (Tocci, dkk., 2007).

Gambar 1.2.3 Diagram sinkron counter biner n-bit (Tocci, dkk., 2007)
 Karena pulsa input diterapkan ke semua flip-flop, beberapa cara harus digunakan
untuk mengontrol kapan flip-flop akan beralih dan kapan flip-flop tidak akan terpengaruh
oleh pulsa clock. Hal tersebut dilakukan dengan menggunakan input J dan K (Tocci, dkk.,
2007).
 BAB II

METODOLOGI

2.1 ALAT DAN BAHAN

Praktikum percobaan counter digunakan alat dan bahan berupa debounce switch,
papan uji rangkaian, sumber tegangan, switch logika, 4 buah JKFF, 4 buah DFF, sebuah
gerbang logika NAND, 2 buah gerbang logika AND, 4 buah LED indicator, dan beberapa
kabel penghubung.

2.2 TATA LAKSANA PERCOBAAN

2.2.1 COUNTER TAK SINKRON

Dibuat rangkaian counter tak sinkron dengan digunakan JKFF (IC 7476)
↓
Diberi nilai 1 pada masukan J dan K dari masing-masing JKFF
↓
Masukan clear dari masing-masing JKFF dihubungkan ke switch logika
↓
Masing-masing keluaran JKFF (Q0, Q1, dan Q2) dihubungkan ke logic
indicator
↓
Salah satu keluaran debounce switch (Q) dihubungkan ke masukan clock
counter (debounce switch dalam keadaan ̅̅̅̅̅
SET)
↓
Sumber tegangan dihubungkan pada IC JKFF, kaki no. 5 ke VCC = +5, kaki
no. 13 ke ground, kemudian sumber tegangan dihidupkan
↓
Masukan clear counter dibuat dengan nilai rendah, kemudian dikembalikan
lagi ke nilai tinggi. Nilai keluaran counter diamati dan dicatat
↓
Diberi masukan clock pada counter dengan cara debounce switch
̅̅̅̅̅̅̅̅̅ sebentar dan dikembalikan ke posisi SET
ditempatkan ke posisi RESET ̅̅̅̅̅. Nilai
 keluaran counter diamati dan dicatat. Dilakukan langkah tersebut berkali-kali
(minimal 8 kali). Kemudian matikan sumber tegangan
↓
Dibuat rangkaian counter tak sinkron dengan dengan cara penambahan
gerbang NAND pada rangkaian counter yang baru saja dibuat
↓
Sumber tegangan dihubungkan pada IC NAND, kaki no. 14 ke VCC = +5,
kaki no. 7 ke ground, kemudian sumber tegangan dihidupkan
↓
Dilakukan langkah 7 dan 8 berkali-kali (minimal 5 kali). Kemudian matikan
sumber tegangan dan rangkaian dilepas

2.2.2 COUNTER SINKRON

Dibuat rangkaian counter sinkron dengan digunakan JKFF (IC 7476) dan
gerbang NAND (IC 7408)
↓
Diberi nilai 1 pada masukan J dan K dari masing-masing JKFF
↓
Masukan clear dari masing-masing JKFF dihubungkan ke switch logika
↓
Masing-masing keluaran JKFF (Q0, Q1, dan Q2) dihubungkan ke logic
indicator
↓
Salah satu keluaran debounce switch (Q) dihubungkan ke masukan clock
counter (debounce switch dalam keadaan ̅̅̅̅̅
SET)
↓
Sumber tegangan dihubungkan pada IC JKFF, kaki no. 5 ke VCC = +5, kaki
no. 13 ke ground; pada IC NAND, kaki no. 14 ke VCC = +5, kaki no. 7 ke
ground, kemudian sumber tegangan dihidupkan
↓
Masukan clear counter dibuat dengan nilai rendah, kemudian dikembalikan
lagi ke nilai tinggi. Nilai keluaran counter diamati dan dicatat
↓
 Diberi masukan clock pada counter dengan cara debounce switch
ditempatkan ke posisi ̅̅̅̅̅̅̅̅̅
RESET sebentar dan dikembalikan ke posisi ̅̅̅̅̅
SET. Nilai
keluaran counter diamati dan dicatat. Dilakukan langkah tersebut berkali-kali
(minimal 16 kali). Kemudian matikan sumber tegangan dan rangkaian
dilepas

2.2.3 RING COUNTER

Dibuat rangkaian ring counter dengan digunakan DFF (IC 7474)

↓
Masukan clear dari DFF-1, DFF-2, dan DFF-3 dihubungkan ke switch logika
↓
Masing-masing keluaran DFF (Q0, Q1, Q2 dan Q3) dihubungkan ke logic
indicator
↓
Salah satu keluaran debounce switch (Q) dihubungkan ke masukan clock
counter (debounce switch dalam keadaan ̅̅̅̅̅
SET)
↓
Sumber tegangan dihubungkan pada IC DFF, kaki no. 14 ke VCC = +5, kaki
no. 7 ke ground, kemudian sumber tegangan dihidupkan
↓
Masukan clear counter dibuat dengan nilai rendah, kemudian dikembalikan
lagi ke nilai tinggi. Nilai keluaran counter diamati dan dicatat
↓
Diberi masukan clock pada counter dengan cara debounce switch
̅̅̅̅̅̅̅̅̅ sebentar dan dikembalikan ke posisi SET
ditempatkan ke posisi RESET ̅̅̅̅̅. Nilai
keluaran counter diamati dan dicatat. Dilakukan langkah tersebut berkali-kali
(minimal 8 kali). Kemudian matikan sumber tegangan dan rangkaian dilepas
2.3 GAMBAR PERALATAN PERCOBAAN

Gambar 2.3.1 Peralatan percobaan

Gambar 2.3.2 Papan uji rangkaian

 DAFTAR PUSTAKA

Ali, Muhammad dan Ariadie Chandra Nugraha. 2018. Teknik Digital Teori dan Aplikasi
Dilengkapi dengan Contoh Simulasi Rangkaian. Yogyakarta: UNY Press

Maini, Anil K. 2007. Digital Electronics Principles, Devices and Applications. Southern Gate,
Chichester: John Wiley & Sons, Ltd

Muchlas, M. T. 2020. Buku Teknik Digital. Yogyakarta: Ahmad Dahlan Press

Tocci, Ronald J., Neal S. Widmer, Gregory L. Moss. 2007. Digital Systems Principles and
Aplications Tenth Edition. Upper Saddle River: Pearson Education, Inc.
 LAMPIRAN

(Tocci, dkk., 2007)

(Maini, 2007)
(Ali dan Ariadie, 2018)
(Muchlas, 2020)