Arsitektur CISC dan RISC

CISC ( Complex Instruction Set

Computing)
1. Pengambilan data
operasi
dari memory
2. Operasi
aritmatika
3. Penyimpanan
data ke memory

dalam sebuah instruksi

RISC ( Reduced Instruction Set
Computing) : menggunakan instruksi
dan jenis eksekusi sederhana.

Contoh :
Perkalian Dua Bilangan dalam Memori
Misalnya, kita akan
melakukan perkalian
(product) dua angka,
satu disimpan di lokasi
2:3 sedangkan lainnya di
lokasi 5:2, kemudian
hasil perkalian tersebut
dikembalikan lagi ke
lokasi 2:3.
Struktur Memori

Pendekatan CISC
Tujuan utama arsitektur CISC : meminimalkan jumlah
instruksi per program, dengan mengorbankan kecepatan
eksekusi sekian siklus/detik.
Prosesor CISC dilengkapi instruksi khusus : MULT (untuk
contoh).
MULT 2:3, 5:2
Kelebihan :
Kompailer hanya menerjemahkan instruksi-instruksi bahasa tingkat
tinggi ke dalam bahasa mesin.
RAM yang digunakan sedikit untuk menyimpan instruksi tersebut.

Pendekatan RISC

Prosesor RISC menggunakan instruksi sederhana

Instruksi MULT dibagi 3 :
LOAD
PROD
STORE

LOAD A, 2:3
LOAD B, 5:2
PROD A, B
STORE 2:3, A
Kekurangan :
membutuhkan banyak lokasi RAM
Kompailer konversi bahasa tingkat tinggi
4 baris

kode instruksi

CISC vs RISC
CISC

RISC

Penekanan pada hardware

Instruksi kompleks,multi
clock
Memori-ke-memori :
LOAD dan STORE
saling bekerjasama
Ukuran kode
kecil,kecepatan rendah
Transistor digunakan
menyimpan instruksiinstruksi kompleks

Penekanan pada software

Single clock, sejumlah
kecil instruksi
Register-ke-register :
LOAD dan STORE
instruksi yang terpisah
Ukuran kode besar,
kecepatan (relatif) tinggi
Transistor banyak dipakai
untuk register memori

Karakteristik RISC
Karakteristik RISC :
One cycle execution time
Prosesor
RISC mempunyai CPI (clock per
instruction).
Pipelining (memungkinkan melakukan
eksekusi secara bersamaan).
Large number of registers.
Didesain untuk menampung jumlah
register yang banyak

Penggunaan CISC dan RISC

Pentium Intel (CISC)
AMD CPU (CISC)
PowerPC (RISC)

Referensi
http://cs.stanford.edu/people/eroberts
/courses/soco/projects/risc/risccisc/