ARSITEKTUR FPGA

Di Susun Oleh:

Alfis Shahrul
M Reno Bimo
Afianto Yusuf P
Faizal Azis R
Risang Danan J

(20113662)
(25113635)
(20113285)
(23113131)
(29113707)

UNIVERSITAS GUNADARMA
FAKULTAS ILMU KOMPUTER DAN TEKNOLOGI INFORMASI
2014/2015

ARSITEKTUR FPGA
Field-Programmable Gate Array (FPGA) adalah komponen elektronika dan
semikonduktor yang mempunyai komponen gerbang terprogram (programmable logic) dan
sambungan terprogram. Komponen gerbang terprogram yang dimiliki meliputi jenis gerbang
logika biasa (AND, OR, XOR, NOT) maupun jenis fungsi matematis dan kombinatorik yang
lebih kompleks (decoder, adder, subtractor, multiplier, dll). Blok-blok komponen di dalam FPGA
bisa juga mengandung elemen memori (register) mulai dari flip-flop sampai pada RAM
(Random Access Memory).
Field Programmable dapat diartikan bahwa FPGA ini bersifat dapat dirancang sesuai
dengan keinginan dan kebutuhan user/pemakai tanpa melalui tahap burn di laboratoruim atau
di hardware oleh pabrik piranti. Sedangkan Gate Array artinya bahwa FPGA ini terdiri atas
gerbang-gerbang digital dimana interkoneksi masing-masing gerbang tersebut dapat
dikonfigurasikan antara satu sama lainnya.
Secara umum Arsitektur bagian dalam dari FPGA terdiri atas tiga element utama yaitu :
input/output blok (IOB) , Configurable Logic Block (CLB) dan Interconnect. Dan arsitektur dasar
dari FDGA terdiri dari beberapa element berikut.

Arsitektur Dasar FPGA

1. Antifure merupakan lawan dari fuse, fuse itu sendiri adalah sekering yaitu alat yang
digunakan sebagai pengaman dalam suatu rangkaian listrik apabila terjadi kelebihan
muatan listrik atau suatu hubungan arus pendek. Cara kerjanya apabila terjadi kelebihan
muatan listrik atau terjadi hubungan arus pendek, maka secara otomatis sekering tersebut
akan memutuskan aliran listrik dan tidak akan menyebabkan kerusakan pada komponen
yang lain.
2. Fine Grained adalah arsitektur FPGA pada suatu sistem yang memiliki komponen yang
kecil. setiap blok logika dapat digunakan untuk implementasi fungsi yang sangat simple.
3. Medium Grained adalah arsitektur FPGA pada suatu sistem yang memiliki komponen
yang sedang. setiap blok logika yang biasanya beroperasi pada tiap data 2bit dan 4bit
menggunakan sejumlah LUT atau ALU bit kecil sebagai elemen komputasi.
4. Coarse Grained adalah arsitektur FPGA pada suatu sistem yang memiliki komponen
yang besar. masing-masing blok logika berisi jumlah logic yang reltive besar
dibandingkan dengan fine grained architecture.
5. MUX (Multiplexer) adalah suatu komponen yang fungsinya sebagai penyeleksi data
berdasarkan perintah untuk menampilkan data yang diinginkan. MUX memiliki banyak
input data tetapi hanya memiliki sebuah output arena selektor yang mengatur outputnya.

6. LUT (Look Up Table) Logic Block merupakan sejenis RAM yang berkapasitas kecil.
LUT ini memegang peranan penting dalam proses implementasu fungsi-fungsi logika.
7. CLBs (Configure Login Blocks) adalah bagian yang akan memproses segala bentuk
rangkaian logika yang akan di buat oleh user.
8. LABs merupakan isitilah lain dari CLB atau kumpulan dari CLB. terdiri dari blok
bangunan dasar yang dikenal sebagai adaptive logic modules (ALM) yang dapat
dikonfigurasi untuk menginplementasikan fungsi logika, fungsi aritmatika dan fungsi
register.
9. Slice adalah komponen utama yang terdiri atas CLB, dimana tiap CLB memiliki 4 slice
dan tiap slice terdiri 2 4-input dan Flip-Flop atau Latch.
10. Fast Carry Chains adalah jalur penghubung singkat diantara cell-cell yang saling
berdekatan untuk jalur interkoneksi antar cell. jalur ini dalam pembuatan fungsi-fungsi
logika agar dapat berjalan dengan efisien.
11. Processor Core merupakan core yang mengontrol kerja sirkuit dan melakukan beberapa
perhitungan random dan bagian-bagian lain dari sirkuit, bertanggung jawab untuk
interfacing dan pengolahan paralel, terdapat 2 tipe CPU Core yaitu Hard dan Soft.
12. Clocking pada FPGA biasanya dibuat secara serempak artinya bahwa tiap detik (clock)
yang dihasilkan didalam sebuah FPGA terjadi serentak yang akan mempengaruhi semua
kondisi yang ada.
13. General Purpose I/O merupakan Pin generik pada chip yang perilakunya dapat
dikontrol atau diprogram melalui perangkat lunak.
14. System Gates merupakan 4 input yang dapat digunakan untuk mempresentasikan antara
1 sampai lebih dari 20 gerbang logika yang mempunyai 2 input.
15. Hard IP, Soft IP dan Firm IP