PERCOBAAN 5.
COUNTER ASINKRON
5.1. TUJUAN :
Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu :
Membuat Rangkaian dasar Counter Asinkron 3-bit
Membuat Timing Diagram Counter
Membuat Counter Asinkron MOD-n
Membuat Up-Down Counter Asinkron
5.2. PERALATAN :
Modul Trainer ITF 02 / DL 02
Clock
Input
C
B
A
Gambar 5.1. Timing Diagram Up Counter Asinkron 3-bit
Percobaan 5.
Counter Asinkron
22
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
Decimal
0
1
2
3
4
5
6
7
Berdasarkan bentuk timing diagram di atas, output dari flip-flop C menjadi clock
dari flip-flop B, sedangkan output dari flip-flop B menjadi clock dari flip-flop A.
Perubahan pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan
flip-flop sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masingmasing flip-flop diberi nilai 1 (sifat toggle dari JK flip-flop). Bentuk dasar dari Counter
Asinkron 3-bit ditunjukkan pada gambar 5.2.
C
CLK
23
110 untuk desimal 6). Jika input A dan B keduanya bernilai 1, maka seluruh flip-flop
akan di-reset.
1
CLK
A
B
B
1
A
1
CLK
CNTRL
Percobaan 5.
Counter Asinkron
24
5.5. TUGAS
1. Gambarkan timing diagram dari rangkaian Counter Mod-n yang sudah dibuat.
2. Sebuah Counter mempunyai urutan acak sebagai berikut : 2-4-5-7-1-0-3-6-2-4-5-
Gambarkan timing Diagramnya.
3. Jika Counter Asinkron akan digunakan untuk membuat stop watch yang menghitung
00 s/d 99 kembali lagi ke 00, bagaimana cara mendisainnya ?
Percobaan 5.
Counter Asinkron
25