Disusun oleh:
Kelompok
1.
2.
3.
4.
Isnan Abdurrahman
Hafisyah Rahmat Putra
Muhammad Emir Hanif Rasyadi
Safira Noor M.P
KATA PENGANTAR
Puji syukur kami panjatkan kehadirat Allah S.W.T yang telah memberikan kita
rahmat,taufik serta hidayah-Nya sehingga kami dapat menyelesaikan makalah
ini.Adapun makalah ini kami buat untuk memenuhi nilai dalam mata kuliah
Elektronika.
Penulis tidak lupa mengucapkan terima kasih kepada semua pihak yang telah
membantu dalam penyusunan makalah ini antara lain:
1 Dosen mata kuliah Elektronika, Bapak Ir. Zulkifli, M.sc
2 Semua pihak yang telah mendukung penyusunan makalah ini
Penulis menyadari bahwa makalah ini masih memiliki banyak kekurangan oleh
karena itu kritik dan saran yang bersifat membangun sangat kami harapkan.
Akhir kata semoga makalah ini dapat bermanfaat bagi yang membacanya dan
penulis pada umumnya terima kasih.
Penulis
DAFTAR ISI
HALAMAN PENDAHULUAN.......................................................................i
KATA PENGANTAR....................................................................................ii
DAFTAR ISI ..............................................................................................iii
DAFTAR GAMBAR....................................................................................iv
DAFTAR TABEL.........................................................................................v
BAB I PENDAHULUAN
1.1 Latar Belakang..........................................................................1
1.2 Rumusan Masalah....................................................................1
1.3 Tujuan........................................................................................1
BAB II DASAR TEORI
2.1 Counter......................................................................................2
2.1.1 Counter Asinkron Mod-N....................................................2
2.1.2 Up-Down Counter..............................................................3
2.2 Register.....................................................................................4
BAB III CONTOH SOAL DAN PEMBAHASAN
3.1 Counter......................................................................................6
BAB IV KESIMPULAN DAN SARAN
4.1 Kesimpulan................................................................................9
4.2 Saran.........................................................................................9
DAFTAR PUSTAKA..................................................................................10
DAFTAR GAMBAR
Gambar 2.1 Timing Diagram Up Counter Asinkron 3-Bit...........................2
Gambar 2.2 Rangkaian Up Counter Asinkron Mod-6................................3
Gambar 2.3 Rangkaian Up/Down Counter Asinkron 3 bit.........................4
Gambar 2.4 Blok Diagram Register Memori 4...........................................4
Gambar 2.5 Mode Seri dan Paralel...........................................................5
Gambar 2.6 Shift Register 4-Bit.................................................................5
Gambar 2.7 Register Paralel Input Paralel Output....................................6
Gambar 3.1 Hasil Rangkaian.....................................................................8
DAFTAR TABEL
Tabel 2.1 Tabel Kebenaran dari Up Counter Asinkron 3-bit.......................2
Tabel 2.2 Tabel Kebenaran Up Counter Asinkron 3 bit..............................2
Tabel 3.1 Tabel Kebenaran Counter Sinkron.............................................3
Tabel 3.2 Tabel Kebenaran J-K flip-flop ....................................................5
BAB I
PENDAHULUAN
BAB II
DASAR TEORI
2.1 Counter
Pada Counter Asinkron, sumber clock hanya diletakkan pada input Clock di
Flip-flop terdepan (bagian Least Significant Bit / LSB ), sedangkan input-input clock
Flip-flop yang lain mendapatkan catu dari output Flip-flop sebelumnya . Konfigurasi
ini didapatkan dari gambar timing diagram Counter 3-bit seperti ditunjukkan pada
gambar 5.1. Dengankonfigurasi ini, masing-masing flip-flop di-trigger tidak dalam
waktu yang bersamaan. Model asinkron semacam ini dikenal juga dengan nama
Ripple Counter.
Berdasarkan bentuk timing diagram di atas , output dari flip-f lop C menjadi clock dari
flip-flop B, sedangkan output dari flip -flop B menjadi clock dari flip-flop A. Perubahan
pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flipflop sesudahnya berganti kondisi (toggle) , sehingga input-input J dan K di masingmasing flip-flop diberi nilai 1 (sifat toggle dari JK flip-flop). Bentuk dasar dari
Counter Asinkron 3-bit ditunjukkan seperti berikut.
Setelah itu, dilakukan pencarian fungsi logika dari rangkaian dengan menggunakan
K-Map.
2.1.1 Counter Asinkron Mod-N
Counter Mod-N adalah Counter yang tidak 2n. Misalkan Counter Mod-6,
menghitung : 0, 1, 2, 3, 4, 5. Sehingga Up Counter Mod-N akan menghitung 0 s/d N1, sedangkan Down Counter MOD- N akan menghitung dari bila ngan tertinggi
sebanyak N kali ke bawah. Misalkan Down Counter MOD-9, akan menghitung : 15,
14, 13, 12, 11, 10, 9, 8, 7, 15, 14, 13,..
Sebuah Up Counter Asinkron Mod-6, akan menghitung : 0,1,2,3,4,5,0,1,2,...
Maka nilai yang tidak pernah dikeluarkan adalah 6. Jika hitungan menginjak ke-6,
maka counter akan reset kembali ke 0. Untuk itu masing-masing Flip-flop perlu direset ke nilai 0 dengan memanfaatkan input-input Asinkron-nya ( 1 =S P dan 0 =
CP ). Nilai 0 yang akan dimasukkan di PC didapatkan dengan me-NAND kan input
A dan B (ABC = 110 untuk desimal 6). Jika input A dan B kedu anya bernilai 1, maka
seluruh flip-flop akan di-reset.
Up atau Down. Pada rangkaian Up/Down Counter ASinkron, output dari flip-flop
sebelumnya menjadi input clock dari flip-flop berikutnya, seperti ditunjukkan pada
berikut.
Shift register juga dapat disusun dari SR FF atau JK FF, dengan penambahan
fasilitas Preset dan Clear. Rangkaian dapat digunakan untuk serial input maupun
paralel input. Untuk paralel input dan paralel output dapat ditunjukkan pada gambar
2.7
BAB 3
SOAL DAN PEMBAHASAN
Contoh soal :
3.1 Counter
1. Desain suatu counter sinkron yang mencacah dari 0000 1011.
Jawab :
Tabel 3.1 tabel kebenaran counter sinkron
JD=ABC
KD=AB
b. Fungsi input J dan K untuk flip-flop C
JC =
ABCD
KC = AB
c. Fungsi input J dan K untuk flip-flop B
JB = A
KB = A
d. Fungsi input J dan K untuk Flip-flop A
JA =
KA = A
Sehingga desain rangkaiannya menjadi seperti berikut
A
B
A
B
C
A
K
B
Q
D
Q
CLK
B
C
A
BAB IV
PENUTUP
4.1. Kesimpulan
Adapun kesimpulan yang didapatkan dari pembahasan dalam makalah ini
diantaranya adalah sebagai berikut :
1. Counter secara umum terbagi atas dua macam, yaitu counter sinkron dan counter
asinkron.
2. Pencacah asinkron yaitu pencacah yang disebut juga ripple trough counter atau
serial counter karena masing masing flip flop yang digunakan akan berguling
(berubah kondisi dari 0 ke 1) atau sebaliknya.
3. Pencacah sinkron memiliki pemicuan dari sumber clock yang sama dan susunan
flip-flopnya adalah paralel. Dalam Syncronous counter ini sendiri terdapat perbedaan
penempatan atau manipulasi gerbang dasarnya yang menyebabkan perbadaan
waktu tunda yang di sebut carry propagation delay.
4. Register atau yang disebut memori adalah suatu rangkaian logika yang mampu
menyimpan data dalam bentuk bilangan biner.
4.2.Saran
Adapun kesimpulan yang didapatkan dari pembahasan dalam makalah
ini yaitu mahasiswa tidak hanya menguasai tentang materi mengenai Counter dan
Register,akan tetapi juga dapat mengaplikasikannya.
DAFTAR PUSTAKA
http://prima.lecturer.pens.ac.id/ElkaDigit2/Modul5.pdf
diakses pada 4 April 2015 19.30
http://staff.uny.ac.id/sites/default/files/Register%20&%20counter.pdf
diakses pada 4 April 2015 20.23
10