LAPORAN PRAKTIKUM

ELEKTRONIKA DIGITAL

NUR AZHARY IRIAWAN
013 02 017
TEKNIK MEKATRONIKA











2014
TEKNIK MEKATRONIKA
POLITEKNIK BOSOWA










PRAKTIKUM ELEKTRONIKA DIGITAL
i

I / 3


KATA PENGANTAR
Alhamdulillahi Robbilalamin, Puji syukur saya panjatkan atas kehadirat Ilahi Robbi yang te-
lah mencurahkan Rahmat dan Karunia-Nya sehingga saya dapat menyelesaikan Laporan Prak-
tikum Elektronika Digital ini sebagai sarana pembelajaran kami. Tak lupa pula saya kirimkan
shalawat serta salam kepada Nabi Muhammad SAW beserta keluarga-Nya, Beliaulah yang men-
jadi tauladan bagi seluruh umat manusia.

Perkembangan Ilmu Pengetahuan dan Tekhnologi merupakan sarana untuk mempermudah
segala aktivitas manusia, salah satunya dalam perancangan sesuatu yang memanfaatkan
rangkaian logika. Untuk dapat memanfaatkan rangkaian logika tentunya terlebih dahulu kita
harus mengetahui fungsi dan prinsip kerja masing-masing gerbang logika.

Tujuan utama praktik ini dilaksanakan agar mahasiswa dapat memanfaatkan fungsi logika
untuk merancang suatu rangkaian logika baik itu untuk mempermudah aktivitas manusia atau-
pun sebagai perlindungan terhadap kehidupan manusia dalam bentuk protect program.

Saya sebagai penyusun laporan mengharapkan dan menghargai setiap saran dan kritik yang
membangun guna penyempurnaan laporan ini. Semoga laporan ini dapat bermanfaat dan
digunakan sebagaimana mestinya. Terima kasih.


Makassar, 12 April 2014
Penulis,



( Muqayyimah Hilman )


ii


PRAKTIKUM ELEKTRONIKA DIGITAL
ii
I / ii


DAFTAR ISI
LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL
Kata Pengantar i
Daftar Isi ....ii
Daftar Tabel ...iv
Daftar Gambar .vi
PRAKTIKUM 1 GERBANG LOGIKA
1. TUJUAN1
2. DASAR TEORI.....1
3. KOMPONEN DAN ALAT...1
4. PROSEDUR PERCOBAAN.1
5. HASIL PERCOBAAN.3
6. ANALISA HASIL PERCOBAAN5
7. KESIMPULAN..6
PRAKTIKUM 2 LOGIKA KOMBINASI
1. TUJUAN7
2. DASAR TEORI.....7
3. KOMPONEN DAN ALAT...9
3.1. RESPON....9
3.2. PERCOBAANA...9
4. PROSEDUR PERCOBAAN.9
4.1. RESPON.9
4.2. PERCOBAAN...10
5. HASIL PERCOBAAN10
5.1. RESPON..10
5.2. PERCOBAAN11
6. ANALISA HASIL PERCOBAAN.18
6.1. RESPON..18
6.2. PERCOBAAN...20
7. KESIMPULAN20
PRAKTIKUM 3 ALJABAR BOOLEAN
1. TUJUAN21
2. DASAR TEORI...21
3. KOMPONEN DAN ALAT.22
3.1. RESPON..22
3.2. PERCOBAAN.....23
4. PROSEDUR PERCOBAAN..23
4.1. RESPON..23
4.2. PERCOBAAN30
5. HASIL PERCOBAAN30
5.1. RESPON..30
iii


PRAKTIKUM ELEKTRONIKA DIGITAL
iii
I / iii


DAFTAR ISI
5.2. PERCOBAAN31
6. ANALISA HASIL PERCOBAAN.32
6.1. RESPON..32
6.2. PERCOBAAN33
7. KESIMPULAN37
PRAKTIKUM 4 PETA KARNAUGH
1. TUJUAN38
2. DASAR TEORI...38
3. KOMPONEN DAN ALAT.38
4. PROSEDUR PERCOBAAN..39
5. HASIL PERCOBAAN40
6. ANALISA HASIL PERCOBAAN.41
7. KESIMPULAN42
PRAKTIKUM 5 MERANCANG RANGKAIAN LOGIKA
1. TUJUAN..43
2. DASAR TEORI...43
3. KOMPONEN DAN ALAT.43
4. PROSEDUR PERCOBAAN..43
5. HASIL PERCOBAAN45
6. ANALISA HASIL PERCOBAAN.47
7. KESIMPULAN50

PRAKTIKUM 6 RANGKAIAN PENJUMLAHAN DAN ARITMATIK
1. TUJUAN....52
2. DASAR TEORI...52
3. KOMPONEN DAN ALAT.52
4. PROSEDUR PERCOBAAN..52
5. HASIL PERCOBAAN54
6. ANALISA HASIL PERCOBAAN.55
7. KESIMPULAN55












PRAKTIKUM ELEKTRONIKA DIGITAL
iv

I / 4


DAFTAR TABEL

PRAKTIKUM 1 GERBANG LOGIKA
Contoh tabel Kebenaran 1.1 yang terdiri dari 2 inputan. 2
Contoh tabel Kebenaran 1.2 yang terdiri dari 4 inputan. 2
Tabel Kebenaran 1.3 Gerbang AND 3
Tabel Kebenaran 1.4 Gerbang NAND 3
Tabel Kebenaran 1.5 Gerbang OR 3
Tabel Kebenaran 1.6 Gerbang NOR 3
Tabel Kebenaran 1.7 Gerbang XOR. 4
Tabel Kebenaran 1.8 Gerbang XNOR. 4
Tabel Kebenaran 1.9 Gerbang AND 4 inputan 4
Tabel Kebenaran 1.10 Gerbang NAND 4 inputan. 5

PRAKTIKUM 2 LOGIKA KOMBINASI
T abel Kebenaran 2.1 Pembangun Fungsi XNOR dari NAND11
T abel Kebenaran 2.2 Pembangun Fungsi NOT dari NAND..11
T abel Kebenaran 2.3 Pembangun Fungsi AND dari NAND..12
T abel Kebenaran 2.4 Pembangun Fungsi OR dari NAND..12
T abel Kebenaran 2.5 Pembangun Fungsi NOR dari NAND..13
T abel Kebenaran 2.7 Pembangun Fungsi NOT dari NOR..13
T abel Kebenaran 2.8 Pembangun Fungsi AND dari NOR..14
T abel Kebenaran 2.9 Pembangun Fungsi OR dari NOR....14
T abel Kebenaran 2.8 Pembangun Fungsi NAND dari NOR..15
T abel Kebenaran 2.10 Pembangun Fungsi NOR dari NOR15
T abel Kebenaran 2.11 Pembangun Fungsi NAND dari NOT dan OR.16
T abel Kebenaran 2.12 Pembangun Fungsi OR dari NOT dan NAND.17
T abel Kebenaran 2.13 Pembangun Fungsi AND dari NOT dan NOR18
T abel Kebenaran 2.14 Pada saat input A=0 & B=018
T abel Kebenaran 2.15 Pada saat input A=0 & B=119
T abel Kebenaran 2.16 Pada saat input A=1 & B=019
T abel Kebenaran 2.17 Pada saat input A=1 & B=119

PRAKTIKUM 3 ALJABAR BOOLEAN
T abel 3.0 Fungsi Logika23
Tabel Kebenaran 3.123
Tabel Kebenaran 3.2 Hukum Asosiatif31
Tabel Kebenaran 3.3 Hukum Idempotent ..31
Tabel Kebenaran 3.4 Hukum Komplementasi ..31
Tabel Kebenaran 3.5 Hukum Absorbsi...31
Tabel Kebenaran 3.6 Hukum Distribusi..32
Tabel Kebenaran 3.7 Hukum De Morgan I32
Tabel Kebenaran 3.8 Hukum De Morgan II.32
Analisisa Tabel Kebenaran 3.1..33
Analisisa Tabel Kebenaran 3.2 Hukum Asosiatif.34



PRAKTIKUM ELEKTRONIKA DIGITAL
v

I / 5


DAFTAR TABEL
Analisisa Tabel Kebenaran 3.3 Hukum Idempotent..34
Analisisa Tabel Kebenaran 3.4 Hukum Komplementasi.35
Analisisa Tabel Kebenaran 3.5 Hukum Absorbsi..35
Analisisa Tabel Kebenaran 3.6 Hukum Distribusi36
Analisisa Tabel Kebenaran 3.7 Hukum De Morgan I.37
Analisisa Tabel Kebenaran 3.8 Hukum De Morgan II37

PRAKTIKUM 4 PETA KARNAUGH
T abel 4.1 Fungsi Logika41
Tabel Kebenaran 4.2 Peta Karnaugh sebelum penyederhanaan.41
Tabel Kebenaran 4.2 Peta Karnaugh setelah penyederhanaan...42
Analisisa T abel 4.1 Fungsi Logika.42

PRAKTIKUM 5 MERANCANG RANGKAIAN LOGIKA
Tabel Kebenaran 5.1 Pemantau Pintu (1)...4.6
Tabel Kebenaran 5.2 Pemantau Pintu (2)....47
Tabel Kebenaran 5.3 Pemantau Ruangan dengan Kunci ....47
Analisisa Tabel Kebenaran 5.1 Pemantau Pintu (1)..48
Analisisa Tabel Kebenaran 5.2 Pemantau Pintu (2).....49
Analisisa Tabel Kebenaran 5.3 Pemantau Ruangan dengan Kunci.50

PRAKTIKUM 6 RANGKAIAN PENJUMLAHAN DAN ARITMATIK
Tabel 6.1 penjumlahan bilangan biner..52
Tabel Kebenaran 6.2 Rangkaian Half Adder ..53
Tabel 6.3 Rangkaian 4 Bit Full Adder...54









PRAKTIKUM ELEKTRONIKA DIGITAL
vi

I / vi


DAFTAR GAMBAR
PRAKTIKUM 1 GERBANG LOGIKA
Gambar 1.3 Gerbang AND.........3
Gambar 1.4 Gerbang NAND.3
Gambar 1.5 Gerbang OR.3
Gambar 1.6 Gerbang NOR..3
Gambar 1.7 Gerbang XOR.4
Gambar 1.8 Gerbang XNOR4
Gambar 1.9 Gerbang AND 4 inputan.4
Gambar 1.10 Gerbang NAND 4 inputan5

PRAKTIKUM 2 LOGIKA KOMBINASI
Gambar 2.1 Rangkaian Pembangun Fungsi XNOR dari NAND.....11
Gambar 2.2 Rangkaian Pembangun Fungsi NOT dari NAND.....11
Gambar 2.3 Rangkaian Pembangun Fungsi AND dari NAND ..12
Gambar 2.4 Rangkaian Pembangun Fungsi OR dari NAND.....12
Gambar 2.5 Rangkaian Pembangun Fungsi NOR dari NAND.....13
Gambar 2.7 Rangkaian Pembangun Fungsi NOT dari NOR..13
Gambar 2.8 Rangkaian Pembangun Fungsi AND dari NOR..14
Gambar 2.9 Rangkaian Pembangun Fungsi OR dari NOR..14
Gambar 2.8 Rangkaian Pembangun Fungsi NAND dari NOR..15
Gambar 2.10 Rangkaian Pembangun Fungsi NOR dari NOR...15
Gambar 2.11 Rangkaian Pembangun Fungsi NAND dari NOT dan OR....16
Gambar 2.12 Rangkaian Pembangun Fungsi OR dari NOT dan NAND..17
Gambar 2.13 Rangkaian Pembangun Fungsi AND dari NOT dan NOR....18
Gambar 2.14 Pada saat input A=0 & B=0..18
Gambar 2.15 Pada saat input A=0 & B=1..19
Gambar 2.16 Pada saat input A=1 & B=0..19
Gambar 2.17 Pada saat input A=1 & B=1..19

PRAKTIKUM 3 ALJABAR BOOLEAN
Gambar 3.1 (a) Rangkaian Hukum Asosiatif......23
Gambar 3.1 (b) Rangkaian Hukum Asosiatif...24
Gambar 3.2 (a) Rangkaian Hukum Asosiatif...24
Gambar 3.2 (b) Rangkaian Hukum Asosiatif...25
Gambar 3.3 (a) Rangkaian Hukum Idempotent ..25
Gambar 3.3 (b) Rangkaian Hukum Idempotent ..26
Gambar 3.4 (a) Rangkaian Hukum Komplementasi ..26
Gambar 3.4 (b) Rangkaian Hukum Komplementasi ....27
Gambar 3.5 (a) Rangkaian Hukum Absorbsi......27
Gambar 3.5 (b) Rangkaian Hukum Absorbsi.....28
Gambar 3.6 (a) Rangkaian Hukum Distribusi....28
Gambar 3.6 (b) Rangkaian Hukum Distribusi....28
Gambar 3.7 Rangkaian Hukum De Morgan I..29
Gambar 3.8 Rangkaian Hukum De Morgan II...30




PRAKTIKUM ELEKTRONIKA DIGITAL
vi

I / vii


DAFTAR GAMBAR
PRAKTIKUM 4 PETA KARNAUGH
Gambar 4.1 Rangkaian Gerbang Logika Peta Karnaugh...43

PRAKTIKUM 5 MERANCANG RANGKAIAN LOGIKA
Gambar 5.1 Rangkaian Pemantau Pintu (1)......48
Gambar 5.2 Rangkaian Pemantau Pintu (2)...49
Gambar 5.3 Rangkaian Pemantau Ruangan dengan Kunci ...50

PRAKTIKUM 6 RANGKAIAN PENJUMLAHAN DAN ARITMATIK
Gambar 6.1 Rangkaian Half Adder 53
Gambar rangkaian 6.2. 4 bit Full Adder..................................................................................53



PRAKTIKUM 1







I / 1


GERBANG LOGIKA 1
1. TUJUAN
Setelah melaksanakan percobaan ini, praktikan diharapkan dapat:
1. Menuliskan hubungan antara input dan output pada piranti logika AND, OR, NOT, XOR,
NAND, NOR, XNOR;
2. Menggunakan table kebenaran untuk menyatakan hubungan antar piranti logika.

2. DASAR TEORI
Gerbang (gate) dalam rangkaian logika merupakan fungsi yang menggambarkan hubungan
antara masukan dan keluaran. Untuk menyatakan gerbang-gerbang tersebut biasanya
digunakan simbol-simbol tertentu. Ada beberapa standar penggambaran simbol. Salah satu
standar simbol yang populer adalah MIL-STD-806B yang dikeluarkan oleh Departemen Per-
tahanan Amerika Serikat untuk keperluan umum pada bulan Februari 1962.Untuk menunjukkan
prinsip kerja tiap gerbang seperti: AND, OR, NOT, NAND, NOR, XOR, dan XNOR dapat digunakan
beberapa cara. Cara yang umum dipakai antara lain adalah tabel kebenaran (truth table) dan
diagram waktu (timing diagram). Karena merupakan rangkaian digital, tentu saja level kondisi
yang ada dalam tabel atau diagram waktu hanya dua macam, yaitu logika 0 (low, atau false)
dan logika 1 (atau high, atau true).
Logika 0 (rendah) mempunyai tingkat tegangan yang rendah. Untuk TTL tegangan ini
berkisar 0-0,5 Volt. Logika 1 (tinggi) menggunakan tingkat tegangan yang paling tinggi. Untuk
TTL tegangan ini berkisar 2,4-5 Volt.

3. KOMPONEN DAN ALAT
Adapun komponen-komponen dan alat yang digunakan untuk melakukan percobaan ini
adalah sebagai berikut:
1. Modul AND- PTE-006-01;
2. Modul NAND- PTE-006-02;
3. Modul OR- PTE-006-03;
4. Modul NOR- PTE-006-04;
5. Modul XNOR- PTE-006-06;
6. Modul AND- PTE-006-09;
7. Modul NAND- PTE-006-07;
8. Power Supply (Catu Daya)- PTE-006-27;
9. Rangka Panel;
10. Kabel Penghubung.

4. PROSEDUR PERCOBAAN
Berikut ini merupakan langkah-langkah untuk melakukan percobaan ini:
1. Membuat rangkaian gerbang AND, NAND, OR, NOR, XNOR, dan XOR pada rangka panel
dengan menggunakan panel sesuai dengan gerbangnya masing-masing yang terdiri dari 2
masukan;



PRAKTIKUM 1







I / 2


GERBANG LOGIKA 2
2. Menguji gerbang yang telah dirangkai dengan memberi masukan-masukan A dan B logika 0
atau 1 sesuai dengan table kebenaran berikut ini:
Contoh Tabel kebenaran 1.1 yang terdiri dari 2 inputan
A B F
0 0
0 1
1 0
1 1

3. Mencatat logika keluaran F yang teramati sesuai dengan penunjukan LED pada table
kebenarannya masing-masing seperti contoh table kebenaran 1.1;
4. Membuat rangkaian AND dan NAND pada rangka panel dengan menggunakan panel yang
sesuai dengan gerbangnya masing-masing yang terdiri dari 4 masukan;
5. Menguji gerbang yang telah dirangkai dengan member masukan-masukan A, B, C, dan D
logika 0 atau 1 sesuai dengan contoh table kebenaran 1.2 berikut ini:
Contoh Tabel Kebenaran 1.2 yang terdiri dari 4 inputan
A B C D F
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

6. Mencatat logika keluaaran F yang teramati sesuai dengan penunjukan LED pada tabel
kebenarannya masing-masing seperti pada table kebenaran 1.2.






PRAKTIKUM 1







I / 3


GERBANG LOGIKA 3
5. HASIL PERCOBAAN
Dibawah ini merupakan gerbang AND beserta tabel kebenarannya sesuai dengan penun-
jukan LED pada rangka panel untuk yang terdiri dari 2 inputan:
Tabel kebenaran 1.3 Gerbang AND




Gambar 1.3 Gerbang AND

Dibawah ini merupakan gerbang NAND beserta tabel kebenarannya sesuai dengan penun-
jukan LED pada rangka panel yang terdiri dari 2 inputan:
Table kebenaran 1.4 Gerbang NAND



Gambar 1.4 Gerbang NAND

Dibawah ini merupakan gerbang OR beserta tabel kebenarannya sesuai dengan penunjukan
LED pada rangka panel yang terdiri dari 2 inputan:
Table kebenaran 1.5 Gerbang OR




Gambar 1.5 Gerbang OR

Dibawah ini merupakan gerbang NOR beserta tabel kebenarannya sesuai dengan penun-
jukan LED pada rangka panel yang terdiri dari 2 inputan:
Table kebenaran 1.6 Gerbang NOR

Gambar 1.6 Gerbang NOR

A B F
0 0 0
0 1 0
1 0 0
1 1 1
A B F
0 0 1
0 1 1
1 0 1
1 1 0
A B F
0 0 0
0 1 1
1 0 1
1 1 1
A B F
0 0 1
0 1 0
1 0 0
1 1 0



PRAKTIKUM 1







I / 4


GERBANG LOGIKA 4
Dibawah ini merupakan gerbang XOR beserta tabel kebenarannya sesuai dengan penun-
jukan LED pada rangka panel yang terdiri dari 2 inputan:
Table kebenaran 1.7 Gerbang XOR





Gambar 1.7 Gerbang XOR

Dibawah ini merupakan gerbang XNOR beserta tabel kebenarannya sesuai dengan penun-
jukan LED pada rangka panel yang terdiri dari 2 inputan:
Table kebenaran 1.8 Gerbang XNOR



Gambar 1.8 Gerbang XNOR
Dibawah ini merupakan gerbang AND beserta tabel kebenarannya sesuai dengan penun-
jukan LED pada rangka panel yang terdiri dari 4 inputan:
Table kebenaran 1.9 Gerbang AND 4 Inputan
A B F
0 0 0
0 1 1
1 0 1
1 1 0
A B F
0 0 1
0 1 0
1 0 0
1 1 1
A B C D F
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0



PRAKTIKUM 1







I / 5


GERBANG LOGIKA 5








Gambar 1.9 Gerbang AND 4 Inputan



Dibawah ini merupakan gerbang NAND beserta tabel kebenarannya sesuai dengan penun-
jukan LED pada rangka panel yang terdiri dari 4 inputan:
Table kebenaran 1.10 Gerbang NAND 4 inputan








Gambar 1.10 Gerbang NAND 4 inputan




6. ANALISA HASIL PERCOBAAN
1 1 1 1
A B C D F
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1



PRAKTIKUM 1







I / 6


GERBANG LOGIKA 6
Berdasarkan tabel kebenaran 1.3 dan 1.9 yang merupakan hasil input dan output logika 0
dan 1 menggunakan gerbang logika AND yang terdiri dari 2 input dan 4 input menunjukkan
bahwa keadaan outputnya ON jika semua inputnya berlogika 1, selain dari keadaan ini output
akan berada pada keadaan OFF.
Tabel kebenaran 1.4 dan 1.10 yang merupakan hasil input dan output logika 0 dan 1
menggunakan gerbang logika NAND yang terdiri dari 2 input dan 4 input menunjukkan kebali-
kan dari gerbang logika AND yakni, pada saat semua inputnya berlogika 1 maka outputnya akan
berada dalam keadaan OFF dan apabila terdapat input logika 0 maka outputnya akan berada
dalam keadaan ON.
Tabel kebenaran 1.5 merupakan hasil input dan output logika 0 dan 1 menggunakan
gerbang logika OR, output akan berada dalam keadaan ON jika salah satu inputnya berlogika 1.
Tabel kebenaran 1.6 merupakan hasil input dan output logika 0 dan 1 menggunkan gerbang
logika NOR menunjukkan bahwa gerbang NOR merupakan kebalikan dari gerbang OR dimana
output akan barada dalam keaadan OFF jika salah satu inputnya berlogika 1, dan akan berada
dalam keadaan ON inputnya berlogika 0.
Table kebenaran 1.7 merupakan hasil input dan output logika 0 dan 1 menggunkan gerbang
logika XOR yang berfungsi untuk mendeteksi keadaan-keadaan logic yang berada diantara in-
putnya, jika inputnya mempunyai logika yang berbeda maka outputnya akan berada dalam
keadaan ON dan apabila inputnya berlogika sama maka outputnya akan berada dalam keadaan
OFF.
Table kebenaran 1.8 merupakan hasil input dan output logika 0 dan 1 menggunkan gerbang
logika XNOR yang merupakan kebalikan dari gerbang logika XOR, yang artinya jika input yang
diberikan logika sama maka outputnya akan berada dalam keadaan ON, sebaliknya jika input
diberikan logika berberda maka outputnya akan berada dalam keadaan OFF.

7. KESIMPULAN
Berdasarkan percobaan ini dapat kita simpulkan bahwa masing-masing gerbang memiliki
prinsip kerja yang berbeda-beda seperti:
1. Gerbang Logika AND akan berada pada kondisi ON apabila semua inputnya berlogika 1;
2. Gerbang logika NAND merupakan kebalikan dari gerbang logika AND akan berada pada
kondisi ON apabila semua inputnya berlogika 0;
3. Gerbang Logika OR akan berada pada kondisi ON apabila salah satu inputnya berlogika 1;
4. Gerbang logika NOR merupakan kebalikan dari gerbang logika OR akan berada pada kondisi
ON apabila semua inputnya berlogika 0;
5. Gerbang Logika XOR akan berada pada kondisi ON apabila inputnya mempunyai logika yang
berbeda;
6. Gerbang logika XNOR merupakan kebalikan dari gerbang logika XOR akan berada pada kon-
disi ON apabila inputnya mempunyai logika yang sama.




PRAKTIKUM 2







I / 7


LOGIKA KOMBINASI 7
1. TUJUAN
Setelah melaksanakan percobaan ini, praktikan diharapkan dapat:
1. Membangun gerbang logika AND, OR, atau NOT dengan mengkombinasikan sejumlah
gerbang logika NAND, atau gerbang logika NOR;
2. Memanfaatkan gerbang logika NOT untuk membangun berbagai macam fungsi logika.

2. DASAR TEORI
Membangun system digit sering kali dimulai dengan menggunakan gerbang-gerbang AND,
OR, NOT. Tetapi dipasaran seringkali yang tersedia adalah gerbang-gerbang NAND dan NOR.
Oleh karena itu, untuk membangun gerbang AND, OR dan NOT kita harus mengkombinasikan
gerbang-gerbang NAND dan NOR.
Kita juga dapat memanfaatkan gerbang NOT untuk membuat berbagai fungsi logika dengan
cara menambanhkannya gerbang NOT tersebut pada terminal masukan ataupun keluaran
gerbang yang kita gunakan. Sebagai contoh, gerbang AND berubah menjadi NAND jika terminal
eluaran AND kita beri gerbang NOT. Sebaliknya, gerbang NAND berubah menjadi AND jika ter-
minal keluaran NAND kita beri gerbang NOT.
IC adalah kepanjangan dari Integrated Circuit . IC terbentuk dari sebuah rangkaian yang te-
lah terintegrasi dan dibuat dalam sebuah chip. Komponen IC sering dijumpai terutama pada
Komputer, TV, Audio Hi-Fi, Radio dan Ponsel. Jenis IC yang paling populer adalah IC Op-Amp
(Operational Amplifier) dan Mikroprosessor/Mikrocontroller . IC tersusun dari banyak kompo-
nen semikonduktor seperti Transistor dan Mosfet . IC terbagi menjadi 2 jenis yaitu: IC TTL dan
IC CMOS, IC TTL tersusun dari transistor sementara IC CMOS tersusun dari Mosfet. IC yang pal-
ing banyak digunakan pada rangkaian elektronika adalah IC TTL, berikut ini adalah beberapa
tipe IC:
IC 74LS04
Dengan menggunakan IC tipe 7404 gerbang NOT hanya mempunyai 1
input dan 1 output. Sehingga dalam IC terdapat 6 gerbang NOT, dengan
6 input dan 6 output. Operasi gerbang : Gerbang ini merupakan fungsi
inverter dari input. Jadi jika input berharga 0 maka outputnya akan ber-
harga 1 dan begitu pula sebaliknya, sehingga didapat persamaan :
Y = .

IC 74LS08
Gerbang-gerbang dasar sudah terkemas dalam sebuah IC (Integrated Cir-
cuit), untuk gerbang AND digunakan IC tipe 7408. Karena dalam hal ini
akan digunakan masukan / input sebanyak 3 buah maka dengan meng-
gabungkan 2 gerbang dapat diperoleh 3 input yang dimaksud (dengan
cara menghubungkan output kaki 3 ke input kaki 4 atau lima seperti ter-
lihat pada gambar di bawah. Gerbang dasar hanya mempunyai 2 harga
yaitu 0 dan 1. Berharga 0 jika tegangan bernilai 0 0,8 Volt dan berharga 1 jika tegangan



PRAKTIKUM 2







I / 8


LOGIKA KOMBINASI 8
bernilai 2 5 Volt. Operasi gerbang : Jika semua input terhubung dengan ground atau
semuanya terlepas maka outputnya akan berharga 0, sehingga lampu indicator tidak
menyala. Begitu pula jika hanya salah satu terlepas dan input lainnya diberi tegangan input
sebesar Vcc, lampu tetap tidak akan menyala. Lampu akan menyala jika semua input diberi
tegangan sebesar Vcc, sehingga berharga 1.Dengan melihat tabel pada data percobaan,
akan didapat persamaan pada output, yaitu : Y = A B C
Y = (AB) C

IC 74LS00
Dengan menggunakan IC tipe 7400, gerbang NAND mempunyai 2 input
dan 1 output.
Gerbang NAND menghendaki semua inputnya bernilai 0 (terhubung
dengan ground) atau salah satunya bernilai 1 agar menghasilkan output
yang berharga 1. Sebaliknya jika Y = A B semua input diberi harga 1
(masukan dari Vcc) maka outputnya akan berharga 0. Ini merupakan ke-
balikan dari operasi gerbang AND.

IC 74LS02
Gerbang ini menggunakan IC tipe 7402, yang memuat 4 gerbang NOR
Operasi gerbang : Gerbang NOR merupakan kebalikan dari gerbang OR.
Jadi output gerbang ini akan berharga 1 jika semua input berharga 0
(terhubung dengan ground). Persamaan yang didapat :Y = A + B ,Sesuai
dengan Teori De Morgan maka persamaan ini bisa diubah menjadi per-
samaan :
Y = A B

IC 74LS32
Gerbang ini sudah terkemas dalam IC tipe 7432. Sama dengan gerbang
AND, gerbang OR hanya memiliki 2 buah input dan 1 output, sehingga
dibutuhkan 2 gerbang untuk menjadikan 3 input dan 1 output. Operasi
gerbang :
Pada output akan berharga 1 (indicator menyala) jika salah satu atau
semua dari inputnya diberi masukan sebesar Vcc. Sebaliknya jika
semua input diberi masukan dari ground atau terlepas, maka output akan berharga 0 (indi-
cator tidak menyala.
Dengan melihat tabel pada data percobaan, akan didapat persamaan pada output, yaitu :
Y = A + B + C






PRAKTIKUM 2







I / 9


LOGIKA KOMBINASI 9
IC 74LS86
Gerbang ini menggunakan IC tipe 7486. Operasi gerbang : Gerbang EXOR
berbeda dengan gerbang-gerbang OR. Output akan berharga 0 jika input-
nya sama-sama 1 atau sama-sama 0. Dan akan berharga 1 jika salah satu
input maupun output berharga 0 atau 1. Sehingga didapat persamaan
sebagai berikut : Y = AB + AB

3. KOMPONEN DAN ALAT
Adapun komponen-komponen dan alat yang digunakan dalam melakukan percobaan ini
adalah sebagai berikut:
3.1. RESPON
1. Protoboard;
2. 2 buah Resistor 1k;
3. IC 74LS04;
4. IC 74LS08;
5. IC 74LS32;
6. LED
7. Kabel Penghubung.
3.2. PERCOBAAN
1. Modul AND- PTE-006-01;
2. Modul NAND- PTE-006-02;
3. Modul OR- PTE-006-03;
4. Modul NOR- PTE-006-04;
5. Modul NOT- PTE-006-08;
6. Power Supply (Catu Daya)- PTE-006-27;
7. Rangka Panel;
8. Kabel Penghubung.

4. PROSEDUR PERCOBAAN
4.1. RESPON
1. Menyiapkan komponen dan alat;
2. Membuat rangkaian pembangun fungsi gerbang logika XNOR dengan menggunakan
gerbang logika NOT, AND dan OR pada protoboard seperti pada gambar 2.1;



Gambar 2.1 Pembangun Fungsi XNOR



PRAKTIKUM 2







I / 10


LOGIKA KOMBINASI 10
3. Menguji rangkaian dengan memberi input A, B logika 1 atau 0;
4. Mencatat logika keluaran F yang ditunjukan LED pada Tabel kebenaran 2.1.
Tabel Kebenaran 2.1 pembangun fungsi gerbang logika XNOR







4.2. PERCOBAAN
Adapun langkah-langkah untuk melakukan percobaan ini adalah sebagai berikut:
1. Menyiapkan komponen dan alat;
2. Membuat rangkaian pembangun fungsi NOT, AND, OR, NOR dengan kombinasi gerbang
NAND pada rangka panel dengan menggunakan panel NAND;
3. Menguji rangkaian tersebut dengan cara member masukan-masukan A, B berlogika 0 atau 1
sesuai dengan table kebenarannya masing-masing;
4. Mencatat logika keluaran F yang teramati sesuai dengan penunjukan LED pada keluaran ter-
sebut;
5. Membuat rangkaian pembangun fungsi NOT, AND, OR dengan kombinasi gerbang NOR pa-
da rangka panel dengan menggunakan panel NOR;
6. Mengulangi langkah 3-4;
7. Membuat rangkaian pembangun fungsi NOR dengan kombinasi gerbang NOT dan AND pada
rangka panel dengan menggunakan panel NOT dan panel AND;
8. Mengulangi langkah 3-4;
9. Membuat rangkaian pembangun fungsi NAND dengan kombinasi gerbang NOT dan OR pada
rangka panel dengan menggunakan panel NOT dan panel OR;
10. Mengulangi langkah 3-4;
11. Melengkapi tabel kebenaran tiap-tiap rangkaian











A B F
0 0
0 1
1 0
1 1



PRAKTIKUM 2







I / 11


LOGIKA KOMBINASI 11
5. HASIL PERCOBAAN
5.1. RESPON
Berikut ini merupakan tabel kebenaran percobaan pembangun fungsi gerbang logika XNOR
dengan menggunakan gerbang logika NOT, AND dan OR:
pembangun fungsi gerbang logika XNOR dengan menggunakan gerbang logika NOT, AND
dan OR
Tabel Kebenaran 2.1 pembangun fungsi gerbang logika XNOR dengan menggunakan
gerbang logika NOT, AND dan OR






5.2. PERCOBAAN
Pembangun Fungsi Gerbang Logika NOT dengan menggunakan Gerbang Logika NAND

Gambar 2.2 Rangkaian Pembangun Fungsi Gerbang Logika NOT dengan menggunakan
Gerbang Logika NAND

Tabel Kebenaran 2.2 Rangkaian Pembangun Fungsi Gerbang Logika NOT dengan menggunakan
Gerbang Logika NAND



Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NAND

Gambar 2.3 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan
Gerbang Logika NAND


A B F
0 0 1
0 1 0
1 0 0
1 1 1
A F
0 1
1 0



PRAKTIKUM 2







I / 12


LOGIKA KOMBINASI 12
Tabel Kebenaran 2.3 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan
Gerbang Logika NAND




Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NAND:

Gambar 2.4 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan
Gerbang Logika NAND:

Tabel Kebenaran 2.4 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan
Gerbang Logika NAND:
















A B F
0 0 0
0 1 0
1 0 0
1 1 1
A B F
0 0 0
0 1 1
1 0 1
1 1 1



PRAKTIKUM 2







I / 13


LOGIKA KOMBINASI 13
Pembangun Fungsi Gerbang Logika NOR dengan menggunakan Gerbang Logika NAND










Gambar 2.5 Rangkaian Pembangun Fungsi Gerbang Logika NOR dengan menggunakan
Gerbang Logika NAND

Tabel Kebenaran 2.5 Rangkaian Pembangun Fungsi Gerbang Logika NOR dengan menggunakan
Gerbang Logika NAND:







Pembangun Fungsi Gerbang Logika NOT dengan menggunakan Gerbang Logika NOR

Gambar 2.6 Rangkaian Pembangun Fungsi Gerbang Logika NOT dengan menggunakan
Gerbang Logika NOR

Tabel Kebenaran 2.6 Rangkaian Pembangun Fungsi Gerbang Logika NOT dengan menggunakan
Gerbang Logika NOR:





A B F
0 0 1
0 1 0
1 0 0
1 1 0
A F
0 1
1 0



PRAKTIKUM 2







I / 14


LOGIKA KOMBINASI 14
Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NOR:









Gambar 2.7 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan
Gerbang Logika NOR:

Tabel Kebenaran 2.7 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan
Gerbang Logika NOR:







Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NOR:

Gambar 2.8 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan
Gerbang Logika NOR:

Tabel Kebenaran 2.8 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan
Gerbang Logika NOR:








A B F
0 0 0
0 1 0
1 0 0
1 1 1
A B F
0 0 0
0 1 1
1 0 1
1 1 1



PRAKTIKUM 2







I / 15


LOGIKA KOMBINASI 15
Pembangun Fungsi Gerbang Logika NAND dengan menggunakan Gerbang Logika NOR

Gambar 2.9 Rangkaian Pembangun Fungsi Gerbang Logika NAND dengan menggunakan
Gerbang Logika NOR

Tabel Kebenaran 2.9 Rangkaian Pembangun Fungsi Gerbang Logika NAND dengan
menggunakan Gerbang Logika NOR:






Pembangun Fungsi Gerbang Logika NOR dengan menggunakan Gerbang Logika NOT dan
AND

Gambar 2.10 Rangkaian Pembangun Fungsi Gerbang Logika NOR dengan menggunakan
Gerbang Logika NOT dan AND





A B F
0 0 1
0 1 1
1 0 1
1 1 0



PRAKTIKUM 2







I / 16


LOGIKA KOMBINASI 16
Tabel Kebenaran 2.10 Rangkaian Pembangun Fungsi Gerbang Logika NOR dengan
menggunakan Gerbang Logika NOT dan AND:






Pembangun Fungsi Gerbang Logika NAND dengan menggunakan Gerbang Logika NOT dan
OR

Gambar 2.11 Rangkaian Pembangun Fungsi Gerbang Logika NAND dengan menggunakan
Gerbang Logika NOT dan OR

Tabel Kebenaran 2.11 Rangkaian Pembangun Fungsi Gerbang Logika NAND dengan
menggunakan Gerbang Logika NOT dan OR

















A B F
0 0 1
0 1 0
1 0 0
1 1 0
A B F
0 0 1
0 1 1
1 0 1
1 1 0



PRAKTIKUM 2







I / 17


LOGIKA KOMBINASI 17
Pembangun Fungsi Gerbang Logika OR dengan menggunakan Gerbang Logika NOT dan
NAND

Gambar 2.12 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan
Gerbang Logika NOT dan NAND

Tabel Kebenaran 2.12 Rangkaian Pembangun Fungsi Gerbang Logika OR dengan menggunakan
Gerbang Logika NOT dan NAND







Pembangun Fungsi Gerbang Logika AND dengan menggunakan Gerbang Logika NOT dan
NOR

Gambar 2.13 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan menggunakan
Gerbang Logika NOT dan NOR:



A B F
0 0 0
0 1 1
1 0 1
1 1 1



PRAKTIKUM 2







I / 18


LOGIKA KOMBINASI 18
Tabel Kebenaran 2.13 Rangkaian Pembangun Fungsi Gerbang Logika AND dengan
menggunakan Gerbang Logika NOT dan NOR






6. ANALISA HASIL PERCOBAAN
6.1. RESPON
Berikut ini merupakan analisa hasil percobaan yang telah diperoleh:
Tabel Kebenaran 2.1 pembangun fungsi gerbang logika XNOR dengan menggunakan gerbang
logika NOT, AND dan OR







Berdasaran hasil percobaan pada tabel kebenaran 2.1 dapat diperoleh dengan cara mem-
beri input logika 0 atau 1 pada rangkaian pembangun fungsi XNOR yang telah dibuat. Berikut
merupakan pembuktian tabel kebenaran 2.1:

Gambar 2.14 Pada saat Input A= 0 dan input B=0


Pada saat A diberi logika 0 dan B diberi logika 0 maka F akan menghasilkan logika 1.




A B F
0 0 0
0 1 0
1 0 0
1 1 1
A B F
0 0 1
0 1 0
1 0 0
1 1 1



PRAKTIKUM 2







I / 19


LOGIKA KOMBINASI 19

Gambar 2.15 Pada saat Input A= 0 dan input B=1











Pada saat A diberi logika 0 dan B diberi logika 1 maka F akan menghasilkan logika 0.
Gambar 2.16 Pada saat Input A= 1 dan input B=0


Pada saat A diberi logika 1 dan B diberi logika 0 maka F akan menghasilkan logika 0.

Gambar 2.17 Pada saat Input A= 1 dan input B=1


Pada saat A dan B diberi logika 1 maka F akan menghasilkan logika 1.
Berdasarkan tabel kebenaran 2.1 yang telah diperoleh maka dapat diketahui prinsip kerja
gerbang logika XNOR. Fungsi XNOR akan berada dalam keadaan ON jika input yang diberikan



PRAKTIKUM 2







I / 20


LOGIKA KOMBINASI 20
berlogika sama. Sebaliknya, keadaan akan OFF jika input yang diberikan mempunyai logika
yang berbeda.

6.2. PERCOBAAN
Berdasarkan hasil percobaan yang telah kita peroleh menunjukkan suatu fungsi gerbang
logika dapat dibangun dengan kombinasi beberapa gerbang logika seperti pada gambar 2.1-
2.13. Tiap-tiap rangkaian memiliki fungsi masing-masing berdasarkan sifat gerbang pada
umumnya, Tabel kebenaran 2.1-2.13 dapat dibuktikan dengan memberikan input logika 0 atau
1 sesuai dengan tabel kebenarannya masing-masing. Fungsi Gerbang NOT, AND, OR, NOR dapat
dibangun dari kombinasi Gerbang logika NAND Fungsi gerbang NOT, AND, OR, NAND dapat
dibangun dengan kombinasi gerbang logika NOR, Fungsi gerbang NOR dapat dibangan dengan
kombinasi gerbang NOT dan AND, Fungsi gerbang NAND dapat dibangun dengan kombinasi
Gerbang NOT dan OR, Fungsi gerbang OR dapat dibangun dengan kombinasi gerbang NOT dan
NAND, Fungsi gerbang AND dapat dibangun dengan kombinasi gerbang NOT dan NOR, Fungsi
gerbang logika XNOR dengan menggunakan gerbang logika NOT, AND dan OR hal ini ditunjuk-
kan oleh tabel kebenaran gerbang logika yang sama dengan tabel kebenaran rangkaian kom-
binasinya.

7. KESIMPULAN
Berdasarkan percobaan yang telah dilakukan maka dapat disimpulkan bahwa:
1. kita dapat memperoleh sebuah fungsi gerbang logika dari rangkaian kombinasi bebera-
pa gerbang logika;
2. Tabel kebenaran masing-masing rangkaian menunjukkan prinsip kerja masing-masing
fungsi gerbang logika yang kita bangun;
3. Fungsi Gerbang NOT, AND, OR, NOR dapat dibangun dari kombinasi Gerbang logika
NAND;
4. Fungsi gerbang NOT, AND, OR, NAND dapat dibangun dengan kombinasi gerbang logika
NOR;
5. Fungsi gerbang NOR dapat dibangan dengan kombinasi gerbang NOT dan AND;
6. Fungsi gerbang NAND dapat dibangun dengan kombinasi Gerbang NOT dan OR;
7. Fungsi gerbang OR dapat dibangun dengan kombinasi gerbang NOT dan NAND;
8. Fungsi gerbang AND dapat dibangun dengan kombinasi gerbang NOT dan NOR;
9. Fungsi gerbang logika XNOR dengan menggunakan gerbang logika NOT, AND dan OR.







PRAKTIKUM 3




I / 21


ALJABAR BOOLEAN
21



1. TUJUAN
Setelah melakukan percobaan ini, praktikan diharapkan dapat:
1. Menggunakan ungkapan aljabar boole dalam rangkaian logika;
2. Menyatakan rangkaian-rangkaian logika menggunakan notasi-notasi seperti yang dipakai
dalam aljabar Boolean;
3. Memahami hukum de Morgan dan mampu menerapkannnya dalam rangkaian.

2. TEORI DASAR
Hubungan antara keluaran dan masukan satu atau kombinasi beberapa buah gerbang
dapat dinyatakan dalam suatu ungkapan logika yang disebut ungkapan boole. Cara ini me-
manfaatkan aljabar Boolean dengan notasi-notasi khusus. Fungsi-fungsi AND, OR, NOT, dan
XOR berturut-turut dinyatakan dengan notasi titik (dot), plus (+), garis atas (over line).
Aljabar boolean merupakan aljabar yang berhubungan dengan variabel-variabel biner
dan operasi-operasi logik. Variabel-variabel diperlihatkan dengan huruf-huruf alfabet, dan
tiga operasi dasar dengan AND, OR dan NOT (komplemen). Fungsi boolean terdiri dari varia-
bel-variabel biner yang menunjukkan fungsi, suatu tanda sama dengan, dan suatu ekspresi
aljabar yang dibentuk dengan menggunakan variabel-variabel biner, konstanta-konstanta 0
dan 1, simbol-simbol operasi logik, dan tanda kurung.
Suatu fungsi boolean bisa dinyatakan dalam tabel kebenaran. Suatu tabel kebenaran un-
tuk fungsi boolean merupakan daftar semua kombinasi angka-angka biner 0 dan 1 yang
diberikan ke variabel-variabel biner dan daftar yang memperlihatkan nilai fungsi untuk mas-
ing-masing kombinasi biner.
Aljabar boolean mempunyai 2 fungsi berbeda yang saling berhubungan. Dalam arti luas,
aljabar boolean berarti suatu jenis simbol-simbol yang ditemukan oleh George Boole untuk
memanipulasi nilai-nilai kebenaran logika secara aljabar. Dalam hal ini aljabar boolean cocok
untuk diaplikasikan dalam komputer. Disisi lain, aljabar boolean juga merupakan suatu
struktur aljabar yang operasi-operasinya memenuhi aturan tertentu.
Penambahan
Logis
Perkalian
Logis
Komplementasi atau
Negasi
Hukum Lain
0 + 0 = 0 0 . 0 = 0 0 = 1

0 + 1 = 1 0 . 1 = 1 1 = 0

1 + 0 = 1 1 . 0 = 1

( )

1 + 1 = 1 1 . 1 = 1

( )

Teorema Dasar
1. AND = A . B
2. OR = A + B
3. NOT =

4. XOR = A + B
PRAKTIKUM 3




I / 22


ALJABAR BOOLEAN
22



5. NAND =

6. NOR =

7. XNOR =

Berikut ini merupakan beberapa hukum aljabar Boolean:
Hukum Asosiatif
(A + B) + C = A + (B + C)
(A . B) . C = A . (B . C)
Hukum Indempotent
A + A = A
A . A = A
Hukum Komplementasi
A .

A +

= A
Hukum Absorbsi
A . (A + B) = A
A + (A . B) = A
Hukum Distribusi
A . (B + C) = A . B + A . C
A + (B . C) = (A + B) . ( A + C )
Teorema De Morgan
(A + B) = A . B
(A . B) = A + B

3. KOMPONEN DAN ALAT
3.1. RESPON
1. Protoboard;
2. 2 buah Resistor 1k;
3. IC 74LS04;
4. IC 74LS08;
5. IC 74LS32;
6. LED
7. Kabel Penghubung.
3.3. PERCOBAAN
1. Modul AND- PTE-006-01;
2. Modul OR- PTE-006-03;
3. Modul NOT- PTE-006-08;
4. Power Supply (Catu Daya)- PTE-006-27;
5. Rangka Panel;
6. Kabel Penghubung.
PRAKTIKUM 3




I / 23


ALJABAR BOOLEAN
23



4. PROSEDUR PERCOBAAN
Adapun langkah-langkah untuk melakukan percobaan ini adalah sebagai berikut:
4.1. RESPON
1. Menyederhanakan persamaan

+ +

menggunakan penjabaran Bool-

ean;
Tabel 3.0 Fungsi Logikaj

1 1 0 0
1 1 1 0

2. Membuat tabel kebenarannya pada tabel kebenaran 3.1
Tabel kebenaran 3.1










3. Membuat Gerbang Logika yang sesuai dengan tabel kebenaran 3.1
4.2. PERCOBAAN
Hukum Asosiatif
1. Membuat rangkaian gambar 3.1 (a) berikut pada rangka panel dengan menggunakan
panel gerbang AND;

Gambar 3.1 (a) Rangkaian Percobaan Hukum Asosiatif

A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
PRAKTIKUM 3




I / 24


ALJABAR BOOLEAN
24



2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1
sesuai dengan tabel kebenaran 3.2 berikut:
Tabel Kebenaran 3.2 Hukum Asosiatif










3. Mencatat logika keluaran F1 pada tabel kebenaran 3.2 untuk isyarat masukan tersebut
sesuai dengan penunjukan LED pada keluarannya;
4. Mengulangi langkah 2-3 dengan menggunakan rangkaian gambar 3.1 (b) berikut pada
rangka panel dengan menggunakan panel gerbang AND:

Gambar 3.1 (b) Rangkaian Percobaan Hukum Asosiatif

Hukum Idempotent
1. Membuat rangkaian gambar 3.2 (a) berikut pada rangka panel dengan menggunakan
panel gerbang AND;

Gambar 3.2 (a) Rangkaian Percobaan Hukum Idempotent

A B C F1 F2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
PRAKTIKUM 3




I / 25


ALJABAR BOOLEAN
25



2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1
sesuai dengan tabel kebenaran 3.3 berikut:
Tabel Kebenaran 3.3 Hukum Idempotent




3. Mencatat logika keluaran F1 pada tabel kebenaran 3.3 untuk isyarat masukan tersebut
sesuai dengan penunjukan LED pada keluarannya;
4. Mengulangi langkah 2-3 dengan menggunakan rangkaian gambar 3.2 (b) berikut pada
rangka panel dengan menggunakan panel gerbang OR:

Gambar 3.2 (b) Rangkaian Percobaan Hukum Idempotent

Hukum Komplementasi
1. Membuat rangkaian gambar 3.3 (a) berikut pada rangka panel dengan menggunakan
panel gerbang AND dan NOT:

Gambar 3.3 (a) Rangkaian Percobaan Hukum Komplementasi
2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1
sesuai dengan tabel kebenaran 3.4 berikut:
Tabel Kebenaran 3.4 Hukum Komplementasi




3. Mencatat logika keluaran F1 pada tabel kebenaran 3.4 untuk isyarat masukan tersebut
sesuai dengan penunjukan LED pada keluarannya;
4. Mengulangi langkah 2-3 dengan menggunakan rangkaian gambar 3.3 (b) berikut pada
rangka panel dengan menggunakan panel gerbang AND DAN NOT:
A F = A . A F2 = A + A
0 1
1 0
A

F1 = A.

F2 = A +

0 1
1 0
PRAKTIKUM 3




I / 26


ALJABAR BOOLEAN
26




Gambar 3.3 (b) Rangkaian Percobaan Hukum Komplementasi

Hukum Absorbsi
1. Membuat rangkaian gambar 3.4 (a) berikut pada rangka panel dengan menggunakan
panel gerbang AND dan OR;

Gambar 3.4 (a) Rangkaian Percobaan Hukum Absorbsi
2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1
sesuai dengan tabel kebenaran 3.5 berikut:
Tabel kebenaran 3.5 Hukum Absorbsi

3. Mencatat logika keluaran F1 pada tabel kebenaran 3.5 untuk isyarat masukan tersebut
sesuai dengan penunjukan LED pada keluarannya;
4. Mengulangi langkah 2-3 dengan menggunakan rangkaian gambar 3.4 (b) berikut pada
rangka panel dengan menggunakan panel gerbang AND DAN OR:
A B F1 = A (A . B) F2 = A (A + B)
0 0
0 1
1 0
1 1
PRAKTIKUM 3




I / 27


ALJABAR BOOLEAN
27




Gambar 3.4 (b) Rangkaian Percobaan Hukum Absorbsi

Hukum Distribusi
1. Membuat rangkaian gambar 3.5 (a) berikut pada rangka panel dengan menggunakan
panel gerbang AND dan OR;

Gambar 3.5 (a) Rangkaian Percobaan Hukum Distribusi
2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1
sesuai dengan tabel kebenaran 3.6 berikut:
Tabel Kebenaran 3.6 Hukum Distribusi

3. Mencatat logika keluaran F1 pada tabel kebenaran 3.6 untuk isyarat masukan tersebut
sesuai dengan penunjukan LED pada keluarannya;
4. Mengulagi langkah 2-3 dengan menggunakan rangkaian gambar 3.5 (b) berikut pada
rangka panel dengan menggunakan panel gerbang AND DAN OR:
A B C F1 = A (B + C) F2 = (A.B) + (A.C)
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
PRAKTIKUM 3




I / 28


ALJABAR BOOLEAN
28




Gambar 3.5 (b) Rangkaian Percobaan Hukum Distribusi
Hukum De Morgan I
1. Membuat rangkaian gambar 3.6 (a) berikut pada rangka panel dengan menggunakan
panel gerbang NAND:

Gambar 3.6 (a) Rangkaian Percobaan Hukum De Morgan I
2. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1
sesuai dengan tabel kebenaran 3.7 berikut:
Tabel Kebenaran 3.7 Hukum De Morgan I






3. Mencatat logika keluaran F1 pada tabel kebenaran 3.7 untuk isyarat masukan tersebut
sesuai dengan penunjukan LED pada keluarannya;
4. Mengulagi langkah 2-3 dengan menggunakan rangkaian gambar 3.6 (b) berikut pada
rangka panel dengan menggunakan panel gerbang NOT DAN OR:

Gambar 3.6 (b) Rangkaian Percobaan Hukum De Morgan I
A B F1 F2
0 0
0 1
1 0
1 1
PRAKTIKUM 3




I / 29


ALJABAR BOOLEAN
29



Hukum De Morgan II
5. Membuat rangkaian gambar 3.7 (a) berikut pada rangka panel dengan menggunakan
panel gerbang NOR:

Gambar 3.7 (a) Rangkaian Percobaan Hukum De Morgan II
6. Menguji rangkaian dengan memberikan masukan pada titik A, B dan C logika 0atau 1
sesuai dengan tabel kebenaran 3.8 berikut:
Tabel Kebenaran 3.8 Hukum De Morgan II






7. Mencatat logika keluaran F1 pada tabel kebenaran 3.8 untuk isyarat masukan tersebut
sesuai dengan penunjukan LED pada keluarannya;
8. Mengulagi langkah 2-3 dengan menggunakan rangkaian gambar 3.7 (b) berikut pada
rangka panel dengan menggunakan panel gerbang NOT DAN AND:

Gambar 3.7 (b) Rangkaian Percobaan Hukum De Morgan II

5. HASIL PERCOBAAN
5.1. RESPON
Penyederhanaan Persamaan menggunakan Teori Boolean
F =

) (

)
=

()

() ()
=

+
=

)
A B F1 F2
0 0
0 1
1 0
1 1
PRAKTIKUM 3




I / 30


ALJABAR BOOLEAN
30



=

Penyederhanan persamaan ditinjau dari Tabel persamaan berikut:

1 1 0 0
1 1 1 0
F =

Tabel Kebenaran
Tabel kebenaran 3.1










Gerbang Logika berdasarkan Tabel Kebenaran 3.1

Gambar 3.6 Rangkaian percobaan persamaan

Gambar 3.6 merupakan rangkaian gerbang logika yang cocok untuk tabel kebenaran 3.1,
hal ini dapat dibuktikan dengan member input logika 1 atau 0 sesuai dengan inputan A, B
dan C yang tertera pada tabel kebenaran 3.1.







A B C F
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
PRAKTIKUM 3




I / 31


ALJABAR BOOLEAN
31



5.2. PERCOBAAN
Hukum Asosiatif
Tabel Kebenaran 3.2 Hukum Asosiatif










Hukum Idempotent
Tabel Kebenaran 3.3 Hukum Idempotent




Hukum Komplementasi
Tabel Kebenaran 3.4 Hukum Komplementasi




Hukum Absorbsi
Tabel Kebenaran 3.5 Hukum Absorbsi












A B C F1 F2
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 0 0
1 0 0 0 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
A F= A.A F2= A+A
0 1 0
1 0 1
A

F1 = A .

F2 = A +

0 1 0 1
1 0 0 1
A B F1= A (A.B) F2= A(A+B)
0 0 0 0
0 1 0 0
1 0 1 1
1 1 1 1
PRAKTIKUM 3




I / 32


ALJABAR BOOLEAN
32



Hukum Distribusi
Tabel Kebenaran 3.6 Hukum Distribusi

Hukum De Morgan I
Tabel Kebenaran 3.7 Hukum De Morgan I






Hukum De Morgan II
Tabel Kebenaran 3.8 Hukum De Morgan II






6. ANALISA HASIL PERCOBAAN
3.1 . RESPON
Tabel kebenaran dapat disusun dari persamaan ini:

dimana input A, B atau C yang ditandai dengan garis atas (bar)

berharga 0 dan input A, B dan C berharga 1. Contoh

= 0 0 1,

= 0 0 0. Maka
didapatlah input A, B dan C sesuai dengan tabel kebenaran 3.1 dibawah ini:





A B C F1= A (B+C) F2= (A.B) +(A.C)
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 0 0
1 0 0 0 0
1 0 1 1 1
1 1 0 1 1
1 1 1 1 1
A B F1 F2
0 0 1 1
0 1 1 1
1 0 1 1
1 1 0 0
A B F1 F2
0 0
0 1
1 0
1 1
PRAKTIKUM 3




I / 33


ALJABAR BOOLEAN
33



Tabel kebenaran 3.1










Setelah kita membuat tabel kebenaran maka kita dapat merancang sebuah gerbang
logika yang sesuai dengan tabel kebenaran 3.1 dengan melihat output pada F akan mem-
permudah kita menentukan gerbang apa saja yang dibutuhkan, selain itu kita dapat
merancang gerbang logika dengan menggunakan hasil penyederhanaan persamaan tadi yai-
tu:

, dengan persamaan ini kita dapat menentukan gerbang yang akan kita gunakan,
yakni gerbang AND dan gerbang OR (lihat Gambar 3.6 Rangkaian percobaan persamaan

). berikut adalah pengujian gerbang logika yang telah kita buat:

Jika input A= 0, B= 1, dan C= 0


Gambar diatas merupakan contoh untuk melakukan pengujian terhadap rangkaian yang
telah kira rancang. Berikan input A, B, dan C dengan logika 0 atau 1 sesuai dengan
Apa yang akan kita uji. Setelah itu, pengujian rangkaian dengan merangkainya pada proto-
board, untuk memberikan input 1 dilakukan dengan menghubungkan input dengan sumber
tegangan (VCC) output akan ditunjukkan dengan LED. Jika LED menyala itu tandanya F = 1
dan jika LED tidak menyala maka F=0.

3.2 . PERCOBAAN
Berikut ini merupakan cara untuk membuktikan hasil percobaan yang telah dilakukan
dengan menggunakan Digital Trainer PT93131:
A B C F
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
PRAKTIKUM 3




I / 34


ALJABAR BOOLEAN
34



Tabel Kebenaran 3.2 Hukum Asosiatif










Setelah kita mengetahui hasil input dan output rangkaian percobaan hukum Asosiatif
maka diperolehlah tabel kebenaran 3.2 diatas, untuk membuktikan hasil pengujian
rangkaian maka dapat dilakukan dengan metode subtitusi menggunakan Hukum Asosiatif
berikut ini:
A + A . B = A
A . (A + B) = A
Jika A=0, B=1, dan C=0 maka:
F1 = A + A.B = A
= 0 + 0.1 = 0
F2 = A . (A + B) = A
= 0 . (0 + 1) = 0
Jika A=1, B=1 dan C=1 maka:
F1 = A + A.B = A
= 1 +1.1=1
F2 = A . (A + B) = A
= 1 . (1 +1) = 1
Tabel Kebenaran 3.3 Hukum Idempotent




Setelah kita mengetahui hasil input dan output rangkaian percobaan hukum Idempotent
maka diperolehlah tabel kebenaran 3.3 diatas, untuk membuktikan hasil pengujian
rangkaian maka dapat dilakukan dengan metode subtitusi menggunakan Hukum Idempotent
berikut ini:
F1 = A . A
F2 = A+ A
Jika A= 0 maka:
A B C F1 F2
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 0 0
1 0 0 0 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
A F1 = A.A F2 = A+A
0 0 0
1 1 1
PRAKTIKUM 3




I / 35


ALJABAR BOOLEAN
35



F1 = A . A
= 0 . 0 = 0
F2 = A + A
= 0 + 0 = 0
Jika A=1 maka:
F1 = A . A
= 1 . 1 = 1
F2 = A + A
= 1 + 1 = 1


Tabel Kebenaran 3.4 Hukum Komplementasi




Setelah kita mengetahui hasil input dan output rangkaian percobaan Hukum Komple-
mentasi maka diperolehlah tabel kebenaran 3.4 diatas, untuk membuktikan hasil pengujian
rangkaian maka dapat dilakukan dengan metode subtitusi menggunakan Hukum Komple-
mentasi berikut ini:
F1 = A .

F2 = A +

Jika A= 0 dan Jika

= 1 maka:
F1 = A .

= 0 . 1 = 0
F2 = A +

= 0 + 1 = 0
Jika A= 1 dan jika

= 0 maka:
F1 = A + A
= 1 . 0 = 1
F2 = A + A
= 1 + 0= 1

Tabel Kebenaran 3.5 Hukum Absorbsi





A

F1 = A .

F2 = A +

0 1 0 1
1 0 0 1
A B F1= A (A.B) F2= A(A+B)
0 0 0 0
0 1 0 0
1 0 1 1
1 1 1 1
PRAKTIKUM 3




I / 36


ALJABAR BOOLEAN
36



Setelah kita mengetahui hasil input dan output rangkaian percobaan Hukum Absorbsi
maka diperolehlah tabel kebenaran 3.5 diatas, untuk membuktikan hasil pengujian
rangkaian maka dapat dilakukan dengan metode subtitusi menggunakan Hukum Absorbsi
berikut ini:
F1= A (A.B)
F2= A(A+B)
Jika A=0, B=1 maka:
F1 = A (A.B)
= 0 (0.1)
= 0
F2 = A(A+B)
= 0(0+1)
= 1
Jika A=1, B=1 maka:
F1 = A (A.B)
= 1 (1.1)
= 1
F2 = A(A+B)
= 1(1.1)
= 1


Tabel Kebenaran 3.6 Hukum Distribusi

Setelah kita mengetahui hasil input dan output rangkaian percobaan Hukum Distribusi
maka diperolehlah tabel kebenaran 3.6 diatas, untuk membuktikan hasil pengujian
rangkaian maka dapat dilakukan dengan metode subtitusi menggunakan Hukum Distribusi
berikut ini:
F1 = A (B+C)
F2 = (A.B) +(A.C)
A B C F1 = A (B+C) F2 = (A.B) +(A.C)
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 0 0
1 0 0 0 0
1 0 1 1 1
1 1 0 1 1
1 1 1 1 1
PRAKTIKUM 3




I / 37


ALJABAR BOOLEAN
37



Jika A=0, B=1, dan C=0 maka:
F1 = A (B+C)
= 0 (1+0)
= 0
F2 = (A.B) +(A.C)
= (0.1) +(0.0)
= 0
Jika A=1, B=1 dan C=1 maka:
F1 = A (B+C)
= 1 (1+1)
F2 = (A.B) +(A.C)
= (1.1) +(1.1)

Tabel Kebenaran 3.7 Hukum De Morgan I






Setelah kita mengetahui hasil input dan output rangkaian percobaan Hukum Distribusi
maka diperolehlah tabel kebenaran 3.7 diatas. Hukum de Morgan I ini menunjukkan NOT (A
AND B) = NOT A OR NOT B berarti fungsi gerbang NAND identik dengan fungsi gerbang OR
dengan masukan komplomen A dan B.

Tabel Kebenaran 3.8 Hukum De Morgan II






Setelah kita mengetahui hasil input dan output rangkaian percobaan Hukum Distribusi
maka diperolehlah tabel kebenaran 3.8 diatas. Hukum de Morgan II ini menunjukkan NOT (A
OR B) = NOT A AND NOT B berarti fungsi gerbang NOR identik dengan fungsi gerbang AND-
dengan masukan komplomen A dan B.



A B F1 F2
0 0 1 1
0 1 1 1
1 0 1 1
1 1 0 0
A B F1 F2
0 0 1 1
0 1 0 0
1 0 0 0
1 1 0 0
PRAKTIKUM 3




I / 38


ALJABAR BOOLEAN
38



7. KESIMPULAN
Setelah melaksanakan praktikum ini dapat ditarik kesimpulan sebagai berikut:
1. Berdasarkan pembuktian secara teori maka dapat kita katakan bahwa hubungan in-
put dan output satu atau kombinasi beberapa buah gerbang dapat dinyatakan dalam
suatu ungkapan logika yang disebut dengan ungkapan Boole;
2. Rangkaian-rangkain logika menggunakan notasi-notasi seperti yang dipakai dalam
aljabar Boole seperti titik (dot), plus (+), garis atas ( ) dll;
3. Hukum de Morgan I ini menunjukkan NOT (A AND B) = NOT A OR NOT B berarti fungsi
gerbang NAND identik dengan fungsi gerbang OR dengan masukan komplomen A dan
B;
4. Hukum de Morgan II ini menunjukkan NOT (A OR B) = NOT A AND NOT B berarti
fungsi gerbang NOR identik dengan fungsi gerbang ANDdengan masukan komplomen
A dan B.
PRAKTIKUM 4




I / 39


PETA KARNAUGH
39



1. TUJUAN
Setelah melaksanakan percobaan ini, praktikan diharapkan dapat:
1. Mampu menyederhanakan fungsi logika dengan bantuan Peta Karnaugh;
2. Menentukan fungsi logika suatu tabel kebenaran dengan menggunakan peta Karnaugh.

2. TEORI DASAR
Ungkapan fungsi Boole yang paling ringkas biasanya juga membutuhkan penggunaan
jumlah gerbang yang paling sedikit bila diwujudkan secara praktis. Oleh karena itu, dalam
merancang rangkaian logika selalu diusahakan untuk menyederhanakan ungkapan fungsi
tersebut.
Penyederhanaan fungsi logika dapat dilakukan dengan berbagai cara, seperti dengan
menerapkan hukum-hukum boole, melalui tabel kebenaran, dan lain-lain. Cara yang paling
banyak adlah penggunaan peta Karnaugh atau diagram Karnaugh. Jumlah kotak pada dia-
gram Karnaugh ditentukan oleh jumlah kemungkinan kombinasi semua variable masukan.
Jika n adalah variable masukan, maka jumlah kotaknya

peta Karnaugh dapat digunakan

untuk menyederhanakan suatu fungsi.
Misalnya: jika terdapat dua variabel input pada masukannya maka jumlah kemungkinan
variasi adalah 2
2
= 4 kemungkinan jumlah kotak persegi pada K-Map.
Bila jumlah kotak persegi pada K-Map sudah ditentukan, maka tiap-tiap kotak harus
ditandai sendiri-sendiri. Penyederhanaan atau minimisasi dilakukan dengan
mengelompokkan kotak-kotak yang bertetangga, yang bernilai logika-1, menjadi satu blok
yang bergantung dari besarnya digram, dapat terdiri dari 2,4,8 kotak,... dsb. Blok demikian
dapat dianggap satu kotak yang ditandai dengan variabel dipinggirnya. Selama
pengelompokkan dapat menciptakan blok yang baru, maka pengelompokkan berganda dari
suatu kotak selalu membawa penyederhanaan.
Karnaugh Map adalah salah satu metode penyerdehanaan sebagai pengganti aljabar
boole. Penggunaan karnaugh map akan lebih mempermudah menemukan bentuk sederhana
dari suatu persamaan.

3. KOMPONEN DAN ALAT
Berikut ini merupakan komponen-komponen dan alat yang digunakan dalam percobaan
ini:
1. Protoboard;
2. 3 buah Resistor 1k;
3. IC 74LS04;
4. IC 74LS08;
5. IC 74LS32;
6. LED;
7. Kabel Penghubung.
PRAKTIKUM 4




I / 40


PETA KARNAUGH
40



4. PROSEDUR PERCOBAAN
Adapun langkah-langkah untuk melakukan percobaan ini adalah sebagai berikut:
1. Menyiapkan komponen dan alat yang digunakan dalam percobaan;
2. Menyederhanakan Peta Karnaugh berikut ini:
Tabel 4.1 Peta Karnaugh

0 0 1 1

0 0 1 1
1 1 0 0

0 0 1 1

4. Merancang gambar gerbang logika hasil penyederhanaan karnaugh map;
5. Merangkai gerbang logika hasil penyederhanaan Karnaugh Map pada protoboard;
6. Menghubungkan rangkaian dengan Catu daya kemudian memberikan masukan logika 0
atau 1 sesuai dengan tabel kebenaran 4.2;
7. Membuat tabel kebenarannya pada tabel kebenaran 4.2 berdasarkan Peta Karnaugh;
Tabel kebenaran 4.2 Peta Karnaugh


















8. Mengamati dan mencatat logika keluaran pada tabel kebenaran.


A B C D F
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
PRAKTIKUM 4




I / 41


PETA KARNAUGH
41



5. HASIL PERCOBAAN
Menyederhanakan fungsi logika dengan Peta Karnaugh
Tabel 4.1 fungsi logika Peta Karnaugh

0 0 1 1

0 0 1 1
1 1 0 0

0 0 1 1

Hasil penyederhanaannya adalah:
Y =

Membuat tabel kebenaran berdasarkan Peta Karnaugh
1. Sebelum Penyederhanaan
Tabel kebenaran 4.2 Peta Karnaugh sebelum penyederhanaan























A B C D F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
PRAKTIKUM 4




I / 42


PETA KARNAUGH
42



2. Setelah Penyederhanaan
Tabel kebenaran 4.3 Peta Karnaugh setalah penyederhanaan










Gerbang Logika yang mengacu pada tabel kebenaran 4.3











Gambar 4.1 Gerbang Logika Peta Karnaugh

6. ANALISA HASIL PERCOBAAN
Tabel 4.1 Peta Karnaugh

0 0 1 1

0 0 1 1
1 1 0 0

0 0 1 1

Berdasarkan tabel 4.1 kita dapat menyederhanakan fungsi logika menggunakan peta
karnaugh. Kolom yang berwarna saling berpasangan. Fungsi logika yang bertahan pada
Pasangan warna hijau adalah

, fungsi logika yang bertahan pada pasangan warna merah

adalah

sementara fungsi logika yang bertahan pada pasangan kuning adalah AC

.
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
PRAKTIKUM 4




I / 43


PETA KARNAUGH
43



Fungsi logika yang bertahan masih bisa disederhanakan dengan menerapkan salah satu
hukum aljabar Boolean, seperti berikut:
Y =

)(

)
=

Jadi, hasil penyederhanaannya adalah:
Y =

Berdasarkan hasil penyederhanaan diatas maka dapat diperoleh rangkaian gerbang logi-
ka seperti berikut:











Gambar 4.1 Gerbang Logika Peta Karnaugh
Untuk melakukan pengujian terhadap rangkaian dapat dilakukan dengan cara mem-
berikan input logika 0 atau 1 pada tiap-tiap masukan secara teori yang mengacu pada prinsip
kerja masing-masing gerbang logika. Pengujian yang dilakukan dengan cara merangkai sesuai
gambar 4.2 pada protoboard dapat diketahui dengan mengamati LED. Output akan ditunjuk-
kan pada LED, Jika LED menyala maka output F bernilai 1 dan jika LED tidak menyala maka
output F bernilai 0.
Berdasarkan hasil percobaan dan beberapa pengujian yang telah dilakukan diketahui
bahwa rangkaian gerbang logika memiliki keluaran/output yang sama.

7. KESIMPULAN
Setelah melaksanakan praktikum ini dapat disimpulkan bahwa:
1. Karnaugh Map adalah salah satu metode penyerdehanaan yang akan mempermudah
kita untuk menemukan bentuk sederhana dari suatu persamaan;
2. Kita akan memperoleh hasil yang sama pada persamaan yang belum disederhanaka
dengan persamaan yang telah disederhanakan, maka akan lebih mudah dan
menguntungkan jika dilakukan penyederhanaan terlebih dahulu sebelum membuat sua-
tu gerbang logika.
PRAKTIKUM 5




I / 44


MERANCANG RANGKAIAN LOGIKA
44



1. TUJUAN
Setelah melaksanakan percobaan ini, praktikan diharapkan dapat:
1. Menerapkan teori logika untuk merancang rangkaian logika sederhana;
2. Menyederhanakan rangkaian-rangkaian logika dengan peta karnaugh;
3. Menggunakan komponen-komponen gerbang yang ada untuk mewujudkan suatu
rangkaian.

2. DASAR TEORI
Dalam merancang suatu alat, kita identifikasi terlebih dahulu tujuan dan kegunaan alat
yang akan dibuat. Dari analisa ketentuan ini kita dapat mengidentifikasi kebutuhan keluaran
dan masukan serta proses kerja rangkaian yang harus dibuat.
Dalam percobaan ini,kita mencoba merancang beberapa macam rangkaian digital sesuai
dengan persoalannya. Setelah kita mengidetifikasi kebutuhannya, kita tentukan syarat-
syarat atau kondisi masukan dan keluarannya. Agar komponen-komponen yang dibutuhkan
untuk merangkai sesederhana mungkin, disarankan untuk menggunakan Diagram Karnaugh.

3. KOMPONEN DAN ALAT
Berikut ini merupakan komponen-komponen dan alat yang dibutuhkan dalam
melaksanakan percobaan ini:
1. Modul AND- PTE-006-01;
2. Modul OR- PTE-006-03;
3. Modul NOT- PTE-006-08;
4. Power Supply (Catu Daya)- PTE-006-27;
5. Rangka Panel;
6. Kabel Penghubung.

4. PROSEDUR PERCOBAAN
Adapun langkah-langkah untuk melasanakan percobaan ini adalah sebgai berikut:
Pemantau Pintu (1)
1. Ada dua buah kamar berdampingan. Hanya satu pintu saja dari kamar-kamar tersebut
yang boleh terbuka, jika kedua pintu tertutup atau terbuka semua maka lampu akan
menyala. Dengan syarat sebagai berikut:
Pintu A tertutup = 1
Pintu B tertutup = 1
Lampu F menyala = 1




PRAKTIKUM 5




I / 45


MERANCANG RANGKAIAN LOGIKA
45



2. Melengkapi tabel kebenaran 5.1 berikut ini:
Tabel Kebenaran 5.1 Pemantau pintu (1)






3. Membuat rangkaian Logika berdasarkan tabel kebenaran 5.1;
4. Menguji rangkaian logika yang telah dibuat dengan memberikan masukan logika 0 atau
1;
5. Mencatat hasil keluaran F pada tabel kebenaran 5.1.

Pemantau Pintu (2)
1. Pada rangkaian pemantau pintu (1) ditambahkan sebuah alarm pada keluarannya,
dengan syarat tambahan sebagai berikut:
Jika kedua pintu tertutup, alarm berbunyi dan lampu menyala;
Jika kedua pintu terbuka, alarm mati dan lampu menyala.
2. Mengisi tabel kebenaran 6.2 berikut ini:
Tabel Kebenaran 6.2 Pemantau Pintu (2)







3. Membuat rangkaian logika berdasarkan tabel kebenaran 5.2;
4. Menguji rangkaian logika yang telah dibuat dengan memberikan masukan logika 0 atau
1;
5. Mencatat hasil keluaran F pada tabel kebenaran 5.2.

Pemantau Ruangan dengan Kunci
1. Sebuah pintu ruangan dilengkapi dengan 3 buah kunci.pintu ruangan tersebut dapat
dibuka jika paling sedikit ada 2 orang yang memasukkan kunci. Syarat:
Orang yang memasukkan kunci = 1;
Pintu terbuka F = 1.


A B F
0 0
0 1
1 0
1 1
A B F Alarm
0 0
0 1
0 1
0 1
1 1
PRAKTIKUM 5




I / 46


MERANCANG RANGKAIAN LOGIKA
46



2. Mengisi tabel kebenaran 5.3 berikut ini:
Tabel Kebenaran 5.3 Pemantau Ruangan dengan Kunci










3. Membuat rangkaian Logika berdasarkan tabel kebenaran 5.3;
4. Menguji rangkaian logika yang telah dibuat dengan memberikan masukan logika 0
atau 1;
5. Mencatat hasil keluaran F pada tabel kebenaran 5.3.

5. HASIL PERCOBAAN
Pemantau Pintu (1)

Tabel Kebenaran 5.1 Pemantau pintu (1)







Rangkaian Logika


Gambar 5.1 Rangkaian Pemantau Pintu (1)




A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A B F
0 0 1
0 1 0
1 0 0
1 1 1
PRAKTIKUM 5




I / 47


MERANCANG RANGKAIAN LOGIKA
47



Pemantau Pintu (2)

Tabel Kebenaran 5.2 Pemantau Pintu (2)







Rangkaian Logika


Gambar 5.2 Rangkaian Pemantau Pintu (2)

Pemantau Ruangan dengan Kunci

Tabel Kebenaran 5.3 Pemantau Ruangan dengan Kunci












A B F Alarm
0 0 1 0
0 1 0 0
0 1 0 0
0 1 0 0
1 1 1 1
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
PRAKTIKUM 5




I / 48


MERANCANG RANGKAIAN LOGIKA
48



Rangkaian Logika


Gambar 5.3 Pemantau Ruangan dengan Kunci

6. ANALISA HASIL PERCOBAAN
Berikut ini merupakan analisa hasil percobaan pada tiap-tiap perancangan
1. Pemantau Pintu (1)
Tabel Kebenaran 5.1 Pemantau pintu (1)






Berdasarkan tabel kebenaran 5.1 perancangan pemantau pintu yang mempunyai syarat
apabila pintu A dan B tertutup atau terbuka secara bersama-sama maka lampu (F) akan
menyala, dan apabila hanya salah satu pintu yang tertutup atau terbuka, lampu tidak akan
menyala. Prinsip kerja seperti ini sama dengan prinsip kerja gerbang logika XNOR maka dari
itu untuk merancang alat pemantau pintu seperti ini digunakan gerbang logika XNOR seperti
pada gambar 5.1.


Gambar 5.1 Rangkaian Pemantau Pintu (1)

A B F
0 0 1
0 1 0
1 0 0
1 1 1
PRAKTIKUM 5




I / 49


MERANCANG RANGKAIAN LOGIKA
49



Untuk melakukan pengujian terhadap Gerbang Logika diatas maka dapat dilakukan
dengan memberikan input logika 0 atau 1 pada sisi A dan B. dan lihat hasilnya pada sisi F.
2. Pemantau pintu (2)
Tabel Kebenaran 5.2 Pemantau Pintu (2)







Berdasarkan tabel kebenaran 5.2 perancangan pemantau pintu yang mempunyai syarat
apabila pintu A dan B tertutup atau terbuka secara bersama-sama maka lampu (F) akan
menyala diikuti dengan berbunyinya alarm, dan apabila hanya salah satu pintu yang tertutup
atau terbuka, lampu tidak akan menyala dan alarm tidak akan berbunyi. Rangkaian pada
pemantau pintu (2) sama halnya dengan rangkaian pemantau pintu (1) namun ditambahkan
dengan gerbang logika AND dengan menghubungkannya pada kedua input seperti yang ter-
lihat pada gambar 5.2.


Gambar 5.2 Rangkaian Pemantau Pintu (2)
Penambahan Gerbang logika AND dilakukan untuk memenuhi syarat perancangan alat
pemantau pintu (2) ini. Sesuai dengan prinsip kerja gerbang logika AND yang akan ON/aktif
hanya jika semua input berlogika 1.
Untuk melakukan pengujian terhadap Gerbang Logika diatas maka dapat dilakukan
dengan memberikan input logika 0 atau 1 sesuai dengan tabel kebenaran pada sisi A dan B,
kemudian lihat output dari lampu pada sisi F dan alarm pada sisi ALARM.




A B F Alarm
0 0 1 0
0 1 0 0
0 1 0 0
0 1 0 0
1 1 1 1
PRAKTIKUM 5




I / 50


MERANCANG RANGKAIAN LOGIKA
50



3. Pemantau Ruangan dengan Kunci
Tabel Kebenaran 5.3 Pemantau Ruangan dengan Kunci










Berdasarkan tabel kebenaran 6.3 dapat diketahui bahwa terdapat sebuah pintu ruangan
dengan 3 buah kunci. Pintu ruangan tersebut dapat terbuka jika paling sedikit ada 2 orang
yang memasukkan kunci. Untuk merancang rangkaian yang demikian diperlukan kombinasi
gerbang logika untuk mendapatka hasil yang sesuai dengan yang diinginkan. Kombinasi
gerbang logika AND dan OR memenuhi syarat untuk menyelesaikan permasalahan ini. Beri-
kut merupakan gambar rangkaian logika pemantau ruangan dengan kunci:


Gambar 5.3 Pemantau Ruangan dengan Kunci
Diketahui bahwa paling sedikit ada 2 orang yang memasukkan kunci untuk membuka
pintu ruangan tersebut itu artinya pintu tidak akan terbuka jika hanya ada 1 orang yang me-
masukkan kunci kedalam pintu tersebut, pada keadaan ini gerbang AND sangat berperang
penting namun hal ini tidak dapat terpenuhi hanya dengan menggunakan gerbang AND
maka dibutuhkan Gerbang OR yang dapat mengatur keluaran dari tiap-tiap masukan.
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
PRAKTIKUM 5




I / 51


MERANCANG RANGKAIAN LOGIKA
51



Untuk melakukan pengujian terhadap Gerbang Logika diatas maka dapat dilakukan
dengan memberikan input logika 0 atau 1 sesuai dengan tabel kebenaran pada sisi A, B, dan
C kemudian lihat outputnya pada sisi F.

7. KESIMPULAN
Berdasarkan beberapa percobaan yang telah dilakukan maka dapat disimpulkan bahwa:
1. Teori logika dapat diterapkan untuk merancang suatu rangkaian sederhana;
2. Sebelum merancang sebuah rangkaian logika ada baik untuk menyederhanakan
rangkaian menggunakan peta Karnaugh;
3. Dengan diketahuinya fungsi dan prinsip kerja dari tiap-tiap gerbang logika maka
dapat diwujudkan kedalam sebuah rancangan.



PRAKTIKUM 6




I / 52


RANGKAIAN PENJUMLAHAN DAN ARITMATIKA

52



1. TUJUAN
Setelah melaksanakan percobaan ini, praktikan diharapkan dapat:
1. Memahami prinsip kerja rangkaian half adder dan full adder
2. Dapat menggunakan rangkaian full adder untuk operasi penjumlahan, perkalian, pengu-
rangan dan pembagian.

2. TEORI DASAR

Sebagai percobaan pembagian De Morgan dan untuk menghitung secara biner, maka
dibentuk unit arimatika atau penghitung. Semua operasi aritmatika dapat diturunkan dari
operasi penjumlahan. Oleh karena itu, untuk pelaksanaan keempat dasar dari operasi arit-
matika (tambah, bagi, kali, kurang) cukup digunakan hanya satu jenis rangkaian penjumlah
penuh (full adder). Pada tabel 6.1 difungsikan penjumlahan bilangan biner.

Tabel 6.1 penjumlahan bilangan biner







Rangkaian logika untuk penjumlahan tersebut disebut half adder jika masukannya tidak
ada jalur carry, dan disebut full adder jika ada jalur masukan carry (

)

3. KOMPONEN DAN ALAT
Berikut ini merupakan komponen-komponen dan alat yang dibutuhkan dalam
melaksanakan percobaan ini:
1. Modul AND- PTE-006-01;
2. Modul OR- PTE-006-03;
3. Modul NOT- PTE-006-08;
4. Power Supply (Catu Daya)- PTE-006-27;
5. Rangka Panel;
6. Kabel Penghubung.

4. PROSEDUR PERCOBAAN
Adapun langkah-langkah untuk melasanakan percobaan ini adalah sebgai berikut:
1. Membuat rangkaian half adder menggunakan panel XOR dan AND seperti gambar 6.1
berikut ini:
A B carry
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
PRAKTIKUM 6




I / 53


RANGKAIAN PENJUMLAHAN DAN ARITMATIKA

53











Gambar 6.1 Rangkaian Half Adder
2. Menguji rangkaian tersebut dengan memberi masukan menggunakan tabel kebena-
ran 5.2 dibawah ini:
Tabel Kebenaran 6.2 Rangkaian Half Adder






3. Membuat rangkaian full adder menggunakan panel XOR, AND, dan OR seperti gam-
bar 6.1
4. Membuat rangkaian seperti dibawah ini:












Gambar rangkaian 6.2. 4 bit Full Adder

5. Lengkapi tabel berikut ini:



A B carry
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
PRAKTIKUM 6




I / 54


RANGKAIAN PENJUMLAHAN DAN ARITMATIKA

54



Tabel 6.3 Rangkaian 4 Bit Full Adder
P Biner Q Biner Z (Biner)

0 0
0 1
0 2
0 3
0 4
0 5
0 6
0 7
0 8
0 9
0 11

5. HASIL PERCOBAAN
Tabel Kebenaran 5.2 Rangkaian Half Adder






Tabel 5.3 Rangkaian 4 Bit Full Adder
P Biner Q Biner Z (Biner)

0 0 0 0 0 0 0 0 0 1 0 0 0 1 0
0 0 0 0 0 1 0 0 1 0 0 0 1 0 0
0 0 0 0 0 2 0 1 0 0 0 1 0 0 0
0 0 0 0 0 3 1 0 0 0 1 0 0 0 0
0 0 0 0 1 4 0 0 0 0 0 0 0 1 0
0 0 1 0 0 5 0 0 0 0 0 0 1 0 0
0 0 0 0 0 6 0 0 0 0 0 1 0 0 0
0 1 0 0 0 7 0 0 0 0 1 0 0 0 0
0 0 0 0 0 8 0 0 1 1 0 0 1 1 0
0 0 0 0 0 9 1 1 0 0 1 1 0 0 0
0 0 0 1 1 10 0 0 1 1 0 0 1 1 0
0 1 1 0 0 11 0 0 0 0 1 1 0 0 0



A B carry
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
PRAKTIKUM 6




I / 55


RANGKAIAN PENJUMLAHAN DAN ARITMATIKA

55



6. ANALISA HASIL PERCOBAAN
Berdasarkan hasil percobaan dapat dilihat bahwa pada rangkaian half adder, apabila kedua input
bernilai sama maka summery out (Z) akan benilai nol. misal, apabila kedua input A dan B bernilai 1,
maka carry out juga akan bernilai 1.
Pada Full adder 4 bit, nilai summery outnya bergantung pada 4 input pertama dari Q biner, 4
input kedua dari P biner, 2 input ketiga dari Q biner dan 2 input P biner. Sedangkan pada full adder 4
bit tidak tidak terdapat carry out atau memiliki nilai sama dengan nol.

7. KESIMPULAN
Berdasarkan beberapa percobaan yang telah dilakukan maka dapat disimpulkan bahwa:
1. Half adder adalah suatu rangkaian penjumlahan sistem bilangan biner yang paling sederhana;
2. Rangkaian Full Adder dapat digunakan untuk menjumlahkan bilangan-bilangan biner yang lebih
dari 1bit;
3. Full adder 4 bit saling berhubungan terhadap P BINER, Q BINER dan Z BINER.

PRAKTIKUM 6




I / 56


RANGKAIAN PENJUMLAHAN DAN ARITMATIKA

56