Moore Pendahuluan Pada bulan April 1965, Elektronik majalah menerbitkan sebuah artikel oleh Intel co-founder Gordon

Moore. Artikel dan prediksi yang dibuat sejak menjadi bagian dari legenda, dan seperti kebanyakan legenda telah melewati sejumlah perubahan dalam menceritakan dan menceritakan kembali. Tekan disita pada argumen artikel teknologi semikonduktor yang akan mengantar era baru integrasi elektronik, dan mereka suling menjadi pepatah yang telah diambil pada beberapa bentuk selama bertahun-tahun. Terlepas dari bentuk yang pepatah mengambil, meskipun, itu selalu diberi nama yang sama: Hukum Moore. Hukum Moore begitu terus-menerus protean karena perumus eponymous yang tidak pernah cukup memberikannya sebuah formulasi yang tepat. Sebaliknya, menggunakan prosa, grafik, dan kartun Moore menenun bersama-sama koleksi pengamatan dan wawasan dalam rangka untuk garis cluster tren yang akan mengubah cara kita hidup dan bekerja. Pada umumnya, Moore benar, dan banyak dari prediksi yang khusus telah menjadi kenyataan selama bertahun-tahun. Pers, di sisi lain, telah bertemu dengan hasil yang beragam dalam usahanya untuk memilah-milah apa kata Moore dan, lebih penting, apa yang ia maksudkan. Pasal ini mewakili upaya sederhana saya untuk menertibkan beberapa kekacauan hampir empat dekade pelaporan dan misreporting pada fenomena industri / sosial / psikologis luar biasa kompleks. Karena artikel ini cukup panjang, saya membagi menjadi tiga bagian. Saya juga menyediakan link dan ringkasan untuk setiap bagian di bawah ini sehingga Anda dapat melompat ke bagian yang paling menarik bagi Anda: Bagian I: Asal-usul Hukum Moore Apa formula awal Moore? Ini bukan tentang meningkatkan "daya komputasi," dan ada sedikit lebih dari sekadar menyusut ukuran fitur.

Mengeksplorasi apa Moore awalnya mengatakan akan memberi kita kesempatan untuk belajar tentang faktor-faktor utama yang manufaktur semikonduktor bentuk, dan yang pada akhirnya membentuk apa yang dapat kita lakukan dengan komputer dan banyak kehidupan modern. Akhirnya, saya akan melihat bagaimana pengamatan Moore bermetamorfosis ke dalam konstruksi media yang hadir dari "Hukum Moore" sebagai pernyataan tentang kinerja.

Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

Bagian II: Pengaruh Hukum Moore Pada bagian ini, saya akan melihat macam kemungkinan untuk komputasi kemajuan bahwa Hukum Moore membuka. Konsumsi daya, fleksibilitas, dan sejumlah masalah lain datang ke dalam bermain ketika kita mulai melihat berbagai cara untuk mengeksploitasi tingkat integrasi yang semakin meningkat bahwa Hukum Moore menyediakan kita. Pada akhirnya, kita akan melihat mengapa Hukum Moore sama bertanggung jawab untuk "lebih kecil, lebih murah dan lebih efisien" seperti itu untuk "lebih besar, lebih cepat dan lebih haus kekuasaan." Bagian III: Masa depan Hukum Moore Pada bagian ketiga dan terakhir, kita akan melihat beberapa tantangan yang dihadapi saat ini desainer yang akan memanfaatkan meningkatkan kepadatan transistor untuk menjaga biaya Moore / kurva integrasi berbaris ke bawah. Dalam beberapa pasar, arsitek sistem saling berdebat bahwa integrasi lebih banyak tidak selalu lebih baik, dan di pasar lain mereka menemukan semakin sulit untuk mencampur semua jenis sirkuit yang mereka ingin masukkan pada single die. Bagian I: Asal-usul Hukum Moore Cara yang "Hukum Moore" biasanya dikutip oleh mereka yang tahu adalah sesuatu di sepanjang baris: "jumlah transistor yang dapat cocok ke inci persegi silikon ganda setiap 12 bulan." Bagian dari kertas asli Moore 1965 yang biasanya dikutip untuk mendukung formulasi ini adalah grafik berikut: Grafik ini memang menunjukkan kepadatan transistor dua kali lipat setiap 12 bulan, sehingga formulasi di atas adalah akurat. Namun, tidak cukup melakukan keadilan untuk lingkup penuh gambar yang dilukis di singkat Moore kertas, secara luar biasa mengetahui apa yg terjadi. Hal ini karena kertas Moore berurusan dengan lebih dari ukuran transistor hanya menyusut. Moore akhirnya tertarik dalam menyusut biaya transistor, dan efek yang murah, daya komputasi di manamana akan pada cara kita hidup dan bekerja. Bagian dari artikel ini bertujuan untuk memberikan pemahaman umum dari berbagai kecenderungan dan faktor-faktor bahwa Moore menenun bersamasama untuk memprediksi munculnya komputer pribadi, telepon selular, arloji digital, dan inovasi lain yang kita sekarang mengambil untuk diberikan. Tentu saja, saya harus mencatat bahwa kertas asli Moore hanya empat halaman panjang, sedangkan artikel ini jauh lebih panjang. Hal ini karena Moore dianggap cukup latar belakang pengetahuan lebih banyak tentang industri semikonduktor daripada kebanyakan non-spesialis miliki. Jadi artikel ini bertujuan untuk memberikan latar belakang yang cukup untuk memahami penalaran Moore. Jika Anda membaca melalui kertas Moore, yang paling dekat Anda akan datang ke sebuah kutipan yang menyerupai "Hukum Moore" adalah bagian yang dicetak miring bagian berikut, subjudul "Biaya dan kurva." Mengurangi biaya adalah salah satu atraksi besar elektronik terpadu, dan keuntungan biaya terus meningkat sebagai teknologi yang berkembang menuju produksi fungsi sirkuit yang lebih besar dan lebih besar pada substrat semikonduktor tunggal. Untuk sirkuit sederhana, biaya per komponen hampir berbanding terbalik dengan jumlah komponen, hasil potongan setara semikonduktor dalam paket setara mengandung lebih banyak komponen. Tapi sebagai komponen yang ditambahkan, menghasilkan penurunan lebih dari kompensasi untuk kompleksitas meningkat, cenderung meningkatkan biaya per komponen. Jadi ada biaya minimum pada waktu tertentu dalam evolusi Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

teknologi.Saat ini, hal itu tercapai ketika 50 komponen yang digunakan per sirkuit. Tapi minimum meningkat pesat sementara kurva biaya seluruh jatuh (lihat grafik di bawah). Jika kita melihat lima tahun ke depan, sebidang biaya menunjukkan bahwa biaya minimum per komponen mungkin diharapkan di sirkuit dengan sekitar 1.000 komponen per sirkuit (sirkuit menyediakan fungsi-fungsi tersebut dapat diproduksi dalam jumlah moderat.) Pada tahun 1970, biaya produksi per komponen dapat diharapkan menjadi hanya sepersepuluh dari biaya ini. Kompleksitas untuk biaya komponen minimum telah meningkat dengan laju kira-kira faktor dua per tahun (lihat grafik di halaman berikut) [penekanan saya]. Tentu saja dalam jangka pendek tingkat ini dapat diperkirakan akan terus berlanjut, jika tidak meningkat. Selama jangka panjang, tingkat kenaikan sedikit lebih tidak pasti, meskipun tidak ada alasan untuk percaya tidak akan tetap hampir konstan selama setidaknya 10 tahun. Apa tepatnya Moore maksud dengan "kompleksitas komponen biaya minimal"?Dan apa hubungan antara cacat manufaktur, biaya dan tingkat integrasi?Jawaban untuk kedua pertanyaan adalah sedikit rumit, tapi aku akan melakukan yang terbaik untuk istirahat mereka turun dengan cara yang cukup dimengerti. Salah satu tempat yang baik untuk memulai penjelasan dari frase yang dicetak miring adalah dengan menulis ulang dengan cara yang membongkar itu sedikit: "Jumlah transistor per chip yang menghasilkan biaya minimum per transistor telah meningkat dengan laju sekitar dua faktor per tahun." Ini cara menempatkan itu adalah sedikit lebih baik, namun kalimat tersebut masih mungkin untuk mengurai dengan benar jika Anda tidak memahami beberapa faktor yang mempengaruhi hubungan antara jumlah transistor yang dapat dimasukkan pada sebuah chip dan biaya per keping individu . Bagian berikut ini ditujukan untuk memberikan Anda sebuah apresiasi faktor-faktor, sehingga Anda dapat lebih memahami wawasan asli Moore. Artikel ini pertama kali diterbitkan pada 20 Februari 2003.

Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

Skala ekonomi di bidang manufaktur chip silikon Kebanyakan Ars pembaca sudah tahu bahwa chip dipotong dari wafer silikon, jadi saya akan memulai diskusi kita pada saat ini dalam proses manufaktur.Bawah ini, saya telah menyertakan representasi saya wafer bersama gambaran yang sebenarnya dari sebuah wafer chip. (Wafer di sebelah kanan adalah 0,13 mikron P4 wafer, ruang cetak milik Intel.)

Menggunakan kombinasi kimia dan teknik litograf, fitur (transistor, interkoneksi, dll) dari meninggal setiap (atau "chip") yang tergores di atas wafer. Setelah etsa selesai, chip individu dipotong dari wafer dan dikemas. Titik-titik kuning pada wafer saya sudah ditarik atas cacat tanda, atau tempat di mana semua fitur wafer terukir tidak akan berfungsi dengan baik. Tak perlu dikatakan, setiap chip yang terjadi telah terukir di salah satu cacat ini tidak akan bekerja dan harus dibuang. Dalam gambar saya, ada enam belas chip terukir dalam wafer, empat di antaranya mengandung cacat. Ini berarti bahwa kita harus membuang empat dari enam belas, atau sepenuhnya seperempat dari chip pada wafer ini. Jika wafer ini mewakili semua wafer yang diproduksi proses produksi kami dan kami secara konsisten harus membuang seperempat dari hasil kami, maka cacat ini akan menaikkan biaya. Tanpa membuat perubahan drastis dan mahal untuk proses fabrikasi yang ada, ada dua cara yang jelas untuk memotong kembali pada jumlah chip kita harus membuang, sehingga meningkatkan hasil kita dari tingkat saat ini dari 75%. Cara pertama adalah untuk terus memperbaiki dan mengoptimalkan proses kami dalam rangka untuk mengurangi jumlah cacat per inci persegi di setiap wafer.Tapi sebelum aku melompat ke diskusi tentang penurunan kepadatan cacat, aku harus mengambil waktu untuk mengatur dua parameter dasar dari skenario manufaktur semikonduktor yang saya gambarkan. Ekskursus: wafer ukuran dan fitur ukuran Ketika pembuat semikonduktor chip yang membangun sebuah pabrik fabrikasi baru, biasanya Anda akan melihatnya dilaporkan di dalam pers menggunakan dua angka: ukuran wafer dan ukuran fitur. Ukuran wafer adalah diameter dari wafer yang digunakan dalam proses manufaktur semikonduktor. Untuk fasilitas fabrikasi yang diberikan (atau "keren") ukuran wafer adalah tetap, karena akan biaya begitu banyak uang untuk memperlengkapi kembali proses fab keseluruhan untuk ukuran wafer baru yang Anda mungkin juga membangun fab yang sama sekali baru. Seperti yang Anda duga, semakin besar ukuran wafer, semakin baik, karena Anda dapat memproduksi chip dalam batch yang lebih besar. Namun, wafer memiliki properti yang sangat spesifik yang membuat produsen dari membuat mereka sewenang-wenang besar. Karena cara wafer Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

dibuat, cacat jauh lebih mungkin terjadi dekat tepi wafer dari dekat pusat. Jadi jumlah cacat meningkat saat Anda bergerak ke arah luar dari pusat wafer. Jadi kemajuan teknologi wafer diarahkan pembesaran bahwa "sweet spot" di pusat wafer. Sebagai pembuat semikonduktor menjadi lebih baik dan lebih baik memperbesar sweet spot, mereka mampu membangun generasi-generasi Beatles dengan ukuran wafer yang lebih besar. Yang 8086 itu diproduksi pada wafer berdiameter 50mm, sedangkan Beatles terbaru yang dibangun oleh Intel menggunakan wafer 300mm. Ukuran fitur ukuran fitur terkecil yang peralatan fab bisa etch ke permukaan wafer.Jadi, ketika Anda mendengar bahwa P4 telah pindah ke sebuah "proses 13 mikron," berarti bahwa fitur terkecil yang fab baru P4 bisa etch adalah 13 mikron di seluruh. (Perhatikan bahwa singkatan untuk mikron adalah karakter mu Yunani, yang biasanya ditulis sebagai "u" dalam set karakter ASCII standar. Jadi "13 mikron" = "13u".) Sebuah fitur bisa kawat, transistor, atau beberapa komponen lain seperti sirkuit. Anda biasanya akan melihat istilah "ukuran fitur" dan "ukuran transistor" digunakan secara bergantian, karena fitur yang paling penting pada sebuah sirkuit terintegrasi adalah transistor. Para 8086 memiliki fitur ukuran 3u, ukuran fitur Pentium adalah 0.8u, dan ukuran fitur Pentium 4 saat ini sedang di 0,13. Beatles bahwa Intel saat ini sedang membangun dapat ukuran fitur etch dari 0.09u. Seperti ukuran wafer, ukuran fitur untuk fab diberikan juga tetap untuk kehidupan keren, karena seluruh fab dirancang untuk memproduksi chip dengan ukuran fitur tertentu. Saya akan berbicara lebih banyak tentang fitur ukuran selama artikel ini, tetapi untuk sekarang itu cukup untuk menunjukkan bahwa itu parameter tetap untuk fab tertentu, dan karena itu tidak berubah. Contoh berikut mengasumsikan tunggal, negara-of-the-art-fab dengan ukuran wafer tetap dan fitur ukuran tetap. Membuat prosesor sederhana Sebelum ekskursus di atas, saya mengatakan bahwa ada dua cara yang relatif mudah untuk meningkatkan hasil, salah satunya adalah untuk mengurangi jumlah cacat pada setiap wafer. Jika Anda membaca ekskursus maka Anda tahu bahwa jika kita ingin meningkatkan hasil dari sebuah keren yang ada, ada dua hal yang tidak dapat kita lakukan: meningkatkan ukuran wafer dan / atau mengurangi ukuran fitur. Ada parameter lain yang kita dapat menyesuaikan, meskipun, yang akan memungkinkan kami untuk meningkatkan hasil tanpa membuat perubahan sama sekali untuk fab, parameter yang adalah jumlah chip yang kita etsa pada wafer masing-masing. Mari kita mundur sejenak dan berpura-pura bahwa itu 1975, dan kami telah bertugas dengan memproduksi CPU dasar dari tipe yang diuraikan dalam artikel saya yang berjudul "Memahami Mikroprosesor itu: Bagian I." Secara khusus, kami ingin membangun prosesor dijelaskan pada halaman ini, yang memiliki empat komponen dasar: unit kontrol, dan unit I / O, register, dan unit aritmatika logika (ALU). Kami telah menentukan bahwa pelaksanaan terbaik dari prosesor ini adalah sebagai rangkaian berisi total 10.000 transistor. Kebetulan yang diberikan kemampuan khusus kita fab (kami akan menyebutnya Fab I), setiap chip individu dalam wafer 16-chip yang digambarkan di atas dapat menampung hingga 12.000 transistor. Ini berarti bahwa kita dibayangkan bisa muat seluruh prosesor pada satu chip sebagai salah satu, besar, kompleks, silikon-terukir desain sirkuit. (Dalam desain prosesor berbicara, adalah "transistor menghitung" dan "kompleksitas" praktis sinonim Sebuah sirkuit dengan banyak transistor adalah kompleks, sementara beberapa sirkuit dengan sederhana..) Jika kita memilih agar sesuai dengan prosesor keseluruhan pada satu chip, kami akan harus Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

menghadapi kenyataan bahwa kita akan membuang seperempat dari hasil kita karena cacat. Itu banyak silikon terbuang, dan kami tahu kami bisa berbuat lebih baik. (Sebenarnya, di dunia nyata hal 75% adalah hasil yang cukup terhormat. Tapi beruang dengan saya untuk kepentingan contoh.) Pilihan lain akan menerapkan prosesor, yang merupakan salah satu sirkuit kompleks besar, karena empat chip terpisah kira-kira sama ukuran / kompleksitas (~ 2.500 transistor per chip) yang terhubung bersama-sama pada papan sirkuit cetak (PCB).

Mengapa kita ingin menggunakan empat chip yang lebih kecil untuk membuat prosesor bukan hanya satu satu besar? Lihatlah gambar berikut, yang menunjukkan wafer yang sama dengan pola cacat yang sama. Sekarang, bagaimanapun, wafer memiliki empat kali lebih banyak chip (atau 64 chip total), masing-masing dapat berisi hingga seperempat jumlah transistor (transistor atau 3.000 total) sebagai asli wafer kami enam belas-chip. Dengan enam puluh empat chip per wafer, masih ada empat chip yang rusak yang harus dibuang. Tapi karena sekarang setiap wafer menghasilkan empat kali lebih banyak chip hasil keseluruhan kami telah naik dari 75% menjadi 94% - perbaikan yang ditandai. Dengan membuat chip individu yang lebih kecil, kita dapat mengukir wafer silikon dalam cara yang membatasi jumlah silikon terbuang disebabkan oleh cacat tunggal. Kelemahan ini desain prosesor empat-chip bahwa kemasan setiap chip individu biaya jumlah nonsepele. Bahkan, seluruh titik menggunakan "sirkuit terpadu" adalah bahwa banyak sirkuit mengintegrasikan komponen pada sebuah keping silikon memungkinkan kita biaya yang lebih rendah dengan mengurangi jumlah kemasan dan lainnya papan-tingkat logika yang lain akan diperlukan untuk membangun sirkuit yang sama dari komponen terpisah pada PCB. Dengan bergerak dari desain single-chip untuk desain empat-chip, kita sudah sekitar empat kali lipat biaya kemasan. Pada akhirnya, analisis kami memberitahu kita bahwa pada saat kita memperhitungkan biaya kemasan meningkat seiring dengan biaya PCB yang empat chip akan beristirahat, biaya desain empat-chip sebagai banyak untuk membuat sebagai desain chip tunggal . Dengan kata lain, kemasan dan biaya integrasi tingkat papan terkait dengan bangunan prosesor sebagai empat chip yang terpisah berubah menjadi setinggi biaya harus membuang seperempat dari hasil desain prosesor chip tunggal.

Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

Rebalancing semua variabel Apa yang sekarang kita harus dilakukan adalah kembali ke papan gambar dan menyeimbangkan kembali semua variabel - jumlah chip per wafer, hasil, dan biaya tambahan yang melekat dalam solusi multi-chip - untuk datang dengan jumlah yang optimal , ukuran dan kompleksitas chip individu dalam desain prosesor kami yang membuat untuk biaya terendah prosesor secara keseluruhan.Dengan kata lain, di antara ekstrem dari desain single-komponen yang sangat terintegrasi namun boros yang menempatkan semua 10.000 transistor pada satu chip besar / kompleks dan desain multi-komponen kurang terintegrasi tapi lebih mahal yang mendistribusikan transistor antara empat chip kecil / sederhana diikat bersama-sama pada PCB, ada beberapa chip dan tingkat kompleksitas per chip yang biaya setidaknya untuk membuat? Pada akhirnya, kita mencoba untuk memutuskan cara paling efektif dan paling boros untuk partisi 10.000 transistor dalam desain prosesor kita di antara satu atau lebih chips. Apa tingkat integrasi memberikan kita paling bang untuk uang kita?

Pada gambar di atas, bar biru merupakan biaya yang berkaitan dengan hasil rendah. Jadi, sebuah bar yang lebih tinggi = biaya yang lebih tinggi = hasil buruk, dan sebuah bar yang lebih rendah = biaya yang lebih rendah = hasil yang lebih baik. Demikian pula, bar merah mewakili biaya kemasan. Sehingga Anda dapat melihat bahwa sebagai biaya yang terkait dengan hasil yang buruk naik, biaya kemasan turun, dan sebaliknya. Mari kita mengatakan bahwa insinyur kami melakukan matematika, dan mereka mengetahui bahwa tingkat optimal integrasi yang Bests saldo biaya kemasan dengan hasil yang dapat dicapai dengan menggunakan wafer 36-chip. Jika setiap chip pada wafer enam belas-chip bisa menampung hingga 12.000 transistor, maka dengan asumsi wafer yang sama dan ukuran fitur setiap chip pada wafer 36chip dapat menampung sekitar 5.333 transistor.

Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

Dengan membelah 10.000 prosesor desain kami di dua transistor-transistor yang terpisah 5.000 chip, maka kita dapat membuat pekerjaan wafer 36-chip.

Sekali lagi, empat dari chip yang rusak, tetapi dengan tiga puluh enam chip per wafer hasil kami adalah 89% terhormat. Tidak sebagus 96%, tapi cukup dari peningkatan lebih dari 75% untuk membuat desain dua-chip berharga.

Dalam gambar di atas, hasil dan biaya kemasan menyeimbangkan untuk memberikan biaya terendah secara keseluruhan. Untuk jumlah titik contoh ini: kerapatan cacat proses manufaktur kami, dalam kombinasi dengan kemasan dan papan-tingkat biaya integrasi, mendikte bahwa 5.333 transistor per chip adalah tingkat Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

optimal kompleksitas untuk komponen biaya minimum untuk ini keren tertentu, dengan ukuran wafer tertentu, ukuran fitur, dan biaya kemasan. Ini adalah jumlah bahwa Moore, dalam kutipan "Biaya dan kurva" dengan yang saya mulai bagian ini, diperkirakan akan berlipat ganda setiap tahun atau sehingga kemajuan dalam memimpin fabrikasi teknologi untuk pembangunan tahunan baru, negara-of-the-art Beatles . Mari kita melihat sebuah grafik yang menunjukkan bagaimana skala ekonomi dalam pekerjaan integrasi untuk fab hipotetis kami:

Perhatikan bagaimana biaya papan-tingkat integrasi dan kemasan chip menjaga biaya tinggi untuk tingkat rendah integrasi (misalnya empat-chip desain CPU kita). Seperti kita mengkonsolidasikan lebih banyak dan lebih dari komponen sirkuit ke satu mati, kami dapat mengurangi biaya kemasan dan dengan demikian mengambil keuntungan dari integrasi ekonomi dari skala. Oleh karena itu arah kurva biaya integrasi biaya / mulai mencelupkan ke bawah dengan meningkatnya integrasi. Namun, di beberapa titik efek dari tendangan cacat kepadatan dan sampah hasil kita; ini mulai mendorong biaya segera kembali. Untuk setiap keren dengan ukuran wafer yang diberikan dan ukuran fitur yang diberikan, kita ingin menemukan titik terendah pada kurva biaya / integrasi - titik di mana kita masih dapat menikmati manfaat pemotongan biaya integrasi dan masih mendapatkan hasil yang dapat diterima. Dalam contoh kita, ini titik minimum terjadi menjadi 5.333 transistor per chip. Dan apakah kita membangun fab baru dengan wafer yang lebih besar, ukuran fitur yang lebih kecil dan cacat lebih sedikit per wafer, Moore menunjukkan bahwa kita cukup mungkin berharap untuk dapat melakukannya dengan cara yang ganda nomor ini.

Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

Abstraksi biaya / integrasi Sekarang mari kita lihat Moore "Biaya dan kurva" grafik asli, yang dirujuk dalam tanda kurung dalam kutipan di awal artikel ini:

Perhatikan bagaimana perut biaya / integrasi dips kurva yang lebih rendah setiap tahun sebagai Beatles baru yang dibangun dengan menggunakan teknologi proses terbaru. Ini adalah pawai tahunan bawah titik ini kurva terendah bahwa Moore paling tertarik dan yang benar-benar bertanggung jawab atas fenomena sosial / psikologis / industri yang adalah "Hukum Moore." Pada akhirnya, jumlah transistor per chip yang membentuk titik terendah dari kurva setiap tahun ini adalah kombinasi dari beberapa faktor utama (dalam urutan penurunan dampak): Jumlah maksimum transistor per inci persegi, (atau, secara bergantian dimasukkan, ukuran transistor terkecil yang dapat etch peralatan kami), Ukuran wafer Rata-rata jumlah cacat per inci persegi, Biaya yang berkaitan dengan memproduksi beberapa komponen (biaya kemasan yaitu, biaya mengintegrasikan beberapa komponen ke PCB, dll) Perbaikan dalam teknologi chipmaking fokus pada semua faktor ini dalam rangka untuk membawa kita tingkat yang lebih tinggi integrasi dengan biaya rendah.Pada bagian berikutnya dari artikel, kita akan berbicara tentang berbagai hal yang dapat kita lakukan dengan tingkat integrasi yang lebih tinggi. Lebih kecil, lebih murah, lebih dapat diandalkan, dan di mana saja Pada titik ini saya harus kembali ke grafik di awal artikel, tradisional "Hukum Moore" grafik yang menunjukkan kepadatan transistor dua kali lipat setiap tahunnya. Grafik ini penting karena menunjukkan faktor utama - ukuran fitur menyusut - mengemudi kurva biaya / integrasi ke bawah. Dengan kata lain, grafik ini memberikan latar belakang untuk biaya / grafik integrasi, menunjukkan salah satu faktor yang membuatnya berfungsi. Sangat penting untuk memahami bahwa kurva biaya / integrasi adalah salah satu yang Moore paling tertarik, karena kurva ini yang lebih lengkap mengungkapkan tren yang akan mengarah pada jenis murah, daya komputasi di Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

mana-mana bahwa Moore diprediksi bakal mengubah cara kita hidup dan bekerja. Bahwa biaya rendah dan ketersediaan luas adalah kepeduliannya terbukti dalam kartun ia ditempatkan di bagian atas halaman 3 dari kertas.

Kartun ini menunjukkan seorang salesman menjajakan komputer komoditas kecil dari jenis yang sama kios yang tetangganya gunakan untuk kosmetik dan barang-barang lainnya elang lainlain. Baik atau kertas kartun menawarkan sesuatu seperti visi "komputasi kinerja tinggi" bahwa sekarang kita hubungkan dengan Hukum Moore. Tidak disebutkan dalam makalah Moore simulasi, enkripsi, atau salah satu dari segudang aplikasi yang lain angka sirkuit terpadu telah merevolusi. Di belakang, kita dapat melihat bahwa kinerja komputasi meningkat tersirat dalam tren Moore melihat, namun perhatian sendiri adalah untuk menunjukkan bahwa sirkuit elektronik dari semua jenis akan memiliki biaya yang lebih rendah, keandalan yang lebih tinggi, dan bola aplikasi yang lebih luas jika mereka dapat terintegrasi ke irisan kecil dari silikon. Abstraksi biaya / integrasi Sebelum saya beralih ke topik baru, saya harus menunjukkan sesuatu tentang biaya Moore / grafik integrasi yang mudah diabaikan. Dalam contoh di atas, kurva biaya / integrasi yang kami kembangkan itu khusus untuk keren khusus kita, dengan ukuran wafer, ukuran fitur, dan kepadatan cacat. Beatles dibangun oleh pembuat semikonduktor lainnya akan memiliki kurva sendiri, berdasarkan keterangan dari masing-masing proses. Apa kurva pada grafik mewakili Moore, kemudian, adalah sebuah abstraksi, atau semacam rata-rata dari kurva dari Beatles yang berbeda yang mewakili keadaan seni pada suatu tahun tertentu. Bahkan meskipun mereka abstraksi dari negara tahunan dari seluruh industri, kurva Moore masih bekerja karena beberapa faktor utama, yang paling penting dari yang tercantum di atas, merupakan kendala dalam setiap orang pada umumnya beroperasi. Mengapa industri-lebar keseragaman faktor ini? Pertama, kebutuhan dasar dari semua pembuat semikonduktor untuk tetap kompetitif dengan menjaga biaya mereka / kurva integrasi sebanding dengan pesaing mereka berarti bahwa perbaikan dalam faktor-faktor ini diterapkan dalam setiap Beatles baru dibangun. Kedua, membangun Beatles baru dengan fitur baru dan ukuran wafer biaya banyak uang sehingga tak seorang pun ingin melakukannya sebelum benar-benar diperlukan untuk mempertahankan daya saing. Tapi ketika satu perusahaan membangun fab baru atau kelompok Beatles dengan ukuran fitur yang lebih kecil, orang lain merasakan tekanan untuk bergerak maju, juga.Inilah sebabnya mengapa analis dapat berbicara secara umum tentang "transisi ke ukuran 0,13 mikron fitur" atau "transisi ke ukuran wafer 300mm" sebagai sesuatu yang terjadi sekaligus seluruh industri. Pada akhirnya, semua faktor yang tercantum di atas, tidak hanya menyusut ukuran fitur, perlu Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

diingat ketika berpikir dan berbicara tentang Hukum Moore.Menempatkan kepadatan transistor dalam konteks yang tepat biaya mereka / integrasi dapat menjaga kita dari salah membaca Hukum Moore dan dampaknya pada mikroprosesor, memori, dan sirkuit terpadu lainnya. Bagian selanjutnya akan menguraikan beberapa efek tersebut, khususnya yang berkaitan dengan mikroprosesor. Ekskursus: angka dalam contoh saya palsu Jika Anda berhenti dan melakukan matematika, Anda akan melihat bahwa 16 chip / wafer x 12.000 transistor / chip = 192.000 transistor / wafer. Jika setiap wafer adalah 2 inci (~ 50mm) di diameter, yang jauh lebih kecil daripada inci ~ 12 (300mm) wafer digunakan hari ini, tapi tentang ukuran yang tepat untuk 1975, kemudian dengan cara saya memiliki chip diletakkan dalam kotak yang sempurna ini menghasilkan ukuran mati 312mm ^ 2. Ukuran mati adalah terlalu besar untuk era ini, tapi tentang tepat untuk Pentium asli. Ini berarti bahwa baik transistor saya sangat besar atau mereka sia-sia tersebar di seluruh chip.Perhatikan bahwa jika mantan itu benar, ukuran fitur untuk chip saya akan lebih dari 100 mikron, tentang urutan besarnya lebih besar dari 6 mikron ukuran fitur dilihat pada tahun 1974 dan 3 ukuran fitur mikron dilihat pada tahun 1976. Singkatnya, sebagian besar nomor saya di bagian ini (jumlah chip per wafer, jumlah transistor per chip, dll) yang cukup banyak benar-benar palsu dan melakukan lebih untuk tujuan ilustratif. 10.000 transistor untuk prosesor sederhana adalah tidak terlalu buruk untuk 1975, tapi 16 chip per wafer jauh terlalu rendah. Dekat dengan 100 chip per wafer akan lebih sesuai dengan realitas. Jika Anda ingin bilangan real, halaman ini memiliki tabel yang menunjukkan perkembangan garis prosesor Intel dalam hal jumlah transistor dan ukuran fitur minimum. Halaman ini juga memiliki informasi rinci, dan memberi Anda mati ukuran untuk sebagian besar model yang terdaftar. Bagian II: Pengaruh Hukum Moore Dalam bagian ini artikel yang saya ingin fokus pada efek perbaikan dalam biaya / integrasi, khususnya dalam hal kemajuan dalam ukuran fitur. Untuk membantu diskusi kita, saya pertama kali akan memperkenalkan tipe baru diagram. Pada gambar di bawah ini, saya telah membagi mati CPU ke blok persegi transistor.

Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

Jika kita mengambil chip di bawah ini untuk menjadi implementasi chip tunggal dari 10.000transistor prosesor kami dari Bagian I, kemudian masing-masing 36 kotak akan memiliki, katakanlah, 300 transistor di dalamnya.

Sebagai bagian ini berkembang, saya akan menyusut dan / atau memperluas ukuran kotak untuk menggambarkan menyusut dalam ukuran fitur. Demikian pula, saya akan menambahkan kotak baru untuk menggambarkan peningkatan jumlah transistor pada mati. Salah satu pilihan untuk ukuran fitur yang lebih kecil: fungsionalitas tambahan Untuk melanjutkan contoh dari bagian sebelumnya, katakanlah kita membangun sebuah merek baru keren, disebut Fab II, dengan ukuran wafer yang sama dan kepadatan cacat yang sama, namun dua kali lipat densitas transistor Fab I. Hal ini akan memungkinkan kita untuk menempatkan seluruh prosesor kami pada sebuah chip tunggal dengan menggunakan 36-chip wafer yang sama yang kita sebelumnya digunakan untuk membuat versi dua komponen. Masing-masing dari 36 chip sekarang akan mampu menampung 10.666 transistor, yang cukup untuk 10.000-transistor prosesor implementasi kami. Menggandakan densitas transistor memungkinkan kita terus menghasilkan yang sama sekaligus memotong biaya kemasan kami di setengah, karena pas dua kali transistor dalam jumlah yang sama ruang berarti kita tidak lagi perlu untuk mengimplementasikan prosesor sebagai dua, komponen secara terpisah dikemas. Menempatkan fungsionalitas lebih ke dalam jumlah yang sama ruang mati adalah salah satu cara yang paling terlihat bahwa Hukum Moore telah dieksploitasi. Pada kenyataannya, ini adalah salah satu dari dua hal yang kebanyakan orang di pers bicarakan ketika mereka mengatakan hal-hal seperti, "ganda Hukum Moore daya komputasi" setiap 18-24 bulan. (Yang lain dari ini adalah peningkatan kecepatan clock, yang akan kita bahas dalam beberapa saat.) Jika Anda membaca artikel saya pada isu RISC vs CISC, Anda akan ingat bahwa aku diuraikan tren historis menuju tingkat yang lebih tinggi integrasi dalam prosesor desain. Cerita saya dimulai dengan prosesor awal seperti yang di contoh kita, yang diimplementasikan sebagai beberapa chip pada papan sirkuit.Hukum Moore akhirnya diizinkan semua bagian dari CPU (register, ALU, dll) untuk ditempatkan pada single die. Tahap berikutnya dalam pembangunan adalah penambahan fungsionalitas lebih, dalam bentuk lebih banyak jenis unit eksekusi. Misalnya, di 286 - dan 386-x87 PC berbasis sistem Intel floating-point hardware ada chip terpisah pada motherboard. 486DX membawa hardware yang di-mati. Demikian pula, SIMD hardware mulai di beberapa workstation sebagai chip terpisah, dan kemudian pindah on-chip ketika Sun memperkenalkan VIS ke baris UltraSPARC. Dan tentu saja, kita tidak bisa melupakan penambahan ALU kedua untuk Pentium, prosesor superscalar sehingga pertama Intel. Mendorong contoh kita lebih jauh, mari kita berkata bahwa kita telah membangun sebuah keren bahkan lebih baru, Fab III, dengan densitas transistor lebih tinggi.Karena seluruh prosesor kita sudah pada satu chip, kita sekarang dapat mempertimbangkan memperluas kemampuannya dengan Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

menambahkan fungsionalitas lebih ke dalam bentuk perangkat keras floating-point. Diagram berikut menunjukkan integrasi baru floating-point perangkat keras eksekusi, serta baru register floating-point, ke dalam jumlah yang sama ruang mati sebagai CPU dasar yang dihasilkan oleh Fab II:

Selain floating-point dan SIMD hardware, cache L1 juga pindah-mati dalam prosesor paling modern. Dan dalam kebanyakan kasus, cache L2 telah pindah-mati, juga. Pada beberapa titik di sekitar penambahan L1 cache, menjadi jelas bahwa Hukum Moore telah memberikan desainer CPU lebih banyak transistor per inci persegi daripada mereka tahu apa yang harus dilakukan dengan. Jadi masalah yang dihadapi insinyur perlahan-lahan berubah dari, "bagaimana saya biaya yang paling efektif cocok untuk semua transistor yang saya butuhkan untuk desain saya ke jumlah terkecil chip" untuk "bagaimana cara terbaik mengambil keuntungan dari besar transistor fab saya perchip anggaran. " Saya sudah menunggu sampai titik ini dalam artikel untuk menggunakan "anggaran transistor" panjang karena saya ingin mempekerjakan pergeseran dalam kosa kata untuk mengkomunikasikan pergeseran pemikiran yang telah mulai terjadi. Anggaran transistor melonjak telah menciptakan satu set baru tantangan desain prosesor, sebagian besar berpusat di sekitar apa yang bisa dan harus diletakkan pada-mati. Saya katakan "bisa dan harus," karena pada titik ini tidak lagi jelas bagaimana terbaik untuk menggunakan peningkatan integrasi untuk meningkatkan kinerja pada dunia nyata kode. Tapi aku akan mencakup isu-isu ini secara lebih rinci dalam bagian terakhir dari artikel ini, jadi biar tidak maju dari diriku sendiri. Eksekusi superscalar, on-die floating point hardware dan on-die hardware SIMD semua memberikan contoh penambahan fungsionalitas meningkatkan kinerja ke prosesor mati. Jadi tidak hanya memiliki penambahan fungsionalitas untuk mati prosesor penurunan biaya kemasan, tetapi juga secara signifikan meningkatkan kinerja prosesor. Fakta ini, lebih dari apa pun, yang bertanggung jawab atas kesalahan persepsi gigih bahwa Hukum Moore hanya sekitar "kinerja komputasi." Hal ini dapat tentang kinerja, tetapi, seperti akan kita lihat pada dua bagian berikutnya dari artikel, tidak harus. Mengurangi ukuran mati Penurunan kepadatan transistor dari Fab Fab II ke III akan mampu kita pilihan lain di samping penambahan fungsionalitas lebih ke jumlah yang sama ruang mati. Sebaliknya, kita hanya bisa mengurangi ukuran mati prosesor kami. Manfaat yang paling penting dari ukuran mati berkurang, selain dari hasil meningkat yang kami dapatkan dari wafer kami, berasal dari kenyataan bahwa silikon kurang per keping berarti konsumsi daya yang lebih kecil per keping.Berikut adalah diagram yang menunjukkan dua versi yang berbeda Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

dari prosesor dasar kita, satu dengan fitur yang lebih besar dan ukuran mati, dan satu dengan fitur yang lebih kecil dan ukuran mati.

Mengabaikan bar frekuensi untuk saat ini, saya sudah mencoba untuk menggambarkan dengan cara yang sangat umum prinsip dasar bahwa konsumsi daya chip adalah langsung terkait dengan ukuran mati nya. Yang lebih milimeter persegi silikon yang menempati desain, semakin besar kekuatan mengkonsumsi.Oleh karena itu penurunan ukuran fitur dapat langsung diterjemahkan ke dalam penurunan konsumsi daya, karena chip yang lebih kecil adalah sebuah chip yang lebih efisien energi. Sangat penting untuk dicatat bahwa kemasan lebih banyak transistor ke dalam unit yang sama ruang meningkatkan kepadatan daya dari chip tersebut, karena ada lebih sirkuit elektronik bekerja jauh dan kekuasaan mengkonsumsi dalam jumlah yang sama ruang. Namun, menyusut ukuran mati adalah lebih dari cukup untuk mengkompensasi efek peningkatan daya kepadatan di atas semua disipasi daya chip. Sekarang, saya mengatakan ukuran die lebih kecil dapat berarti lebih sedikit daya, karena konsumsi daya yang rendah bukan satu-satunya pilihan bahwa penurunan ukuran mati affords. Konsumsi daya juga terikat langsung ke frekuensi clock prosesor tersebut. Karena semua overclocker tahu, kecepatan clock yang lebih tinggi membutuhkan daya lebih. Jadi jika Anda mengurangi ukuran mati chip tetapi tidak memiliki kepentingan dalam melihat konsumsi daya berkurang, maka sebagai gantinya Anda dapat menjalankannya pada frekuensi yang lebih tinggi untuk jumlah yang sama kekuasaan.

Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

Singkatnya, mengurangi ukuran fitur memberi kita dua pilihan: satu adalah untuk menambahkan fungsionalitas lebih (atau kompleksitas) ke mati dan yang lain adalah untuk mengurangi ukuran mati sambil menjaga fungsi yang sama / kompleksitas. Haruskah kita memilih untuk mengurangi ukuran mati prosesor, hal ini memberi kita dua pilihan lebih lanjut: meningkatkan kecepatan clock prosesor atau lebih rendah disipasi daya (atau beberapa kombinasi dari kecepatan clock meningkat dan disipasi daya yang rendah). Frekuensi dan disipasi daya: peringatan dan nuansa Tinjauan atas adalah ditujukan untuk memberikan Anda merasa sangat umum untuk hubungan antara ukuran mati, ukuran fitur, konsumsi daya, dan frekuensi.Ada banyak, banyak lagi faktor yang mempengaruhi bagaimana hal ini berinteraksi, tetapi untuk menjelaskan mereka semua akan membutuhkan artikel lain lebih lama daripada yang sekarang. Namun, saya harus memperjelas gambar di atas dengan menunjukkan bahwa Anda tidak perlu harus mati penurunan ukuran dalam rangka untuk meningkatkan frekuensi operasi.Perbaikan dalam produksi wafer silikon, menurunkan fitur ukuran, teknologi daya pada-chip manajemen, perbaikan dalam tata letak sirkuit, dan jenis lain dari kemajuan teknik memungkinkan untuk meningkatkan frekuensi prosesor meningkat bahkan ketika ukuran mati. Bahkan, mati ukuran untuk CPU telah naik tipis pada tingkat ~ 7% per tahun sejak 1970, bahkan seperti kecepatan clock telah melalui atap. Hal ini terutama karena, ketika diberi pilihan antara menambahkan fungsionalitas untuk chip dan membuatnya lebih hemat daya, desainer CPU selalu, sampai sangat baru-baru ini, memilih fungsionalitas tambahan. Dalam keluarga prosesor tertentu, seperti PIII atau G4, misalnya, fitur ukuran menyusut sering mengarah ke mati menyusut dan penurunan disipasi daya. Tapi ketika desainer prosesor harus duduk untuk memetakan CPU generasi berikutnya, mereka berpikir historis bukan dari Watt tapi MIPS (jutaan instruksi per detik). Dan meningkatkan MIPS selalu berarti menemukan cara terbaik untuk memanfaatkan anggaran transistor meningkat. Yang sering terjadi dengan desain CPU baru adalah bahwa arsitek yang menambahkan fungsionalitas sehingga balon ukuran mati luar walau pun berkurang dalam ukuran fitur. Untuk memahami bagaimana ini bisa terjadi, penting untuk mengingat titik ekskursus pertama 'tentang peningkatan yang stabil dalam ukuran wafer dan penurunan kepadatan cacat. Meningkatkan jumlah chip per wafer bukan satu-satunya cara untuk memanfaatkan peningkatan ukuran wafer. Anda juga dapat hanya membuat semua chip yang lebih besar, sehingga jumlah chip per wafer tetap sama bahkan sebagai wafer semakin besar. Jika kerapatan cacat menurun bersamaan, maka hasil tetap sama. Hasil akhirnya adalah bahwa penurunan ukuran fitur tidak satu-satunya faktor yang memungkinkan Anda untuk pak transistor lebih ke satu chip - meningkatkan ukuran wafer bekerja dengan baik, jika Anda bersedia untuk membuat setiap chip yang lebih besar dan lebih haus kekuasaan. Tidak mengherankan, konsumsi daya prosesor 'telah meningkat bersama dengan ukuran mati mereka. Selanjutnya, karena kepadatan transistor meningkat, kerapatan daya telah meningkat juga. Hasil akhir dari kombinasi peningkatan kerapatan daya dan meningkatkan ukuran mati berarti bahwa CPU yang cepat menabrak "dinding kekuasaan."

Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

Bagian III: Masa depan Hukum Moore Jika kita mengambil sebagai mengingat bahwa Hukum Moore akan terus tahan selama satu dekade lagi, maka kita dapat bertanya tentang kendala besar yang akan membentuk masa depan bagaimana meningkatkan kepadatan transistor dieksploitasi oleh vendor sistem di berbagai pasar. Ada tiga kendala utama yang segera muncul dalam pikiran saya, dan saya akan membahasnya dalam bagian terakhir ini. Kendala pertama adalah "kekuatan dinding" yang disebutkan di atas. Kerapatan daya tidak bisa terus meningkat tanpa batas. Pada titik tertentu, pendinginan aktif akan diperlukan untuk semua desain CPU baru jika arsitek melanjutkan kursus ini mereka menambahkan fungsionalitas lebih dan lebih untuk single die.Selanjutnya, pendinginan aktif sendiri mengkonsumsi daya, sehingga hal ini akan memperburuk masalah dengan konsumsi daya yang sudah mulai menyebabkan sakit kepala di industri. Produsen semikonduktor saat ini mencoba berbagai pendekatan yang bertujuan untuk menurunkan kerapatan daya dan disipasi daya dalam sirkuit terpadu, dan fakta ini merupakan daerah utama penelitian dalam industri sekarang. Tapi salah satu perubahan yang sudah mulai terjadi adalah bahwa sistem vendor yang memilih untuk memanfaatkan Hukum Moore tidak dengan menambahkan fungsionalitas lebih ke chip masing-masing tapi dengan membuat chip yang lebih kecil yang dapat bersekongkol melawan bersama-sama melalui papan-tingkat dan jaringan-tingkat integrasi. Pemikiran baru di antara beberapa vendor, terutama IBM, adalah bahwa kelompok yang lebih kecil, sederhana, murah, chip lebih hemat energi dikelola melalui kombinasi perangkat lunak / perangkat keras yang dapat melakukan alokasi sumber daya yang dinamis menawarkan alternatif yang unggul ke "lebih besar, lebih cepat, lebih panas "chip tunggal paradigma bahwa industri secara historis telah beroperasi di bawah. Untuk kembali ke biaya Moore / kurva integrasi untuk sesaat, penting untuk dicatat label pada sumbu y: "Manufaktur Komponen Biaya Relatif /." Saya menekankan kata "manufaktur," karena kurva Moore tidak memperhitungkan biaya yang berkaitan dengan sistem-tingkat, integrasi dan pemeliharaan sehari-hari. Setelah tiga terakhir jenis biaya yang diperhitungkan, tingkat integrasi rendah (= kepadatan transistor lebih tinggi + chip individu yang lebih kecil) mulai terlihat jauh lebih menarik bagi perusahaan-perusahaan seperti IBM yang berada dalam bisnis penjualan yang lengkap software-hardware sistem (atau " vertikal solusi "). Sekali lagi, penting untuk mengakui bahwa paradigma komputasi terdistribusi merupakan cara alternatif untuk memanfaatkan Hukum Moore.Kepadatan transistor menyusut adalah apa yang memberikan kekuatan chip lebih kecil, lebih murah, dan lebih rendah dengan jumlah yang sama kinerja sebagai besar mereka, lebih mahal, pendahulu lapar lebih kekuasaan. Jadi perusahaan yang memutuskan untuk menginstal rak berkerumun "blade" server di tempat salah satu bagian monolitik perangkat keras server ini tidak berarti "memilih keluar dari Hukum Moore." Mereka hanya memilih untuk mengambil keuntungan dari itu dalam cara yang berbeda. Kendala kedua yang akan membentuk cara Hukum Moore diterapkan adalah dataran tinggi saat ini permintaan untuk tenaga kuda lebih banyak jumlah angka.Hal ini sering mengatakan bahwa bisnis yang paling dan aplikasi konsumen, dengan pengecualian beberapa permainan, akan berjalan cukup baik pada sistem PIII 1GHz. Intel telah menginvestasikan sedikit uang dalam penelitian dan pengembangan yang bertujuan datang dengan pasar massal menggunakan daya komputasi meningkat, tetapi ada saat ini belum ada "killer app" di cakrawala yang benar-benar menuntut P4 terbaru. Harapan terbaik untuk massa-pasar penjualan multi-GHz prosesor desktop terletak pada industri game, tapi masih harus dilihat jika segmen ini bisa tumbuh cukup cepat untuk membuat Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A

permintaan konsumen yang cukup untuk jenis prosesor yang Intel akan mampu membangun dengan Beatles baru 90nm. Firasat saya adalah bahwa efek ini kendala kedua akan sangat dikurangi oleh tren komputasi terdistribusi saya dijelaskan di atas. Ini tidak berarti bahwa orang benar-benar menginginkan kekuatan komputasi kurang - mereka hanya ingin kurang dari itu di satu tempat. Alih-alih CPU 200 raksasa juta-transistor pada desktop mereka, mereka akan ingin 500 juta transistor tersebar di laptop, desktop, PDA, dan beberapa jenis dpt dipakai. Selanjutnya, mereka akan ingin semua 500 juta transistor untuk menjadi seperti murah dan energi seefisien mungkin. Ini cara memanfaatkan Hukum Moore, kemudian, membawa kita kembali ke visi awal Moore murah, komputasi di manamana. Kendala ketiga dan terakhir yang akan membentuk Hukum Moore adalah tantangan terkait dengan pencampuran jenis yang berbeda jauh dari sirkuit pada single die. Moore meramalkan masalah ini sendiri, tetapi revolusi informasi, dengan nafsu rakus untuk sirkuit digital, terus masalah di pinggiran sampai munculnya sangat baru komputasi mobile. Komputasi mobile menuntut lebih banyak fungsi ditambahkan ke single die, tapi tidak untuk tujuan meningkatkan kinerja. Sebaliknya, sebuah IC komputasi mobile yang sempurna akan menggabungkan memori nonvolatile, memori volatile, CPU, dan beberapa jenis kemampuan nirkabel (Bluetooth, 802.11b, 802.11g, GSM, dll) pada single die.Jenis sirkuit yang melaksanakan fungsi masing-masing begitu berbeda sehingga mereka sangat sulit untuk mengintegrasikan pada substrat silikon. Beberapa vendor menghadapi tantangan kepala-on dengan mencoba untuk mengintegrasikan mereka tetap, sementara yang lain mencari untuk teknologi kemasan baru yang menggabungkan beberapa chip dengan beberapa fungsi ke dalam satu modul. Manakah dari kedua pendekatan akhirnya akan menang masih harus dilihat, tetapi dapat dipastikan bahwa tuntutan aneh dari ruang komputasi mobile akan memiliki hanya sebagai banyak dampak pada cara yang Hukum Moore adalah dimanfaatkan sebagai tuntutan server dan pasar desktop telah memiliki dalam dua dekade terakhir.

Bibliografi dan bacaan lebih lanjut IC Pengetahuan, Sejarah Sirkuit Terpadu Peter Dunn, Semiconductor Manufacturing Intel, Mikroprosesor Panduan Referensi Cepat Intel, Intel Museum: Sejarah Mikroprosesor yang Ilkka Tuomi, The Lives dan Kematian Hukum Moore, Pertama Senin, vol. 7, Edisi 11 (November 2002).

Tugas Aorkom Moore's Law By: Bima Satrya Latgatama (11043076) kelas A