I. Tujuan percobaan
1. Mengerti dan memahami sifat dan operasional decoder dan encoder
2. Mengerti dan memahami sifat dan operasional JK flip flop
3. Mengerti dan memahami sifat dan operasional paralel to serial shift
register
Apabila salah satu dari ke-4 saluran input aktif maka encoder akan
menghasilkan kode biner sesuai dengan salurannya. Apabila lebih dari satu saluran
input diaktifkan/semua maka outputnya tidak dapat didefinisikan. Untuk kondisi
seperti ini, kita dapat mengganggap “don’t care” tetapi pada umumnya hal ini dapat
diatasi dengan mengggunakan priority encoder.
Priority encoder adalah rangkaian encoder yang memiliki fungsi prioritas.
Hal ini berarti, jika dua atau lebih input sama dengan 1 pada saat yang sama, input
yang memiliki subscript number yang tinggi adalah mempunyai prioritas yang
tinggi.
Sebagai contoh jika D3 adalah 1 berapapun saluran input yang lain maka
outputnya adalah 3 yaitu 11. Jika semua input 0, maka tidak ada input yang valid.
Untuk mendeteksi situasi ini maka kita membuat output ke 3 dengan nama V. V =
0 jika semua input adalah 0 dan bernilai 1 jika inputnya sesuai dengan situasi pada
tabel kebenaran.
Dengan menggunakan tabel kebenaran dan K-map (gambar 3.6) kita akan
mendapatkan fungsi boolean 4-input (or 2-bit) priority encoder, sebagai berikut:
X = D2 + D3
Y = D3 + D1D’2
V= D0 + D1 + D2 + D3
Dengan demikian akan dihasilkan rangkaian logika untuk 2 bit priority encoder
seperti yang ditunjukkan pada gambar 3.6
Encoder dalam contoh ini adalah encoder desimal ke BCD (Binary Coded
Decimal) yaitu rangkaian encoder dengan input 9 line dan output 4 bit data BCD.
Dalam mendesain suatu encoder kita harus mengetahui tujuan atau spesifikasi
encoder yang diinginkan yaitu :
1. Membuat tabel kenenaran dari encoder yang ingin dibuat
2. Membuat persamaan logika encoder yang diinginkan pada tabel kebenaran
menggunakan K-Map
3. Mengimplemenstasikan persamaan logika encoder dalam bentuk rangkaian
gerbang logika digital
III.3 Flip-flop
Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu
bit secara semi permanen sampai ada suatu perintah untuk menghapus atau
mengganti isi dari bit yang disimpan. Prinsip dasar dari flip-flop adalah suatu
komponen elektronika dasar seperti transistor, resistor dan dioda yang dirangkai
menjadi suatu gerbang logika yang dapat bekerja secara sekuensial. Nama lain dari
flip-flop adalah multivibrator bistabil.
Gambar 3.8 Keluaran dari Pembangkit Pulsa yang Digunakan Sebagai Deretan
1. RS Flip-flop
RS Flip-flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q
dan Q (atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu
berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki dua
masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0,
maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi
logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada
pada logik 1 dan Q not pada logika 0.
Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati
salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0,
stabil ke II diperoleh saat Q=0 dan Q not = 1 yang diperlihatkan pada gambar
berikut:
Keterangan:
memory = 1/0
dont care = Q dan Qnot nilainya 1 atau 0
Q = 0 [reset]
Q = 1 [set]
Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan
kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0. Yang dimaksud
dengan kondisi memori yaitu saat S=1 dan R=1, output Q dan Qnot akan
menghasilkan perbedaan yaitu jika Q=0 maka Qnot=1 atau sebaliknya jika Q=1
maka Q not =0.
2. CRS Flip-flop
Keterangan:
1 / 0 = memory
Q = 0 [reset]
Q = 1 [set]
CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah
terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset.
Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan
mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock
berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan
pada output Q dan Q not.
3. D Flip-Flop
D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada
reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock
berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka
D flip-flop akan berada pada keadaan reset atau output Q berlogik 0.
4. T Flip-Flop
5. J-K Flip-Flop
JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave
JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master
Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan
IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah
JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc
IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai
kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan
terjadi perubahan pada output.
3. Tukar posisi pin INH pada data 1111 dan catat apa yang terjadi
4. Tukar posisi pin STR untuk data 1111, dan catat apa yang terjadi
5. Amati tipe IC yang anda pakai percobaan
Gambar 3.21. JK FF
-
S
I Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
T D C B A
N 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
R
H
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0
1 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
1 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
1 0 1 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
1 0 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
1 0 1 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
VII.4 Percobaan JK Flip FLop
Tabel 3.18 Hasil Percobaan JK Flip Flop
RST J K CLK Q -Q
0 X X X 0 1
1 0 0 ON 0 1
1 0 1 ON 0 1
1 1 0 ON 1 0
1 1 1 ON 0 1
1 1 1 ON 1 0
VII.5 Percobaan Encoder 8 ke 3
Tabel 3.19 Hasil Percobaan Encoder 8 ke 3
INPUT OUTPUT
EI 0 1 2 3 4 5 6 7 C B A GS EO
1 X X X X X X X X 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
0 X X X X X X X 0 0 0 0 0 1
0 X X X X X X 0 1 0 0 1 0 1
0 X X X X X 0 1 1 0 1 0 0 1
0 X X X X 0 1 1 1 0 1 1 0 1
0 X X X 0 1 1 1 1 1 0 0 0 1
0 X X 0 1 1 1 1 1 1 0 1 0 1
0 X 0 1 1 1 1 1 1 1 1 0 0 1
0 0 1 1 1 1 1 1 1 1 1 1 0 1
VII.6 Percobaan Komparator
Tabel 3.20 Hasil Percobaan Komparator
G P0 P1 P2 P3 P4 P5 P6 P7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 P=Q
1 X X X X X X X X X X X X X X X X 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0
0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1
VII.7 Percobaan Parallel To Serial Shift Register
Tabel 3.21 Hasil Percobaan PISO
CLK Data1 Data2 Data3
(01010101) (11100000) (00001010)
Q -Q Q -Q Q -Q
1 1 0 1 0 0 1
2 0 1 1 0 0 1
3 1 0 0 1 0 1
4 0 1 0 1 1 0
5 1 0 0 1 0 1
6 0 1 0 1 1 0
7 1 0 0 1 0 1
8 0 1 0 1 0 1
Berdasarkan tabel 3.22, jika -E bernilai 0 dan input B dan A bernilai 0 maka
salah satu outputnya akan bernilai 0 . jika -E bernilai 1 sedangkan input B dan A
diabaikan, maka output Y0,Y1,Y2, dan Y3 bernilai 1, begitu juga selanjutnya. Jadi
apabila -E bernilai 1 maka semua output akan bernilai 1, sedangkan apabila -E
bernilai 0 maka salah satu outputnya akan ada yang berniai 0.
Berdasarkan hasil percobaan jika dibandingkan dengan datasheet IC
74LS139 yang dapat dilihat pada lampiran, percobaan yang dilakukan telah sesuai
dengan tabel kebenaran pada datasheet tersebut.
1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0
1 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
1 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
1 0 1 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
1 0 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
1 0 1 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Berdasarkan tabel 3.24, jika SCR dan -INH bernilai 1 dan 0, input D, C, B,
A bernilai 0 atau 1 sesuai urutan bilang biner, maka akan menghasilkan output yang
bernilai 1 disetiap urutan deretannya.
Berdasarkan data hasil percobaan tersebut telah sesuai dengan tabel
kebenaran pada datasheet IC yang digunakan yaitu HCT4514 dan dapat dilihat pada
lampiran
VIII.4 Percobaan JK Flip Flop
Percobaan JK flip-flop menggunakan IC 74LS73 yang memiliki input J, K
dan CLOCK serta output Q dan -Q. Indikator input dan output menggunakan LED,
jika LED menyala maka hasilnya bernilai 1 dan sebaliknya jika LED mati maka
hasilnya akan bernilai 0. Berikut merupakan tabel hasil percobaan JK flip-flop.
Tabel 3.25 Percobaan JK flip flop
RST J K CLK Q -Q
0 X X X 0 1
1 0 0 ON 0 1
1 0 1 ON 0 1
1 1 0 ON 1 0
1 1 1 ON 0 1
1 1 1 ON 1 0
Berdasarkan tebel 3.25, jika input J, K dan CLOCK diabaikan atau don’t
care maka output Q bernilai 0 dan output -Q bernilai 1 (kebalikan dari nilai output
Q). Pada saat CLOCK pada keaadan ON, jika input J dan K bernilai rendah atau 0
maka akan menghasilkan output Q bernilai 0, pada saat input K bernilai tinggi dan
input J bernilai rendah maka akan menghasilkan output Q bernilai 0. Tetapi ada saat
input J bernilai tinggi dan K bernilai rendah maka akan menghasilkan output Q
yang tinggi. Jika kedua input J dan K bernilai tinggi maka akan mengasilkan output
toggle yang berarti kebalikan dari output sebelumnya yang mana pada output
sebelumnya menghasilkan Q yang tinggi, selanjutnya menghasilkan output Q yang
rendah dan selanjutnya pula akan mengasilkan output Q yang rendah.
Berdasarkan hasil percobaan yang dilakukan telah sesuai dengan tabel
kebenaran IC 74LS73 yang dapat dilihat pada lampiran
VIII.5 Percobaan Encoder 8 to 3
Encoder 8 to 3 memiliki 8 input yaitu 0, 1, 2, 3, 4, 5, 6, 7 serta enable E1
dan output A, B, C, GS dan EO. Indikator untuk input dan output menggunkan
LED, jika LED menyala berarti bernilai “1” sebaliknya jika LED padam maka
bernilai “0” berikut tabel hasil percobaan encoder 8 to 3:
Tabel 3.26 Hasil Percobaan Encoder 8 ke 3
INPUT OUTPUT
EI 0 1 2 3 4 5 6 7 C B A GS EO
1 X X X X X X X X 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
0 X X X X X X X 0 0 0 0 0 1
0 X X X X X X 0 1 0 0 1 0 1
0 X X X X X 0 1 1 0 1 0 0 1
0 X X X X 0 1 1 1 0 1 1 0 1
0 X X X 0 1 1 1 1 1 0 0 0 1
0 X X 0 1 1 1 1 1 1 0 1 0 1
0 X 0 1 1 1 1 1 1 1 1 0 0 1
0 0 1 1 1 1 1 1 1 1 1 1 0 1
Pada data hasil percobaan IC 74LS688 memiliki kondisi ouput P=Q yang
aktif low maka pada percobaan yang dilakukan telah sesuai dengan datasheet yang
ada. Pada saat semua input P dan Q sama maka menghasilkan output P=Q bernilai
0 dan pada saat input P7 dan Q0 saja bernilai tinggi maka menghasilkan output P=Q
yang bernilai 1