BAB I

RANGKAIAN SEQUENSIAL

1.1 Rangkaian Sequensial

Rangkaian Sequensial adalah rangkaian yang mempunyai output yang tidak
hanya bergantung pada masukan sekarang, melainkan juga pada masukan sebelumnya
(yang lalu).Dari segi susunan, rangkaian sequensial merupakan suatu rangkaian yang
berisi paling sedikit satu elemen memori Sequential Logic Circuit atau juga bisa
disebut Rangkaian Logika Sekuensial, adalah rangkaian logika yang memperhatikan
adanya faktor clock (waktu).
Flip-flop adalah rangkaian utama dalam logika sequensial. Counter, Register,
Memory, serta rangkaian sequensial lainnya disusun dengan menggunakan flipflop
sebagai komponen utama. Atau Suatu rangkaian elektronika yang memiliki switch atau
saklar sehingga rangkaian tersebut dapat bersifat rangkaian terbuka dan rangkaian
tertutup (flip flop).
Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory).
Artinya rangkaian ini mampu melakukan penyimpanan data sesuai dengan kombinasi
masukan yang diberikan kepadanya. Ada beberapa macam flipflop yang akan dibahas
yaitu RS flipflop, JK flipflop, D flipflop, dan T flipflop.

1.1.1 Counter
Counter juga disebut pencacah atau penghitung yaitu rangkaian logika
sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian
masukan. Counter digunakan untuk berbagai operasi aritmatika, pembagi frekuensi,
penghitung jarak (odometer), penghitung kecepatan (spedometer), yang
pengembangannya digunakan luas dalam aplikasi perhitungan pada instrumen ilmiah,
kontrol industri, komputer, perlengkapan komunikasi, dan sebagainya .
Counter tersusun atas sederetan flip-flop yang dimanipulasi sedemikian rupa dengan
menggunakan peta Karnough sehingga pulsa yang masuk dapat dihitung sesuai
rancangan. Dalam perancangannya counter dapat tersusun atas semua jenis flip-flop,
tergantung karakteristik masing-masing flip-flop tersebut.
Dilihat dari arah cacahan, rangkaian pencacah dibedakan atas pencacah naik (Up
Counter) dan pencacah turun (Down Counter). Pencacah naik melakukan cacahan dari
kecil ke arah besar, kemudian kembali ke cacahan awal secara otomatis. Pada pencacah
menurun, pencacahan dari besar ke arah kecil hingga cacahan terakhir kemudian
kembali ke cacahan awal.
Tiga faktor yang harus diperhatikan untuk membangun pencacah naik atau
turun yaitu (1) pada transisi mana Flip-flop tersebut aktif. Transisi pulsa dari positif ke
negatif atau sebaliknya, (2) output Flip-flop yang diumpankan ke Flip-flop berikutnya
diambilkan dari mana. Dari output Q atau Q, (3) indikator hasil cacahan dinyatakan
sebagai output yang mana. Output Q atau Q. ketiga faktor tersebut di atas dapat
dinyatakan dalam persamaan EX-OR.
Secara global counter terbagi atas 2 jenis, yaitu: Syncronus Counter dan
Asyncronous counter. Perbedaan kedua jenis counter ini adalah pada pemicuannya.
Pada Syncronous counter pemicuan flip-flop dilakukan serentak (dipicu oleh satu
sumber clock) susunan flip-flopnya paralel. Sedangkan pada Asyncronous counter,
minimal ada salah satu flip-flop yang clock-nya dipicu oleh keluaran flip-flop lain atau
dari sumber clock lain, dan susunan flip-flopnya seri. Dengan memanipulasi koneksi
flip-flop berdasarkan peta karnough atau timing diagram dapat
dihasilkan counter acak, shift counter (countersebagai fungsi register) atau juga up-
down counter.

1) Synchronous Counter
Syncronous counter memiliki pemicuan dari sumber clock yang sama dan susunan
flip-flopnya adalah paralel. Dalam Syncronous counter ini sendiri terdapat
perbedaan penempatan atau manipulasi gerbang dasarnya yang menyebabkan
perbadaan waktu tunda yang di sebut carry propagation delay.
Penerapan counter dalam aplikasinya adalah berupa chip IC baik IC TTL, maupun
CMOS, antara lain adalah: (TTL) 7490, 7493, 74190, 74191, 74192, 74193,
(CMOS) 4017,4029,4042,dan lain-lain.
Pada Counter Sinkron, sumber clock diberikan pada masing-masing input Clock
dari Flip-flop penyusunnya, sehingga apabila ada perubahan pulsa dari sumber,
maka perubahan tersebut akan men-trigger seluruh Flip-flop secara bersama-sama.

Tabel 1. Tabel Kebenaran Up Counter dan Down Counter Sinkron 3 bit

Gambar 1. Rangkaian Up Counter Sinkron 3 Bit

Gambar 2. Rangkaian Down Counter Sinkron 3 bit

Rangkaian Up/Down Counter Sinkron

Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down

Counter. Rangkaian ini dapat menghitung bergantian antara Up dan Down karena
adanya input eksternal sebagai control yang menentukan saat menghitung Up atau
Down. Pada gambar 4.4 ditunjukkan rangkaian Up/Down Counter Sinkron 3 bit.
Jika input CNTRL bernilai ‘1’ maka Counter akan menghitung naik (UP),
sedangkan jika input CNTRL bernilai ‘0’, Counter akan menghitung turun
(DOWN).

Gambar 3. Rangkaian Up/Down Counter Sinkron 3 bit

2) Asyncronous Counter
Seperti tersebut pada bagian sebelumnya Asyncronous counter tersusun atas
flip-flop yang dihubungkan seri dan pemicuannya tergantung dari flip-flop
sebelumnya, kemudian menjalar sampai flip-flop MSB-nya. Karena
itulah Asyncronous counter sering disebut juga sebagai ripple-through
counter.
Sebuah Counter Asinkron (Ripple) terdiri atas sederetan Flip-flop yang
dikonfigurasikan dengan menyambung outputnya dari yan satu ke yang lain.
Yang berikutnya sebuah sinyal yang terpasang pada input Clock FF pertama
akan mengubah kedudukan outpunyanya apabila tebing (Edge) yang benar
yang diperlukan terdeteksi.
Output ini kemudian mentrigger inputclock berikutnya ketika terjadi tebing
yang seharusnya sampai. Dengan cara ini sebuah sinyal pada inputnya akan
meriplle (mentrigger input berikutnya) dari satu FF ke yang berikutnya
sehingga sinyal itu mencapau ujung akhir deretan itu. Ingatlah bahwa FF T
dapat membagi sinyal input dengan faktor 2 (dua). Jadi Counter dapat
menghitung dari 0 sampai 2” = 1 (dengan n sama dengan banyaknya Flip-flop
dalam deretan itu).

Tabel 2. Tabel Kebenaran dari Up Counter Asinkron 3 bit

Gambar 3. Rangkaian Up Counter Asinkron 3 bit

Gambar 4. Timing Diagram Up Counter Asinkron 3 bit

Berdasarkan bentuk timing diagram di atas, output dari flip-flop C menjadi
clock dari flip-flop B, sedangkan output dari flip-flop B menjadi clock dari flip-
flop A. Perubahan pada negatif edge di masing-masing clock flip-flop
sebelumnya menyebabkan flip-flop sesudahnya berganti kondisi (toggle),
sehingga input-input J dan K di masing-masing flip-flop diberi nilai ”1” (sifat
toggle dari JK flip-flop).

a) Counter Asinkron Mod-N

Counter Mod-N adalah Counter yang tidak 2n. Misalkan Counter Mod-
6, menghitung : 0, 1, 2, 3, 4, 5. Sehingga Up Counter Mod-N akan
menghitung 0 s/d N-1, sedangkan Down Counter MOD-N akan
menghitung dari bilangan tertinggi sebanyak N kali ke bawah. Misalkan
Down Counter MOD-9, akan menghitung : 15, 14, 13, 12, 11, 10, 9, 8,
7, 15, 14, 13,..

Gambar 5. Rangkaian Up Counter Asinkron Mod-6

Sebuah Up Counter Asinkron Mod-6, akan menghitung :

0,1,2,3,4,5,0,1,2,… Maka nilai yang tidak pernah dikeluarkan adalah 6.
Jika hitungan menginjak ke-6, maka counter akan reset kembali ke 0.
Untuk itu masing-masing Flip-flop perlu di-reset ke nilai ”0” dengan

memanfaatkan input-input Asinkron-nya ( dan ). Nilai

”0” yang akan dimasukkan di PC didapatkan dengan me-NAND kan
input A dan B (ABC =110 untuk desimal 6). Jika input A dan B
keduanya bernilai 1, maka seluruh flip-flop akan di-reset.
 Gambar 6. Rangkaian Up/Down Counter Asinkron 3 bit

Rangkaian Up/Down Counter merupakan gabungan dari Up Counter

dan Down Counter. Rangkaian ini dapat menghitung bergantian antara
Up dan Down karena adanya input eksternal sebagai control yang
menentukan saat menghitung Up atau Down. Pada rangkaian Up/Down
Counter ASinkron, output dari flip-flop sebelumnya menjadi input
clock dari flip-flop berikutnya.

b) Perancangan Counter
Perancangan counter dapat dibagi menjadi 2, yaitu dengan
menggunakan peta Karnough, dan dengan diagram waktu. Berikut ini
akan dijelaskan langkah-langkah dalam merancang suatu counter.

Perancangan Counter Menggunakan Peta Karnaugh

Umumnya perancangan dengan peta karnaugh ini digunakan dalam
merancang syncronous counter. Langkah-langkah perancangannya:
 Dengan mengetahui urutan keluaran counter yang akan
dirancang, kita tentukan masukan masing-masing flip-flop
untuk setiap kondisi keluaran, dengan menggunakan tabel
kebalikan.
 Cari fungsi boolean masing-masing masukan flip-flop dengan
menggunakan peta Karnough. Usahakan untuk mendapatkan
fungsi yang sesederhana mungkin, agar rangkaian counter
menjadi sederhana.
  Buat rangkaian counter, dengan fungsi masukan flip-flop yang
telah ditentukan. Pada umumnya digunakan gerbang-gerbang
logika untuk membentuk fungsi tersebut.
 Perancangan Counter Menggunakan Diagram Waktu

Umumnya perancangan dengan diagram waktu digunakan dalam

merancang asyncronous counter, karena kita dapat mengamati dan
menentukan sumber pemicuan suatu flip-flop dari flip-flop lainnya.
Adapun langkah-langkah perancangannya:

1) Menggambarkan diagram waktu clock, tentukan jenis pemicuan

yang digunakan, dan keluaran masing-masing flip-flop yang kita
inginkan. Untuk n kondisi keluaran, terdapat njumlah pulsa clock.
2) Dengan melihat keluaran masing-masing flip-flop sebelum dan
sesudah clock aktif (Qn dan Qn+1), tentukan fungsi masukan flip-
flop dengan menggunakan tabel kebalikan.
3) Menggambarkan fungsi masukan tersebut pada diagram waktu yang
sama.
4) Sederhanakan fungsi masukan yang telah diperoleh sebelumnya,
dengan melihat kondisi logika dan kondisi keluaran flip-flop. Untuk
flip-flop R-S dan J-K kondisi don’t care (x) dapat dianggap sama
dengan 0 atau 1.
5) Tentukan (minimal satu) flip-flop yang dipicu oleh keluaran flip-
flop lain. Hal ini dapat dilakukan dengan mengamati perubahan
keluaran suatu flip-flop setiap perubahan keluaran flip-flop lain,
sesuai dengan jenis pemicuannya.
6) Buat rangkaian counter, dengan fungsi masukan flip-flop yang telah
ditentukan. Pada umumnya digunakan gerbang-gerbang logika
untuk membentuk fungsi tersebut.
1.1.2 Shift Register
Register Geser (Shift Register) adalah jenis lain dari rangkaian logika
sekuensial yang dapat digunakan untuk penyimpanan atau transfer data dalam bentuk
bilangan biner. Perangkat sekuensial ini memuat data yang ada pada inputnya dan
kemudian bergerak atau "menggesernya" ke outputnya setiap siklus clock, seperti
namanya Register Geser.
Sebuah register geser pada dasarnya terdiri dari beberapa bit tunggal "D-Type
Data Latches", satu untuk setiap bit data, baik logika "0" atau "1", dihubungkan
bersamaan dalam rangkaian terhubung seri sehingga output dari satu kait data menjadi
input dari kait berikutnya dan seterusnya. Bit data dapat dimasukkan ke dalam atau di
luar register geser secara serial , yaitu satu demi satu dari arah kiri atau kanan, atau
seluruhnya bersamaan pada konfigurasi paralel. Jumlah kait data individual yang
dibutuhkan untuk membuat perangkat Register Geser tunggal biasanya ditentukan
oleh jumlah bit yang akan disimpan dengan basis 8-bit (satu byte) paling umum yang
dibangun dari delapan kait data individual. Register Geser digunakan untuk
penyimpanan data atau untuk pergerakan data dan oleh karena itu biasanya digunakan
di dalam kalkulator atau komputer untuk menyimpan data seperti dua bilangan biner
sebelum digabungkan, atau untuk mengubah data dari serial ke paralel atau paralel ke
serial format. Kait data individu yang membentuk satu register geser semuanya
didorong oleh sinyal clock (Clk) yang umum sehingga menjadikannya perangkat
sinkron.

IC Register Geser umumnya dilengkapi dengan koneksi yang jelas atau reset sehingga
bisa menjadi "SET" atau "RESET" sesuai kebutuhan. Umumnya, register geser
beroperasi di salah satu dari empat mode yang berbeda dengan pergerakan data dasar
melalui register geser:
 Serial-in ke Paralel-out (SIPO) - register diisikan dengan data serial, satu bit
pada satu waktu, dengan data tersimpan tersedia pada output dalam bentuk
paralel.
  Serial-in ke Serial-out (SISO) - data digeser secara serial "IN" dan "OUT" dari
register, satu bit pada satu waktu dengan arah kiri atau kanan di bawah kontrol
clock.
 Paralel-in ke Serial-out (PISO) - data paralel dimasukkan ke dalam register
secara bersamaan dan digeser keluar dari register secara serial satu bit pada satu
waktu di bawah kontrol clock.
 Paralel-in ke Paralel-out (PIPO) - data paralel dimuat secara bersamaan ke
dalam register, dan ditransfer bersamaan ke keluaran masing-masing oleh pulsa
clock yang sama.

Gambar 7. Efek pergerakan data dari kiri ke kanan melalui shift register

Selain itu, pergerakan arah data melalui register geser bisa berupa ke kiri, (kiri
bergeser) ke kanan, (kanan bergeser) kiri-in tapi kanan-out, (putaran) atau keduanya
kiri dan kanan bergeser dalam register yang sama sehingga membuatnya dua arah .
Dalam tutorial ini diasumsikan bahwa semua data bergeser ke kanan, (right shifting).

1) Shift Register Serial-in ke Paralel-out (SIPO)

 Gambar 8. Rangkaian Shift Register 4-bit Serial-in ke Pararel-Out

Mari kita asumsikan bahwa semua flip-flop ( FFA ke FFD ) baru saja RESET
(CLEAR input) dan bahwa semua output QA sampai QD berada pada level
logika "0", yaitu tidak ada output data paralel.

Jika logika "1" terhubung ke pin input DATA FFA maka pada pulsa clock
pertama output dari FFA dan oleh karena itu QA yang dihasilkan akan diset
TINGGI ke logika "1" dengan semua keluaran lainnya masih tersisa RENDAH
pada logika. "0". Asumsikan sekarang pin input DATA FFA telah
mengembalikan RENDAH lagi ke logika "0" yang memberi kita satu pulsa data
atau 0-1-0. Pulsa clock kedua akan mengubah output dari FFA logika “0” dan
output dari TBS dan QB TINGGI logika “1” sebagai input D memiliki logika
“1” tingkat di atasnya dari QA . Logikanya “1” sekarang pindah atau telah
“bergeser” satu tempat di sepanjang register ke kanan seperti sekarang di QA .

Ketika pulsa clock ketiga tiba, nilai "1" logika ini bergerak ke keluaran FFC (
QC ) dan seterusnya sampai kedatangan pulsa clock kelima yang menetapkan
semua output QA ke QD kembali ke tingkat logika "0 "Karena input ke FFA
tetap konstan pada level logika" 0 ". Efek dari setiap pulsa clock adalah
menggeser isi data dari setiap stage satu tempat ke kanan, dan ini ditunjukkan
pada tabel berikut sampai nilai data lengkap 0-0-0-1 disimpan dalam register.
Nilai data ini sekarang dapat dibaca langsung dari output dari QA ke QD .

Kemudian data telah dikonversi dari sinyal input data serial ke output data
paralel. Tabel kebenaran dan bentuk gelombang berikut menunjukkan
propagasi logika "1" melalui register dari kiri ke kanan sebagai berikut.

Pergerakan Dasar Data Melalui Register Geser

Clock Pulse No. QA QB QC QD

0 0 0 0 0
1 1 0 0 0
2 0 1 0 0
3 0 0 1 0
4 0 0 0 1
5 0 0 0 0

Gambar 9. Pergerakan Dasar Data melalui Shift Register

Perhatikan bahwa setelah pulsa clock keempat telah mengakhiri 4 bit data ( 0-
0-0-1 ) disimpan dalam register dan akan tetap berada di sana sehingga
pencatatan register tidak berhenti. Dalam prakteknya, data input ke register
 dapat terdiri dari berbagai kombinasi logika "1" dan "0". IC SIPO yang umum
tersedia mencakup 74LS164 8-bit standar atau 74LS594.

2) Shift Register Serial-in ke Serial-out (SISO)

Register geser ini sangat mirip dengan SIPO di atas, kecuali yang
sebelum data itu dibaca langsung dalam bentuk paralel dari output Q A ke QD ,
kali ini data yang dibiarkan mengalir langsung melalui register dan keluar dari
ujung yang lain . Karena hanya ada satu output, DATA meninggalkan register
geser satu bit pada satu waktu dalam pola serial, seperti namanya Register
Geser Serial-in ke Serial-Out atau SISO .
Register geser SISO adalah salah satu konfigurasi yang paling sederhana dari
keempat konfigurasi lainya karena hanya memiliki tiga koneksi, yaitu serial
(input SI) yang menentukan apa yang memasuki flip-flop tangan kiri, serial
output (SO) yang diambil dari keluaran flip-flop tangan kanan dan sinyal clock
pengurutan (Clk). Diagram rangkaian logika di bawah ini menunjukkan
Register Geser serial-in ke serial-out yang umum.

Gambar 10. Rangkaian Shift Register 4-bit Serial-in ke Serial-out

Anda mungkin berpikir apa gunanya register geser SISO jika data output sama
persis dengan data input. Nah, tipe Register Geser ini juga berfungsi sebagai
perangkat penyimpanan sementara atau bisa berfungsi sebagai perangkat tunda
waktu untuk data, dengan jumlah waktu tunda yang dikendalikan oleh jumlah
tahapan dalam register, 4, 8, 16 dll atau dengan memvariasikan aplikasi pulsa
clock. IC yang umum tersedia mencakup seri 74HC595 8-bit Register
Geser Serial-in ke Serial-out semua dengan output 3-state/keadaan.
3) Shift Register Pararel-in ke Serial-Out (PISO)
Register Geser Paralel-in ke Serial-out (PISO) bertindak dengan cara
yang berlawanan dengan serial-in ke paralel-out (SIPO) di atas. Data
dimasukkan ke register dalam format paralel di mana semua bit data
memasukkan input mereka secara bersamaan, ke pin input paralel PA ke PD dari
register. Data tersebut kemudian dibacakan secara berurutan dalam pergeseran
modus-benar normal dari mendaftar di Q mewakili hadir data pada P A ke PD .
Data ini dikeluarkan satu bit pada setiap siklus clock dalam format serial.
Penting untuk dicatat bahwa dengan tipe data ini register pulsa clock tidak
diperlukan untuk memuatkan register secara paralel seperti yang sudah ada,
namun empat pulsa clock diharuskan untuk membongkar data.

Gambar 11. Shift Register 4-bit Pararel-in ke Serial-out

Karena jenis register geser ini mengubah data paralel, seperti data data 8 bit ke
dalam format serial, dapat digunakan untuk multipleks banyak baris input yang
berbeda menjadi satu rangkaian DATA stream tunggal yang dapat dikirim
langsung ke komputer atau dikirim melalui jalur komunikasi IC yang umum
tersedia termasuk Register Geser Paralel-in / Serial-out 74HC166 8-bit.

4) Shift Register Pararel-in ke Pararel-out (PIPO)

Mode operasi terakhir adalah Register Geser Paralel-in ke Paralel-out
(PIPO). Jenis register geser ini juga berfungsi sebagai perangkat penyimpanan
sementara atau sebagai perangkat tunda waktu yang serupa dengan konfigurasi
SISO di atas. Data disajikan dalam format paralel ke pin input paralel PA ke
 PD dan kemudian ditransfer secara bersamaan ke pin output masing-masing
QA sampai QA dengan pulsa clock yang sama. Kemudian satu pulsa clock
dimuat dan membongkar register. Pengaturan untuk pembebanan dan bongkar
muat paralel ditunjukkan di bawah ini.

Gambar 12. Rangkaian Shift Register 4-bit Pararel-in ke Pararel-out

Register geser PIPO adalah konfigurasi paling sederhana dari empat
konfigurasi karena hanya memiliki tiga koneksi, input paralel (PI) yang
menentukan apa yang memasuki flip-flop, output paralel (PO) dan sinyal clock
berurutan (Clk). Serupa dengan register geser Serial-in ke Serial-out (SISO),
jenis register ini juga berfungsi sebagai perangkat penyimpanan sementara atau
sebagai perangkat tunda waktu, dengan jumlah waktu tunda divariasikan oleh
frekuensi pulsa clock. Juga, dalam jenis register ini, tidak ada interkoneksi
antara flip-flop individu karena tidak ada pemindahan data secara serial.

5) Shift Register Universal

Saat ini, ada banyak tipe Register Geser tercepat dua arah bi-
directional (universal) yang tersedia seperti TTL 74LS194, 74LS195 atau
CMOS 4035 yang tersedia sebagai perangkat multi-fungsi 4-bit yang dapat
digunakan baik serial-ke-serial , kiri geser, kanan geser, serial-ke-paralel,
paralel-ke-serial, atau sebagai register data multifungsi paralel-ke-paralel,
seperti namanya "Universal". Register geser universal ini dapat melakukan
kombinasi input paralel dan serial ke operasi output namun memerlukan input
tambahan untuk menentukan fungsi yang diinginkan dan untuk pre-load dan
reset perangkat. Register geser universal yang umum digunakan adalah TTL
74LS194 seperti yang ditunjukkan di bawah ini.

Gambar 13. Rangkaian Shift Register Universal 4-bit, IC 74LS194

Register geser universal adalah perangkat digital yang sangat berguna. Mereka
dapat dikonfigurasi untuk merespons operasi yang memerlukan beberapa
bentuk penyimpanan memori sementara atau untuk penundaan informasi
seperti mode konfigurasi SISO atau PIPO atau mentransfer data dari satu titik
ke titik lain dalam format serial atau paralel. Register geser universal sering
digunakan dalam operasi aritmatika untuk menggeser data ke kiri atau kanan
untuk perkalian atau pembagian.