BA 15J00550 5d5f58a2c0e03

Dasar-dasar Elektronika Digital 1
BAB Dasar-dasar Elektronika
1 Digital
1.1. Tujuan Instruksional
Setelah materi ini, diharapkan mahasiswa dapat:
 Menyatakan beda isyarat digital dan isyarat analog.
 Menggunakan system bilangan bineruntuk memahami

kerja penjumlah dan pencacah digital
 Menggunakan berbagai pintu logika dasar, yaitu AND,

OR, NOT, XOR, NAND, NOR untuk rangkaian pintu
logika.
 Menguraikan kerja rangkaian pengganti di dalam IC pintu

logika serta sifat-sifat keluarga TTL dan CMOS.
 Menguraikan kerja berbagai jenis flip-flop dan

penerapannya dalam system digital
susilosumarto@mail.unnes.ac.id
2 Elektronika Digital
1.2. Sistem Bilangan
Kita sudah terbiasa menghitung dengan menggunakan angka

berupa kelipatan 10. Kita menghitung dari 0 hingga 9 dan angka
berikutnya kita beri simbol 10. Selanjutnya kita menghitung dari
11 hingga 19 dan angka selanjutnya ditulis 20. Sistem angka
seperti di atas disebut sistem desimal.
1.2.1 Sistem Bilangan Biner.
Elektronika digital bekerja dengan logik biner, sehingga hanya

dapat bekerja dengan dua angka saja, yaitu 0 dan 1. Dikatakan
sistem yang digunakan mempunyai basis 2, dan disebut sistem
bilangan biner. Oleh karena bilangan biner tak mudah diingat,
maka pada komputer orang menggunakan sistem bilangan yang
dekat dengan sistem bilangan desimal, yaitu sistem bilangan oktaf
dengan basis 8, dan sistem bilangan heksadesimal dengan basis 16,
seperti ditunjukkan pada contoh berikut:
Desimal : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 (bilangan dasar 10)

Biner : 0 dan 1 (bilangan dasar 2)
Heksadesimal : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F (bilangan
dasar 16)
Oktaf : 0, 1, 2, 3, 4, 5, 6, 7 (bilangan dasar 8)
Seperti dikemukakan sebelumnya, sistem bilangan biner

hanya menggunakan dua angka dasar, yaitu 0 dan 1. Kedua angka
ini disebut bit (binary digit). Dengan menggunakan n bit kita dapat
membentuk 2n angka biner yang setara dengan angka desimal dan
hexa desimal, yaitu seperti pada Tabel 1-1. Dalam kegiatan ini
hanya ditekankan pada sistem bilangan biner.
FMIPA Univrsitas Negeri Semarang
Tabel 1-1. Bilangan biner, desimal, hexadesimal

Biner Desimal Heksadesimal
1 1 1
10 2 2
11 3 3
100 4 4
101 5 5
110 6 6
111 7 7
1000 8 8
1001 9 9
1010 10 A
1011 11 B
1100 12 C
1101 13 D
1110 14 E
1111 15 F
10000 16 10
10001 17 11
10010 18 12
Untuk membedakan angka 110 biner, 110 desimal, dan 110

hexa desmal, maka ketiganya bisa ditulis 110 2, 11010 dan 11016
atau bisa juga ditulis 110B, 110D, dan 110H. Secara umum dapat
dikatakan bahwa dengan mgenggunakan bilangan biner n bit kita
dapat bentuk 2n buah bilangan biner.
Sebagai contoh:
Suatu bilangan desimal 13210 = 1 x 102 + 3 x 101 + 2 x 100
= 100 + 30 + 2
Suatu bilangan biner 5 bit 11101 2 = 1x24 + 1x23 + 1x22+ 0x21 +

1x20 = 1610 + 810 + 410 + 110 = 2910
1.2.2 Konversi Bilangan Biner
a. Konversi Desimal ke Biner
Suatu bilangan desimal dapat diubah menjadi biner dengan

cara seperti pada contoh berikut. Misalnya kita ingin mengubah
bilangan 5310 menjadi bentuk biner. Angka 5310 terus kita bagi
dengan 2 dan sisanya akan merghasilkan bilangan biner bila
dibaca dari bawah.
Contoh:
Ubah 5310 menjadi bilangan biner.
Solusi:
53/2 = 26 sisa 1 LSB
26/2 = 13 sisa 0
13/2 = 6 sisa 1
6/2 = 3 sisa 0
3/2 = 1 sisa 1
1/2 = 0 sisa 1 MSB
Sehingga bilangan desimal 5310 = 53D = 1101012
b. Contoh konversi lain:
Biner ke Desimal:
Ubah 110012 menjadi bilangan desimal.
Solusi:
110012 = 11001B = 1 x 24 + 1 x 23 + 0 x 22 + 0 x 21 + 1 x 20
= 16D + 8D + 0D + 0D +1D
= 25D
Hexadesimal ke Desimal:
Ubah 152B16 menjadi desimal
Solusi
152B16 = (1 x 163) + (5 x 162) + (2 x 161) + (11 x 160)

= (1 x 4096) + (5 x 256) + (2 x 16) + (11 x 1)
= 4096 + 1280 + 32 + 11
= 541910 = 5419D
Desimal ke Hexadesimal:
Ubah 541910 menjadi hexa desimal
Solusi:
5419/16 = 338 sisa 1110 = B16 LSB

338/16 = 21 sisa 210 = 216
21/16 = 1 sisa 510 = 516
1/16 = 0 sisa 110 = 116 MSB
Sehingga 541910 = 152B16
Hexadesimal ke Biner:
Ubah 2A5C16 ke Bilangan Biner
Solusi:
216 = 00102 MSB

A16 = 10102
516 = 01012
C16 = 11002 LSB
Sehingga 2A5C16 = 0010 1010 0101 11002
Biner ke Hexadesimal:
Ubah 0010 1010 0101 11002 ke Bilangan Hexadesimal.
Solusi:
00102 = 216 MSB

10102 = A16
01012 = 516
11002 = C16 LSB
Sehingga 0010 1010 0101 11002 = 2A5C16
Desimal ke BCD
Pada beberapa aplikasi sering kali lebih sesuai apabila setiap
digit bilangan desimal diubah menjadi 4 digit bilangan biner.
Hasilnya sering disebut Binary Code Decimal (BCD) atau sering
dikenal sebagai 8421BCD.
Contoh:
Ubah 17510 menjadi bilangan BCD
Solusi:
17510 = 1 7 5
0001 0111 0101

Sehingga: 17510 = 0001 0111 0101 BCD

Menebak Tanggal Lahir dengan Matriks Digital.
Matrks 4x4 yang berisi angka-angka dengn urutan 1, 2, 4, 8,

16 pada matriks berikut dapat digunakan untuk menebak tanggal
lahir teman dalam satu kelas.
Contoh:
a. Teman dengan tanggal lahir 2, maka terdapat pada matrks B

saja, sehingga bisa ditulis 5 bit sebagai E D C B A = 000102 =
2D
b. Teman dengan tanggal lahir 7, maka terdapat pada matrks
CBA saja, sehingga bisa ditulis 5 bit sebagai E D C B A =
001112 = 7 D
c. Teman dengan tanggal lahir 23, maka terdapat pada matrks
ECBA, sehingga bisa ditulis 5 bit sebagai E D C B A = 101112
= 23 D
Soal:
1. Nyatakan bilangan berikut dalam desimal: a) 110101B, b)

152B16
2. Nyatakan bilangan berikut dalam biner: a) 98D, b) 2A5C 16
3. Nyatakan bilangan berikut dalam BCD: a) 12610, b) 145D
4. Perhatikan gambar rangkaian di samping !
Jika titik A sampai H diberikan logika seperti berikut :
Dengan titik A adalah LSB dan H adalah MSB, maka :

a. LED mana yang hidup? Berilah tanda hitam untuk LED
hidup dan kosongkan untuk LED Mati pada tabel berikut
Berilah penjelasan mengapa LED tersebut dapat hidup atau

mati !

b. Apa arti LSB dan MSB? Jelaskan !

5. Untuk LED yang tertera pada soal 4.a di atas, nyatakan dalam
sistem bilangan :
a. Desimal b. Biner c. Heksadesimal
6. Nyatakan bulan lahir Anda menggunakan matrik berikut:
1.3. Gerbang Logika
1.3.1. Gerbang AND
Simbol:
Gambar 1-1. Simbul dan persamaan gerbang AND
Tabel 1-2. Tabel kebenaran gerbang AND
Keluaran yang dihasilkan pada gerbang AND dalam keadaan

tinggi (high) jika semua masukan dalam keadaan tinggi.
Sebaliknya jika keadaan masukan berbeda atau semua masukan
dalam keadaan rendah (low) maka keluaran yang dihasilkan
dalam keadaan rendah (low), lihat Tabel 1-2..
1.3.2. Gerbang OR
Simbul:
Gambar 1-2. Simbul dan persamaan gerbang OR
Tabel 1-3. Tabel kebenaran gerbang OR
Keluaran yang dihasilkan oeh gerbang OR dalam keadaan

tinggi jika masukan memiliki keadaan berbeda atau semua
masukan mempunyai keadaan tinggi. Sebaliknya, jika semua
masukan dalam keadaan rendah maka keluaran yang dihasilkan
mempunyai ke adaan logika rendah.
1.3.3. Gerbang NOT
Simbul:
Gambar 1-3. Simbul dan persamaan gerbang NOT
Tabel 1-4. Tabel Kebenaran gerbang NOT
Keluaran yang dihasilkan oleh gerbang NOT mempunyai

keadaan yang berkebalikan dengan keadaan masukannya. Jika
masukan dalam keadaan tinggi maka keluaran yang dihasilkan
dalam keadaan rendah, sebaliknya jika masukan dalam keadaan
rendah maka keluaran yang dihasilkan dalam keadaan tinggi.
1.3.4. Gerbang NAND (NOT dan AND)
Simbul:
Gambar 1-4. Simbul gerbang AND dan NOT
Biasa disimbulkan dengan:
Gambar 1-5. Simbul gerbang NAND
Tabel 1-5. Tabel Kebenaran gerbang NAND
Gerbang NAND adalah gerbang gerbang AND yang

diNOTkan. Keluaran yang dihasilkan pada gerbang NAND ini
dalam keadaan tinggi jika masukan dalam keadaan logika berbeda
atau semua masukannya memiliki keadaan logika rendah.
1.3.5. Gerbang NOR (NOT dan OR)
Simbol:
Gambar 1-6. Gerbang NOT – OR
Biasanya dinyatakan dengan simbul
Gambar 1-7. Gerbang NOR

Tabel 1-6. Tabel Kebenaran NOR
Gerbang NOR adalah gerbang OR yang diNOTkan.

Keluaran yang dihasilkan dalam keadaan tinggi jika semua
masukan dalam keadaan rendah. Sebaliknya keluaran dalam
keadaan rendah jika masukan dalam keadaan berbeda atau semua
masukan dalam keadaan tinggi.
1.3.6. Gerbang EXOR

Simbol:
Gambar 1-8. Simbul dan persamaan gerbang EXOR
Tabe 1-7. Tabel Kebenaran Gerbang EXOR
Gerbang EXOR mempunyai keluaran yang unik. Keluaran dalam

keadaan logika tinggi jika masukannya mempunyai keadaan yang
berbeda. Sebaliknya jika semua masukan dalam keadaan logika sama

maka keluaran yang dihasilkan dalam keadaan rendah.
1.3.7. Gerbang EXNOR

Simbol:
Gambar 1-9. Gerbang EXNOR
Tabel 1-8. Tabel Kebenaran gerbang EXNOR
Gerbang EXNOR adalah gerbang EXOR yang

diNOTkan. Sehingga keluaran yang dihasilkan merupakan
kebalikan dari keluaran yang dihasulkan oleh gerbang
EXOR. Keluaran dalam keadaan tinggi jika semua masukan
mempunyai keadaan sama, sebaliknya keluaran yang
dihasilkan dalm keadaan rendah jika masukan dalam
keadaan berbeda.

Soal:
1. Dua isyarat dimasukkan pada NAND seperti gambar berikut.
Tentukan bentuk isyarat keluarannya.

2. Kerjakan soal nomor 1 untuk OR
3. Kerjakan soal nomor 1 untuk XNOR.
4. Untuk rangkaian gambar berikut.
Tentukan keadaan logika pada titik-titk A, B, C, D, dan E.

5. Gerbang logika
a. Tentukan keadaan logika pada D, E, dan X untuk (4) empat

kombinasi masukan A dan B (buat dalam tabel) !
b. Tentukan persamaan boolean untuk rangkaian logika pada

gambar di atas !
c. Tentukan gerbang apa yang dapat mewakili rangkaian gerbang
pada gambar di atas !
1.4. Aljabar Boole
1.4.1. Teorema Aljabar Boole
Ada banyak macam aljabar seperti aljabar biasa, aljabar

himpunan, aljabar vektor, aljabar group, aljabar boole dan
lain-lain. Dalam setiap aljabar memiliki postulat, teorema, dan
operasi sendiri-sendiri. Aljabar boole berbeda dengan aljabar biasa
atau aljabar yang lain. Aljabag boole diciptakan pada abad 19 oleh
George Boole sebagai suatu sistem untuk menganalisis secara
matematis mengenai logika. Aljabar boole didasarkan pada
pemyataan logika bernilai benar atau salah. Ternyata, aljabar
boole ini menjadi alat yang sangat ampuh untuk merancang
maupun menganalisis rangkaian digital. Selanjutnya, dalam
aljabar boole baik konstanta maupun nilai dari suatu variabel
hanya diijinkan memiliki dua kemungkinan nilai (biner) yaitu 0
atau 1. Variabel aljabar boole sering digunakan untuk menyajikan
suatu tingkat tegangan pada terminal suatu rangkaian. Terminal
itu dapat berupa kawat atau saluran masukan/keluaran suatu
rangkaian. Misalnya 0 sering digunakan untuk menandai suatu
jangkauan tegangan dari 0 volt sampai dengan 0,8 volt. Sedangkan
1 sering digunakan untuk jangkauan tegangan dari 2 volt hingga 5
volt. Dengan demikian tanda 0 dan 1 tidak menggambarkan

bilangan yang sebenarnya tetapi menyatakan keadaan suatu

variabel tegangan.
Aljabar boole digunakan untuk menyatakan pengaruh

berbagai rangkaian digital pada masukan-masukan logika, dan
untuk memanipulasi variabel logika dalam menentukan cara
terbaik pada pelaksanaan (kinerja) fungsi rangkaian tertentu. oleh
karena hanya ada dua nilai yang mungkin, aljabar boole lebih
cocok digunakan untuk rangkaian digital dibandingkan dengan
aljabar yang lain. Dalam aljabar boole tidak ada pecahan, desimal,
bilangin negatif, akar kwadrat, akar pangkat tiga, Logaritma,
bilangan imajiner, dan sebagainya. Kenyataannya, dalam aljabar
boole hanya mengenal 3 (tiga) operasi dasar, yaitu:
1) Penjumlahan logika atau OR dengan simbol operasi `+` (tanda

plus).
2) Perkalian logika atau AND dengan simbol operasi `.` (tanda titik)
atau tanpa tanda sama sekali.
3) Komplementasi atau NOT (atau inversi) dengan simbol operasi `-`
(garis di atas variabel).
Aturan operasi OR, AND dan NOT pada dua tingkat logika 0
dan 1 dapat dirangkum sebagai berikut:
OR AND NOT
0+0=0 0.0=0
0 1
0+1=1 0.1=0
1+0=1 1.0=0
1  0
1+1=1 1.1=1
Selanjutnya akan terlihat bahwa aljabar boole dapat

digunakan sebagai salah satu cara untuk menganalisis rangkaian
logika dan menyatakan operasinya secara matematik, terutama
untuk mendapatkan konfigurasi rangkaian yang paling sederhana

(paling sedikit jumlah komponen).
Sebagaimana telah dikemukakan sebelumnya bahwa dalam

setiap aljabar memiliki postulat, aturan main, dan operasi sendiri.
Ketiga hal tersebut saling terkait dan terangkum dalam istilah
teorema. Berdasarkan teorema dalam aljabar boole dapat
membantu menyederhanakan pernyataan dan rangkaian logika.
Sekali lagi, dalam aljabar boole setiap konstanta dan setiap
variabel hanya dapat bernilai 0 atau 1.
Teorema dalam aljabar boole meliputi:
1) A . 0 = 0
2) A . 1 = A
3) A . A = A
4) A . A  0
5) A + 0 = A
6) A + 1 = 1
7) A + A = A
8) A  A  1
Teorema berikut yang mencakup lebih dari satu variabel yaitu:
9) A + B = B + A (komutatif OR)
10) A . B = B . A (komutatif AND)

11) A + (B + C) = (A + B) + C = A + B + C (asosiatif OR)
12) A(BC) = (AB)C = ABC (asosiatif AND)
13) A(B + C) = AB + AC (distributif OR)
14) (A + B)( C + D) = AC + BC + AD + BD (distributif AND
15) A + AB = A
16) A  A B  A  B
1.4.2. Teorema D’Morgan

Masih ada dua teorema dalam aljabar boole yag sangat
penting yang disumbangkan oleh matematikawan De Morgan.
Kedua teorema de Morgan tersebut adalah:
A BAB
AB  A  B
Teorema de Morgan ini tidak hanya berlaku untuk dua
variabel selain A dan B masing-masing terdiri dari lebih dari satu
variabel tetapi operasi OR dan AND dapat diteruskan pada
variabel berikutnya, seperti:
(A  B  C  D  .. )  A  B  C  D  ..
(A  B  C  D  .. )  A  B  C  D  ..
1.4.3. Membangun Gerbang dari Gerbang Lain.
a. Membangun gerbang OR dari NAND
FAB
FAB
F A.B
Gambar 1.10. Membangun OR dari NAND
b. Membangun gerbang OR dari NOR
FAB
FAB
Gambar 1-11. Membangun OR dari NOR
c. Membangun gerbang AND dari NOR.

F A.B
F A.B
FAB
Gambar 1-12. Membangun AND dari NOR
d. Menbangun gerbang AND dari NAND
F  A.B
F  AB
Gambar 1-13. Membangun AND dari NAND
e. Membangun gerbang EXOR dari NAND

F  AB  A B
 AB  A B
  
 AB . A B
Gambar 1-14. Membangun EXOR dari

NAND
f. Membangun gerbang EXNOR dari NAND
F  AB  A B
 AB  A B
 
 AB A B
Gambar 1-15. Membangun EXNOR dari

NAND
1.4.4. Gerbang logika 3 masukan
Bentuk rangkaian dari persamaan:
F = ABC
F = (AB) C dengan gerbang AND
Tabel 1-9. Gerbang

AND 3 masukan
Gambar 1-16. Gerbang AND 3

masukan dari AND 2 masukan.
Bentuk rangkaian dari persamaan F  ABC dengan gerbang

NAND
F  ABC
 AB . C
 AB  C
 AB . C
 AB . C
Gambar 1-17. Gerbang AND 3 masukan dari
 AB . C
NAND 2 masukan.
Rangkaian berikut hasilnya sama, tapi rangkaiannya berbeda:
F  ABC
 (AB). C
1.4.5. Rangkaian Logika Kombinasi.
Selain menggunakan simbol elemen logika, deskripsi

rangkaian logika kombinasi dapat dilakukan dengan menggunakan

persamaan logika. Secara umum persamaan logika diklasifikasikan

ke dalam 2 bentuk, yakni Sum Of Product (SOP) dan Product Of Sum
(POS).
a. Bentuk Sum Of Product (SOP)
SOP adalah fungsi logika yang bentuknya diubah dari

penjumlahan menjadi perkalian. Secara sederhana dapat dikatakan
bahwa SOP adalah bentuk persamaan yang melakukan operasi
OR terhadap AND. Pada bentuk SOP standar, setiap sukunya
dinamakan minterm, disingkat dengan m (huruf kecil). Minterm
bersifat unik, yakni untuk semua kombinasi input yang ada hanya
terdapat satu kombinasi saja yang menyebabkan suatu minterm
bernilai 1. Dengan kata lain, suatu persamaan logika dalam bentuk
SOP, dapat dilihat dari outputnya yang berlogika 1. Tanda sigma
() digunakan sebagai pengganti operator-operator penjumlahan
(operasi logika OR).
Contoh:
Perhatikan Tabel fungsi logika untuk 3 masukan dan 1

keluaran berikut:
Tabel 1-10. Fungsi logika 3 masukan.
Dari Tabel di atas dapat dinyatakan dalam suatu persamaan :
Y  A . B. C  A . B. C  A . B. C  A . B. C
Atau dapat dituliskan dalam bentuk Minterm sebagai berikut
Y = m(0,3,6,7)
Gambar rangkaian:
Gambar 1-18. Rangkaian implementasi minterm.
Penyederhanaan dengan aljabar Boolean
Y  A . B. C  A . B. C  A . B. C  A . B. C
Y  A . B. C  A . B. C  A . B. (C  C)
Y  A . B. C  A . B. C  A . B
Y  A . B  A . B. C  A . B. C
Contoh Penyederhanaan Tabel kebenaran EXOR:

Tabel 1-11. Tabel kebenaran EXOR
Dari Tabel EXOR di atas dapat dinyatakan dalam suatu

persamaan :
F  AB  AB
Atau dapat dituliskan dalam bentuk Minterm sebagai berikut
Y = m(1,2)
Contoh Penyederhanaan Rangkaian Half Adder (HA):
Keterangan:
A, B = input
C, S = output
S = Sum
C = Carry
Gambar 1-19. Rangkaian Half Adder
Tabel 1-12. Tabel kebenaran rangkaian Half Adder
Persamaan HA menjadi:
C = AB adalah pers. AND gate
S  AB  A B adalah persamaan EXOR gate
Contoh Persamaan Tiga Masukan:
Tabel 1-13. Cara menentukan persamaan tiga masukan
Persamaan menjadi: F  ABC  ABC  ABC  ABC
b. Bentuk Product Of Sum (POS)
POS merupakan fungsi logika yang bentuknya diubah dari

penjumlahan menjadi perkalian atau dengan kata lain POS adalah
bentuk persamaan yang meakukan operasi AND terhadap OR.
Pada bentuk POS standar, setiap sukunya dinamakan maxterm,
disingkat dengan M (huruf besar). Sama halnya dengan minterm,
maxterm juga bersifat unik, yakni untuk semua kombinasi input
yang ada hanya terdapat satu kombinasi saja yang menyebabkan
suatu maxterm bernilai 0. Dengan kata lain, suatu persamaan
logika dalam bentuk POS, dapat dilihat dari outputnya yang

berlogic 0. Tanda phi () digunakan sebagai pengganti

operator-operator perkalian (operasi logika AND).
Contoh :
Nyatakan persamaan Y= A.(B+C) dalam bentuk POS
Atau dapat dituliskan dengan bentuk Maxterm:

Y = (0,1,2,3,4)
c. Merubah Persamaan SOP ke POS dan Sebaliknya
Representasi numerik juga dapat digunakan untuk

memudahkan dalam merubah suatu persamaan logika dari bentuk
Sum Of Product (SOP) menjadi Product Of Sum (POS).
Contoh:
f(A,B,C) = A’B’C + A’BC’ + AB’C + ABC

Dalam representasi numeric, ditulis:
f(A,B,C) = m1 + m2 + m3 + m4
Atau f(A,B,C) = ∑ (1,2,5,7)
Dalam bentuk POS, dapat ditulis:
f(A,B,C) = π (0,3,4,6)
Atau f(A,B,C) = M0.M3.M4.M6
Atau f(A,B,C) = (A+B+C).(A+B’+C’).(A’+B+C).(A’+B’+C)
Pada contoh diatas, persamaan SOP terdiri dari 3 variabel

input yaitu A,B,C, dengan demikian akan terdapat 23 = 8
kombinasi input (dalam angka decimal : 0,1,2,3,4,5,6,7). Dengan
kata lain terdapat sebanyak 8 minterm. Dalam persamaan SOP di
atas hanya terdiri dari 4 buah minterm (m 1; m2 ; m5 dan m7).
Perhatikan bahwa nagka-angka subskrip yang digunakan adalah 1;
2; 5 dan 7, sisanya yaitu angka-angka 0;3;4 dan 6 akan menjadi
subskrip untuk maxterm persamaan dalam bentuk POS.
Jadi,
f(A,B,C) = ∑ (1,2,5,7) = π(0,3,4,6)
atau,
f(A,B,C) = m1 + m2 + m5 + m7 = M0.M3.M4.M6
d. Implementasi Persamaan SOP dengan Gerbang NAND.
Suatu persamaan dalam bentuk SOP dapat diim-

plementasikan atau direalisasikan hanya dengan menggunakan
gerbang-gerbang NAND. Misalnya, untuk persamaan SOP
berikut:
F = AB + AC + BC
Implementasi rangkaiannya adalah:
Gambar 1-20. Rangkaian logika fungsi F = AB + AC + BC

Rangkaian diatas dapat diganti hanya dengan menggunaan

gerbang NAND sbb:
Gambar 1-21. Rangkaian pengganti menggunakan NAND.
e. Implementasi Persamaan POS dengan Gerbang NOR.
Setiap persamaan logika output yang berada dalam bentuk

POS dapat langsung diimplementasikan dengan menggunakan
gerbang-gerbang NOR.
Sebagai contoh, dibawah ini deberikan suatu persamaan

logika dalam bentuk POS:
F  (A  B).( A  C)
Persamaan diatas dapat diimplementasikan dengan
menggunakan beberapa jenis gate seperti pada Gambar 1-22.
Gambar 1-22. Rangkaian logika fungsi F  (A  B).( A  C)

Akan tetapi, persamaan di atas dapat pula diimplementasikan

hanya dengan menmggunakan gerbang-gerbang NOR seperti pada
Gambar 1-23.
Gambar 1-23. Rangkaian pengganti menggunakan NOR.
1.4.6. Penyederhanaan Fungsi Logika dengan Karnaugh Map.
Metoda Karnaugh Map adalah suatu teknik penyederhanaan

fungsi logika denngan cara pemetaan K-Map, terdiri dari
kotak-kotak (bujur sangkar) yang jumlahnya tergantung dari
jumlah variabel dari fungsi logika atau jumlah input dari rangkaian
logika.
Langkah-langkah pemetaan Karnaugh Map secara umum.
a. Untuk persamaan logika yang terdiri dari n variable diperlukan

K-map dengan 2n kotak. Penomoran kotak berurutan
berdasarkan kode gray.
Tabel 1-14. Pemetaan Karnaugh Map n variable.

b. Memasukan data dari truth table ke dalam K-map

Tabel 1-15. Fungsi logika 4 masukan
c. Penyederhanaan dilakukan dengan menggabungkan

kotak-kotak yang bersebelahan dengan anggota sebanyak 2m
kotak dan formasi kotak membentuk segi empat ( 0 ≤ m ≤ n ).
d. Setiap kelompok dalam K-map akan membentuk satu suku

dalam persamaan hasil penyederhanaan, dan jumlah variabel
yang terkandung dalam suatu suku tergantung kepada jumlah
kotak/daerah dalam suatu kelompok
e. Dalam K-map dengan n variabel, suatu kelompok yang
memiliki 2m kotak merupakan suatu suku dengan (n-m)
variabel.
f. Jumlah kelompok (group) dalam suatu K-map harus dibuat
seminimal mungkin.
g. Jumlah anggota (kotak) dalam suatu kelompok harus dibuat
semaksimal mungkin
h. Proses pengelompokan dilakukan sampai seluruh kotak yang

berlogik 1 tergabung dalam pengelompokan.

Don’t care adalah Kombinasi input yang tidak pernah

digunakan, tidak dipakai dalam sistem.
Contoh:
Don’t care pada K-map 3 variabel (8 kombinasi warna input

tetapi hanya 5 warna yang digunakan)
Gambar 1-24. 8 dikombinasi warna input dengan K-Map
d = don’t care
Don’t care boleh dibuat logik 1 atau

logik 0 tergantung pada posisi yang
menguntungkan
Pada M-map diatas nilai d lebih menguntungkan jika berlogika 1
U  T  R S  RS
U  T  (R  S )
Soal:
1. Rangkaian Half Adder (HA):

a) Bangun rangkaian HA menggunakan NAND gate (gunakan
persamaan aljabar Boole dan d’Morgan).
b) Bangun rangkaian HA menggunakan NOR gate.
2. Diketahui persamaan tiga masukan:
F  ABC  ABC  ABC  ABC Dengan menggunakan
persamaan aljabar Boole dan d’Morgan, bangun rangkaian

tersebut menggunakan NAND gate dua masukan.
3. Sederhanakan persamaan rangkaian berikut dan gambarkan

rangkaian logikanya untuk menghasilkan keluaran Y dari
masukan A, B dan C jika diagram pewaktuan untuk setiap
masukan tersebut ditunjukkan paga gambar berikut:
4. Bangun rangkaian pada persamaan soal nomor 3 dengan

menggunakan gerbang NAND.
5. Bangun rangkaian pada persamaan soal nomor 3 dengan
menggunakan gerbang NOR.
6. Sebuah kunci elektronik sederhana akan terbuka jika dan hanya

jika kombinasi masukan 10 dan 01 ditekan ( diberi logika 1)
a. Nyatakan dalam ekspresi / aljabar Boolean
b. Buat rangkaian logikanya

7. Perhatikan tabel berikut ini !
a. Tuliskan persamaan boolean minterm dari data yang tertera

dalam tabel di atas!
b. Sederhanakanlah persamaan boolean yang telah didapatkan
pada poin (a) menggunakan Map Karnough !
c. Buatlah rangkaian logika pada poin (b) menggunakan
gerbang NAND !
8. Tuliskan fungsi Boole pada rangkaian berikut:
1.5. Rangkaian Digital
1.5.1. Aplikasi Pada Gerbang NOT.
Menggunakan prinsip pada rangkaian saklar transistor
VCC = VRC + VCE

VCC = IC.RC + VCE
iC = β iB
Jika Vi = L, maka
Vo = Vcc = H
Jika Vi = H, maka
Vo = 0 = L
Ganbar 1-25. Rangkaian saklar elektronik
Aplikasi pada gerbang OR
Jika salah satu masukan

1 akan menghasilkan F =
1.
Jika dioda diberi panjar

maju, maka
hambatannya kecil.
Sebaliknya jika dioda
Gambar 1-26.
diberi panjar mundur,
Rangkaian gerbang
maka hambatannya
OR
besar.

1.5.3. Aplikasi pada gerbang AND
Jika kedua masukan A dan B

adalah 1, maka keluaran F = 1.
Jika salah satu masukan adalah

1, maka keluaran F = 0
Gambar 1-27. Rangkaian

gerbang AND
1.5.4. TTL
Keluarga logika yang paling banyak digunakan pada masa

kini adalah Transistor-Transistor Logic (TTL) dan logika
Complementary Metal Oxide Semiconductor (CMOS). Untuk operasi
yang amat cepat, orang menggunakan logika Emitter Coupled Logic
(ECL).
Pada bagian ini akan dibahas keluarga logika TTL dan

CMOS saja. Rargkaian pintu NAND dengan logika TTL
ditunjukkan pada Gambar 1-28.
Gambar 1-28. (a) Rangkaian NAND TTL

(b) Simbol pintu NAND
Tampak bahwa TTL menggunakan transistor bipolar, Q 1

adalah trannsistor dengan emiter ganda, sedangkan D 1 dan D2
adalah dioda untuk proteksi terhadap masukan dengan tegangan
negatif. Misalkan masukan A High, dan B Low, maka salah satu
emiter Q1 mendapat bias maju, dan pada transistor Q1 ditarik arus
kolektor. Arus ini berasal dari basis transistor Q 2. Akan tetapi
untuk Q2 arus bias ini berarah terbalik, sehingga transistor Q 2
cut-off, yaitu IC2 = IE2 = 0.
Akibat selanjutnya adalah bahwa VBE (Q3) = 0, sehingga

transistor Q3 akan cut-off juga. Peristiwa ini juga membawa akibat
transistor Q4 rnenjadi saturasi, sehingga tegangan F lebih cepat dan
lebih dekat mencapai tegangan VCC. Transistor Q4 dikatakan
berfungsi sebagai active pull-up. Transistor Q3, dioda D3 dan
transistor Q4 dikatakan membentuk tahap keluaran totem-pole.
Totem pole adalah tonggak berupa arca yang bertumpukan buatan
orarg Indian Amerika.

Pada beberapa IC tidak digunakan Q4, sehingga kolektor Q3

terbuka. TTL semacam ini dikatakan mempunyai kolektor terbuka
(open collector). BiIa digunakan dalam suatu sistem keluarga pintu
logika open collector harus diberi resistor pull-up ke VCC.
Kembali ke TTL dengan keluaran totem-pole, bila kedua

masukan High, maka emiter akan mendapat bias terbalik terhadap
basis. Dioda basis kolektor mendapat bias maju, sehingga
mengalir arus besar pada basis Q2, sehingga Q2 saturasi, dan
selanjutnya Q3 nenjadi saturasi dan berkat adanya dioda D 3 maka
Q4 menjadi cut-off. Semua ini membawa akibat tegangan keluaran
menjadi  0V.
Tingkat-tingkat dan arus-arus TTL dapat dijelaskan

menggunakan Gambar 1-29. Daerah-daerah tegangan yang
dianggap High dan dianggap Low oleh TTL disebut tingkat TTL.
Tingkat TTL untuk masukan ternyata tidak sama dengan tingkat
untuk keluaran. Ini dilukiskan pada Gambar 1-29.
Gambar 1-29. Tingkat Tegangan TTL

(a) Untuk keluaran. (b) Untuk masukan
Dari Gambar 1-23 dapat disimpulkan bahwa bila diukur

pada keluaran, tegangan di atas 2,4 V dinyatakan sebagai High dan
tegangan di bawah 0,4 V dinyatakan sebagai Low. Bila diukur
pada masukan, tegangan di atas 2,0 V akan dianggap High, dan di
bawah 0,8 V dianggap Low.
Arus-arus TTL yang mengalir pada masukan dan keluaran

ditunjukkan pada Gambar 1-30.
Gambar 1-30. Arus TTL
Pasangan harga Ii,Hmax = 40 μA dan dikatakan Ii,Lmax = 1,6

mA, dikatakan membenruk satu unit load TTL (40 μA , 1,6 mA).
Dari arus-arus keluaran TTL nyatalah bahwa satu TTL cukup

mampu melayani 10 unit load TTL. Dikatakan bahwa TTL

mempunyai dc fan out sebesar 10.
IC TTL terutama dibuat oleh perusahaan Texas instrument,

dan dikenal sebagai seri 74 atau 54. Seri 54 adalah untuk
spesifikasi militer.
Beberapa contoh pintu logika dari seri 74 adalah:

7400: quad two-input NAND gate
7404: Hex inverter
7432: quad two-input OR gate
7402: quad two-input NOR gate
7483: 4 bit full adder wirh fart carry.
1.5.5. CMOS
Keluarga logika lain yang banyak digunakan pada IC SSI dan
MSI adalah logika CMOS. Logika CMOS menggunakan transistor
MOSFET, biasanya dari tipe enhancement mode, yang
komplementer. Satu transistor menggunakan enhancement yang
lain p-channel. Gambar 1-31 menunjukkan inverter CMOS.
Gambar 1-31. Rangkaian Inverter CMOS.
Gambar 1-32. (a) Struktur MOSFET enhancement n-channel

(b) Struktur MOSFET enhancement p-channel
Pada transistor enhancement n-channel (subtrat p) bila gate

diberi tegangan lebih tinggi dari source/subtrat maka akan
terbentuk channel-n oleh karena bagian subtrat dekat gate menarik
elektron minoritas sehingga nenjadi bersifat seperti tipe-n, yaitu
membentuk channel. Makin besar potensial gate makin lebar
channel, maka makin mudah berkonduksi. Channel seperti ini
dikatakan terbentuk oleh inversi. Pada transistor MOSFET
enhanement p-channel, gate terus negatif terhadap subtrat, agar
terbentuk channel inversi (Gambar 1-32).
Kembali pada Gambar 1-25, bila Vi = 10 V = High, maka

transistor Q2 akan on, sedangkan Q1 menjadi off. Akibatnya
tegangan keluaran akan menjadi nol (Low).
Keistimewaan CMOS terutama terletak pada daya disipasi

yang arnat rendah bila dalam keadaan off, sehingga baik sekali
untuk peralatan yang bekerja dengan batu baterai.

Daya disipasi pada keadaan quiescent P QD = 25 μW untuk

tiap IC. Pada frekuensi tinggi daya disipasi dinamik P DD harus
diperhitungkan. Di atas 1 MHz disipasi daya dapat melebihi TTL.
Disipasi daya dinamik ini disebabkan oleh pengisian dan
pengosongan kapasitor luar dan dalam.
Disipasi PDD = VI = VQ/T = V/T (VCL) = CLV2f.

Untuk VDD = 10V, CL = 10 pF, F = 10 MHz, PDD = 10 mW.
Keluaran CMOS biasanya terisolasi dari V DD dan VSS. Ini

berarti bahwa CMOS dapat beroperasi dengan tegangan positif
dan negatif, asalkan VDD paling sedikit 3 V di atas VSS. VDD untuk
CMOS dapat mempunyai harga dari 3 V hingga 16 V, dengan V SS
biasanya ditanahkan. Satu hal yang perlu diperhatikan dengan
CMOS adalah bahwa di dalam IC digunakan transistor MOSFET,
sehingga harus berhati-hati bila memegangnya. Medan statik dari
jari dapat merusak gate transistor MOSFET. IC CMOS biasanya
dijual dengan menggunakan busa konduktif (conductive foon) di
mana semua kakinya terbenam, sehingga terhubung singkat.
CMOS biasanya menggunakan dioda proteksi pada

masukannya, walaupun demikian kadangkala proteksi ini kurang
efektif.
Impedansi masukan CMOS biasanya adalah 1012 , Cin  5

pF, Impedansi keluaran adalah kira-kira 1 k.
Gambar 1-33. Tingkat logika CMOS
Waktu penundaan propagasi CMOS pada umumnya besar

disebabkan oleh karena impedansi keluaran yang tinggi. Untuk
CD4001, VDD = 5 V, tPLH = t. tPHL = 60 nS dan untuk VDD = 10 V;
tPLH = tPHL = 25 nS. Waktu naik (rise time) tr, dan waktu jatuh (fall
time) tf adalah 70 nS untukVDD = 5V.
Suatu variasi CMOS yang dikenal sebagai CMOS-SOS

(silicon-on-Sapahire) frekuensi operasinya dapat mencapai 30 Hz.
Satu perusahaan semikonduktor penghasil IC CMOS yang

utama adalah RCA. Perusahaan ini menghasilkan CMOS SSI,
MSI maupun LSI. Untuk SSI dan MSI digunakan seri CD4000.
Sebagai contoh:
CD 4001 adalah quad two-input NOR.
CD 4011 adalah quad two-input NAND
CD 4049 adalah hex-inverter.

CMOS buatan Motorola menggunakan kode MC 14000,

sedangkan buatan Texas Instrtunents menggunakan nomor seri 74C,
seperti misalnya 74C04 adalah Hex inverter.
Soal:
1. Beri keterangan bagaimana rangkaian saklar elektronik berikut

melaksanakan logika NOT.
2. Lukiskan batas-batas nilai tegangan untuk logika tinggi dan

untuk logika rendah untuk TTL dan CMOS.
3. Beri keterangan cara kerja CMOS.
1.6. Flip-Flop
Flip-flop atau bistabil atau mempunyai dua keadaan stabil.

Satu ciri dari flip-flop adalah keluaran tetap berada pada keadaan
stabilnya walaupun isyarat masukan yang menyebabkan keadaan
itu telah berubah. Perubahan berikutnya pada masukan akan
mengubah keadaan ke luaran flip-flop. Jadi flip-flop ini
mempunyai kemampuan mengingat keadaan logika. Dengan
flip-flop ini dapat dibuat pencacah, pembagi frekuensi, memori

komputer dan lainnya. Flip-flop ang akan dibahas dalam topik ini
adalah berbagai macam flip-flop, seperti S-R latch, flip-flop JK,
flip-flop D, dan flip-flop T.
1.6.1. Latch
Suatu flip-flop sederhana dapat dibuat dengan pintu NAND

seperti pada Gambar 1-34.
Tabel 1-16. Tabel kebenaran latch SR
Gambar 1-34. (a) Rangkaian Latch RS, (b) Simbul Latch RS.
Bila masukan R pada keadaan HIGH dan S pada keadaan
LOW, maka keluaran Q akan LOW dan Q akan HIGH. Dari
tabel kebenaran terlihat bahwa selama masukan R dan S berbeda,

maka keluaran pada Q ikut S dan keluaran Q nengikuti R.

Jika kedua masukan HIGH maka keadaan keluaran akan

tetap pada keadaan sebelum keadaan masukan menjadi HIGH,
keadaan ini disebut keadaan INGAT. Jika kedua masukan LOW
maka keadaan keluaran adalah HIGH, selajutnya jika kedua
masukan serentak menjadi HIGH, maka keadaan yang akan
diambil flip-flop tidak nenentu. Keadaan ini haruslah dihindari,
sehingga keadaan ini disebut keadaan terlarang. Sebagai contoh
penggunaan LATCH RS pada Gambar 1-35.
Mula-mula saklar R (reset) ditekan sebentar akan membuat Q
nenjadi H sehingga lanpu LED padam dan Q nenjadi L seperti
pada diagram timing pada Gambar 1-35(b). Bila pada suatu saat
saklar S (set) terhubung dengan tanah walau hanya sekejap,
keluaran Q akan menjadi L sehingga lanpu LED akan nenyala,
dan Q menjadi H. Dalam keadaan ini bila saklar S
terhubungkan ke tanah keadaan flip-flop tidak berubah, oleh

karena flip-flop dalam keadaan ingat. Baru setelah saklar reset
dihubungkan dengan tanah walau hanya sebentar Q nenjadi H
sehingga lampu LED padam, dan Q menjadi L. Bila setelah ini
saklar S berhubungan dengan tanah, maka lanpu LED akan

menyala lagi.
(a) (b)
Gambar 1-35. (a) Rangkaian Latch RS (b) Diagram timing
Kata LATCH dapat diterjemahkan dengan kata mengait.

Perubahan keadaan sekejap (S → L, R → H) pada masukan
menyebabkan keadaan keluaran mengait pada suatu keadaan.
Walaupun masukan sudah berubah kena lagi (S → H, R → H)
keadaan keluaran tetap pada keadaannya. Sifat int dimanfaatkan
pada penggunaan flip-flop sebagai komponen memori
semikonduktor. LATCH RS juga dapat dibuat dengan pintu NOR
seperti dditunjukkan pada Gambar 1-36.
Tabel 1-17. Tabel kebenaran RS Latch dengan pintu NOR

Gambar 1-36. Latch RS dengan pintu NOR
LATCH RS juga dapat dibuat dengan pintu NAND seperti

dditunjukkan pada Gambar 1-37 dan tabel kebenrannya
ditunjukkan seperti pada Tabel 1-18.
(a) (b)
Gambar 1-37. (a) Gated RS Latch (b) Simbul RS Latch
Tabel 1-18. Tabel kebenaran RS Latch
Dengan X = dont Care

Bila G pada keadaan L, maka flip-flop pada keadaan ingat,

tak perduli keadaan S atau R. Fip-flop akan bekerja bila G pada
keadaan H. Dengan memasang suatu inverter antara S dan R
kedua masukan ini akan merupakan komplemen satu dengan
lainnya dan komplemen yang dihasilkan disebut D-LATC. D
berarti data (Gambar 1-38 a)
Gambar 1-38. (a) Rangkaian D-Latch, (b) Simbul D-Latch
Tabel 1-19. Tabel kebenaran D-Latch
Dari Tabel kebenaran 1-19 tampak bahwa keluaran akan

nengikuti saklar G ada pada keadaan H. Agar lebih jelas kerja
D-LATCH ini ditunjukkan dengan diagram timing pada Gambar
1-33. Tanpak bahwa masukan D baru diteruskan ke keluaran Q
setelah G dibuat H, walaupun hanya sebentar.

Gambar 1-39. Diagram timing D-Latch
1.6.2 Flip-flop JK
Masalah keadaan tertentu pada RS LATCH diatasi dengan

menggunakan flip-flop JK dengan rangkaian seperti pada Gambar
1-40.
(a) (b)
Gambar 1-40. (a) Flip-flop JK (level triggered), (b) Simbul flip-flop
JK.
Tabel 1-20. Tabel kebenaran JK FF
Dari Tabel 1-20 tampak bahwa bila kedua masukan ada pada
keadaan L maka keluaran akan berubah keadaan setiap kali CK
menjadi H. Agar jelas ini dilukiskan dengan diagram timing
(Gambar 1-41).
Gambar 1-41. (a) Flip-flop JK dipasang sebagai flip-flop toggle

(b) Diagram timing untuk flip-flop toggle.
Pada flip-flop JK kadang-kadang diberi masukan kontrol yaitu

preset (PR) dan clear (CLR), seperti pada Gambar 1-42. Kedua
masukan ini disebut masukan langsung (direct input).

Gambar 1-42. (a) Flip-flop JK dengan preset dan clear

(b) Simbul flip-flop JK
Tabel 1-21. Tabel kebenaran Flip-flop JK dengan

preset dan clear
Masukan CK disebut masukan clock. Tampak bahwa

masukan PR dan CLR berlaku seperti masukan RS pada RS
LATCH. Flip-flop JK masih mempunyai masalah yaitu isyarat
pada CK harus amat sempit, yaitu harus lebih sempit dari waktu
propagasi pintu togika dan latch. Agar bekerja baik, pulsa CK tak
boleh lebih lebar dari 30 nS. Pulsa sempit seperti ini dapat dibuat
suatu monostabil. Masalah pulsa trigger sempit ini dapat diatasi
dengan menggunakan flip-flop dengan trigger tepi (edge-triggered
flip-flop) atau dengan flip-flop master slave.
Cara kerja edge-triggered flip-flop dapat diterangkan dengan

diagram timing seperti pada Gambar 1-43 untuk pentriggeran tepi
negatif (negativ edge triggering). Pada Gambar 1-43 (a) tanda pada
masukan CK menyatakan bahwa keadaan masukan akan
ditransfer kepada keluaran pada transisi negatif. Contoh flip-flop
JK dengan trigger adalah 74H101, 74H102, 74H103, 74H105,
74H108 dari Texas Instruments.
Flip-flop masterslave terdiri dari dua flip-flop yang

dihubungkan seri, flip-flop pertama disebut master dan flip-flop
kedua disebut slave. Transver keadaan masukan ke keadaan
keluaran terdiri dari empat tahap, seperti ditunjukan Gambar 1-44.
Gambar 1-43. (a) Flip-flop JK master slave sebagai flip-flop

(b) diagram timing
Tahapan-tahapan tersebut adalah:

1 – 2: isolasi slave dari master
2 – 3: transfer data dari masukan
kepada master
3 – 4: non aktifkan masukan data
Gambar 1-44. Keadaan 4 : transfer data dari master ke
masukan-keluaran slave .
Diagram timing untuk flip-flop masterslave JK pada Gambar
1-45 (b)

Gambar 1-45. (a) Flip-flop master slave 7473

(b) Diagram timing
Pada diagram timing (Gambar 1-45) tanpak bahwa flip-flop

masterslave dapat meneruskan pulsa data pada pulsa clock no 4.
Ini berlaku asalkan pulsa data lebih lebar dari 20 ns. Untuk edge
triggered flip-flop pulsa sata ini tidak diterima oleh karena saat
transisi negatif pulsa data sudah berakhir. Flip-flop master slave
dengan data lock-out memungkinkan menerima pulsa data tanpa
isyarat bahwa data harus stabil selama pulsa clock pada keadaan
H.
Rangkuman
Pada kegiatan belajar ini Anda telah belajar tentang apa yang
dimaksud dengan isyarat digital dan isyarat analog. Isyarat digital
hanya mempnyai dua nilai tegangan, biasanya satu nilai dekat 5V
(logika H) dan yang lain dekat 0 V (logika L).
Suatu komponen elektronika digital yang disebut pintu logika

membuat keputusan pada keluarannya berdasar keadaan
masukannya. Kita telah belajar tentang pintu AND, pintu OR,
pintu NOT, serta pintu-pintu NAND, NOR, XOR, XNOR.
Anda harus paham dan ingat benar tabel kebenaran untuk

tiap-tiap pintu logika. Dengan satu pintu XOR dan pintu AND
dapat dibuat rangkaian yang nelakukan penjumlahan untuk

bilangan biner, yaitu bilangan dengan basis 2.
Anda juga telah belajar tentang sistem bilangan biner. Ini

akan Anda perlukan kelak kalau Anda
Dengan memahami rangkaian digital Anda tahu tentang

pembebanan pada keluaran suatu komponen digital. Kalau beban
terlalu besar maka tegangan keluaran mungkin akan berada pada
keadaan atau daerah tegangan terlarang, yang menyebabkan
komponen-komponen digital yang selanjutnya akan salah
mengambil keputusan, sehingga seluruh rangkaian tak bekerja.
Selain pembebanan DC ada juga pembebanan AC, oleh

karena masukan-masukan komponen digital mempunyai
kapasitansi masukan, yang bersama-sama dengan hambatan
keluaran tahap sebelumnya membentuk suatu tapis lolos rendah.
Ini akan mempengaruhi waktu naik isyarat.
Sehubungan dengan pembebanan DC kita perlu tahu tentang

nilai-nilai tegangan untuk tingkat-tingkat logika TIL dan CMOS.
Sehubungan dengan pembebanan AC dan tanggapan frekuensi
komponen digital kita perlu memahami tentang waktu penundaan
propagasi.
Rangkaian bistabil dari bentuk yang paling sederhana, yaitu

latch S-R dengan pintu NAND atau pintu NOR, hingga flip-flop
J-K Master slave.
Pada bagian ini kita mempelajari pemakaian flip-flop untuk

menangkap suatu pulsa untuk memberikan keluaran yang
mengunci pada suatu keadaan logika.

Beda antara latch dengan flip-flop adalah bahwa lacth peka

terhadap tingkat logika, sedang flipeflop peka terhadap transisi
atau perubahan tingkat logika.
Latch S-R dapat digunakan untuk mendapatkan keadaan

penutupan dan pembukaan saklar tanpa menghasilkan banyak
pulsa (bouncing), ataupun untuk menangkap suatu pulsa yang
hanya ada sekejap. Pemakaian seperti ini banyak digunakan pada
komputer untuk mengeluarkan data.
Jenis lain yang juga banyak digunakan untuk alih data antara
komputer dan alat-alat luar kcmputer adalah latch D dan flip-flop
D. Selain itu kita dapat membuat agar flip-flop bekerja sebagai
suatu flip-flop T (Toggle). Dengan flip-flop J-K kita dapat membuat
lebih banyak ragam alat lagi, karena kita ada dua masukan
dibandingkan dengan flip-flop D yang hanya mepunyai satu
masukan.
Pada modul 8 kita akan membahas penerapan fflip-flop untuk

membuat bermacam jenis pencacah, pembagi frekuensi, register
geser dan sebagainya.
Soal
Soal:
1. Perhatikan rangkaian dibawah ini. Jika S1 dan S2 ditekan sesuai

dengan waktu berikut:
Tentukan diagram pewaktuan keluaran Q, andaikan pada

mulanya keluaran Q adalah L.
2. Ubah dan jelaskan secara singkat suatu flip-flop RS menjadi
flip-flop D.
3. Ubah dan jelaskan secara singkat suatu flip-flop JK menjadi
flip-flop T.
4. Ubah dan jelaskan secara singkat suatu flip-flop D menjadi
flip-flop T.
5. Perhatikan rangkaian dibawah ini.
Jika diketahui diagram pewaktuan seperti dibawah ini:
Tentukan diagram pewaktuan pada titik-titik A, B dan C.

Daftar Pustaka
Albert Paul Maalvino. (1991). Computer Digital Electronics. Notes,

1–205.
Milman Halkias. (1985). Elektronika Terpadu. Penerbit Erlangga, 1–251
Roger L. Tokheim. (1994). Prinsip-prinsip Digital. Ed.2. Penerbit

Erlangga..
Sutrisno. (1987). Elektronika: Teori dan Penerapannya. Catatan Kuliah,

1–97.

BA 15J00550 5d5f58a2c0e03

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

BA 15J00550 5d5f58a2c0e03

Diunggah oleh

Hak Cipta:

Format Tersedia

Dasar-dasar Elektronika Digital 1

BAB Dasar-dasar Elektronika

1.1. Tujuan Instruksional

Setelah materi ini, diharapkan mahasiswa dapat:

 Menyatakan beda isyarat digital dan isyarat analog.

 Menggunakan system bilangan bineruntuk memahami

 Menggunakan berbagai pintu logika dasar, yaitu AND,

 Menguraikan kerja rangkaian pengganti di dalam IC pintu

 Menguraikan kerja berbagai jenis flip-flop dan

1.2. Sistem Bilangan

Kita sudah terbiasa menghitung dengan menggunakan angka

1.2.1 Sistem Bilangan Biner.

Elektronika digital bekerja dengan logik biner, sehingga hanya

Desimal : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 (bilangan dasar 10)

Seperti dikemukakan sebelumnya, sistem bilangan biner

Tabel 1-1. Bilangan biner, desimal, hexadesimal

Untuk membedakan angka 110 biner, 110 desimal, dan 110

Suatu bilangan biner 5 bit 11101 2 = 1x24 + 1x23 + 1x22+ 0x21 +

1.2.2 Konversi Bilangan Biner

a. Konversi Desimal ke Biner

Suatu bilangan desimal dapat diubah menjadi biner dengan

Ubah 5310 menjadi bilangan biner.

b. Contoh konversi lain:

Ubah 110012 menjadi bilangan desimal.

Ubah 152B16 menjadi desimal

152B16 = (1 x 163) + (5 x 162) + (2 x 161) + (11 x 160)

Ubah 541910 menjadi hexa desimal

5419/16 = 338 sisa 1110 = B16 LSB

Ubah 2A5C16 ke Bilangan Biner

216 = 00102 MSB

Ubah 0010 1010 0101 11002 ke Bilangan Hexadesimal.

00102 = 216 MSB

Ubah 17510 menjadi bilangan BCD

0001 0111 0101

FMIPA Univrsitas Negeri Semarang

Menebak Tanggal Lahir dengan Matriks Digital.

Matrks 4x4 yang berisi angka-angka dengn urutan 1, 2, 4, 8,

a. Teman dengan tanggal lahir 2, maka terdapat pada matrks B

1. Nyatakan bilangan berikut dalam desimal: a) 110101B, b)

Jika titik A sampai H diberikan logika seperti berikut :

Dengan titik A adalah LSB dan H adalah MSB, maka :

Berilah penjelasan mengapa LED tersebut dapat hidup atau

FMIPA Univrsitas Negeri Semarang

b. Apa arti LSB dan MSB? Jelaskan !

1.3. Gerbang Logika

1.3.1. Gerbang AND

Gambar 1-1. Simbul dan persamaan gerbang AND

Tabel 1-2. Tabel kebenaran gerbang AND

Keluaran yang dihasilkan pada gerbang AND dalam keadaan

Gambar 1-2. Simbul dan persamaan gerbang OR

Tabel 1-3. Tabel kebenaran gerbang OR

Keluaran yang dihasilkan oeh gerbang OR dalam kea- daan

1.3.3. Gerbang NOT

Gambar 1-3. Simbul dan persamaan gerbang NOT

Tabel 1-4. Tabel Kebenaran gerbang NOT

Keluaran yang dihasilkan oleh gerbang NOT mempunyai

1.3.4. Gerbang NAND (NOT dan AND)

Gambar 1-4. Simbul gerbang AND dan NOT

Biasa disimbulkan dengan:

Gambar 1-5. Simbul gerbang NAND

Tabel 1-5. Tabel Kebenaran gerbang NAND

Gerbang NAND adalah gerbang gerbang AND yang

1.3.5. Gerbang NOR (NOT dan OR)