096 Jurnal Stekin Vol11

Vol. 1, No.
1, Desember 2003 Jurnal Sains, Teknologi & Industri
ANALISIS PERFORMANSI JARINGAN KOMUNIKASI

VERY SMALL APERTURE TERMINAL (VSAT)
Anhar
Jurusan Teknik Elektro Universitas Riau
ABSTRAK
Salah satu unjuk kerja dalam jaringan komunikasi data adalah delay time. Dalam jaringan
komunikasi data yang menggunakan VSAT, permasalahan delay time merupakan fenomena yang tidak dapat
dihindari karena menggunakan satelit sebagai repeater yang berjarak sangat jauh dari permukaan bumi.
Selain itu, throughput juga menentukan keberhasilan pengiriman paket data. Tulisan ini bertujuan untuk
menganalisa kinerja dari jaringan komunikasi data melalui VSAT dengan metode pengaksesan slotted aloha,
yaitu delay time dan throughputnya. Penganalisaan menggunakan simulasi bahasa pemograman Visual
Basic dengan data-data dari literatur. Hasil analisa menunjukkan delay time dengan memperhatikan
kesetimbangan jaringan adalah 0,893 detik dengan jumlah maksimum stasiun VSAT yang dapat ditampung
adalah 117 buah .
ABSTRACT
Delay time is one of the key factors in order to determine the performance in data
telecommunication network. The delay time (in data telecommunication network which uses VSAT) is
inevitable since the VSAT applies a satellite (as repeater) which is far away from earth surface. For data
packet to be sent successfully, throughput must be taken into consideration. This short paper is to analyze the
performance of data telecommunication network through VSAT using access technique slotted aloha to
determine delay time and throughput, respectively. Data from literature is simulated using Programmed
Visual Basic to obtain the delay time and throughput. The results indicate that the delay time is 0,893 second
and the maximum number of VSAT stations can be accommodated is 117.
Kata kunci : waktu tunggu, throughput, kinerja
PENDAHULUAN yang kecil (0,6 – 2,4 m) dan dihubungkan

langsung dengan pelanggan.
Salah satu perkembangan teknologi Perencanaan jaringan komunikasi
telekomunikasi adalah komunikasi satelit. data VSAT ditentukan oleh lalu lintas data
Teknologi ini selain digunakan untuk yang ditransmisikan. Komunikasi data
komunikasi suara juga telah digunakan untuk melalui VSAT ini menggunakan metode
komunikasi data. Dibandingkan dengan packet switching, sehingga lalu lintas data
jaringan komunikasi data terrestrial, jaringan ditentukan oleh banyaknya paket data yang
komunikasi data melalui satelit memiliki dikirimkan. Sedangkan teknik akses yang
banyak keuntungan, diantaranya : mampu digunakan adalah slotted aloha.
menangani daerah jaringan komunikasi yang Permasalahan yang muncul pada
luas dan dapat memperluas jaringan tersebut jaringan komunikasi data VSAT adalah
dengan mudah. Jaringan komunikasi data waktu yang diperlukan pelanggan
melalui satelit ini dikenal sebagai Very Small mengirimkan informasi dari suatu stasiun
Aperture Terminal (VSAT). Sistem VSAT VSAT ke stasiun hub tujuan atau delay time.
ini menggunakan antena dengan diameter Selain itu, perlu juga menentukan jumlah
stasiun VSAT yang dapat ditampung dalam
1
Vol. 1, No. 1, Desember 2003 Jurnal Sains, Teknologi & Industri
satu community dengan memperhatikan 1 TR 1 K 1

kesetimbangan jaringan. p 2 2 …………………….(3)
Pada jaringan komunikasi yang
menggunakan teknik akses slotted aloha, TR K 2
diperlukan adanya singkronisasi supaya 2
setiap stasiun yang akan mengirimkan paket Keadaan kanal slotted aloha dapat
dapat diletakkan pada time slot yang telah digambarkan dan ditentukan oleh jumlah n
ditentukan secara tepat. Dalam slotted aloha, backlogged paket (paket yang dikirim ulang)
stasiun mengirimkan satu paket data pada dengan probabilitas retransmisi setiap stasiun
saat awal suatu time slot. Paket yang baru sebesar p per slot. Disamping itu, terdapat N-
tiba di buffer harus menunggu sampai saat n thingking stasiun dengan probabilitas
awal slot tiba untuk dikirimkan. Suatu paket pengiriman setiap stasiun yaitu per slot.
yang datang terdistribusi merata selama Persamaan S = (N-n) menyatakan
selang time slot , sehingga waktu tunggu kecepatan kedatangan paket yang baru dan
/2. Delay paket pada slotted aloha (untuk N harus sama dengan throughput S(n) pada
yang cukup besar) adalah. kondisi kesetimbangan. Jumlah rata-rata
blocked stasion dapat diperoleh dari :
Ts TR
3
{exp( G ) 1} TR
(K 2) ...(1)
aloha
2 2 N
E{N } nPn ………………………. (4)
Untuk mempelajari performansi kita n 0
mengambil model berikut ini. N stasiun,
masing-masing dapat dalam keadaan Throughput kanal dalam kondisi n blocked
thingking atau blocked. Stasiun berada dalam station , S(n), adalah kemungkinan sebuah
keadaan thingking, jika stasiun itu tidak paket berhasil dikirim dalam suatu time slot.
mengadakan pengiriman ulang suatu paket Pengiriman paket yang berhasil jika hanya
(retransmisi). Stasiun mengirim ulang suatu satu thingking stasiun yang mengirimkan
paket, maka stasiun tersebut dalam keadaan paket dan tidak ada blocked station yang
blocked, karena paket yang baru datang ke mengirimkan paket atau tidak ada thingking
stasiun tersebut (bukan paket yang station yang mengirimkan paket dan hanya
diretransmisikan atau backlogged packet) satu blocked station. Oleh karena itu, rumus
tidak akan diterima. untuk S(n) :
Kemungkinan paket dikirim ulang
pada stasiun yang terblocked adalah p dan S(n)=P[r=0]P[m=1]+P[r=1]P[m=0]….…..….(5)
probabilitas n-slot delay yakni p(1-p)n-1. Dengan;
Delay rata-rata sebelum retransmisi adalah : r : jumlah blocked station yang
1 mengirimkan paket (0 r n)
np (1 p) n 1
………………...… (2) m : jumlah thingking station yang
n 1 p mengirimkan paket (0 m N-n)
Perlu diperhatikan bahwa delay retransmisi
rata-rata E{T}, selanjutnya disebut backlog Untuk N terbatas dan >0, maka :
time rata-rata, berbeda dengan 1/p karena
sebuah paket dapat diretransmisikan berkali- S(n)=(1-p)n(N-n) (1- )N-n-1+..
kali. Persamaan (2) mengganggap TR = 0 np(1-p)N-n(1- )N-n ………………......(6)
untuk menyederhanakan masalah. Jadi throughput rata-rata dituliskan :
Selanjutnya, harga 1/p digunakan untuk
menganalisa performansi dengan TR 0 dan N
(K+2) slot untuk memperkirakan delay yang S Pn S (n) …………………………(7)

n 0
disamakan dengan delay retransmisi dan
untuk memperoleh harga K.
Dengan menggunakan rumus Little akan
diperoleh :
2
N
nPn BAHAN DAN METODE
E{n} n 0 ………..….(8)
E{T } N
S Pada penganalisaan performansi jaringan
Pn S (n)
n 0
komunikasi VSAT, penulis mengambil
langka-langkah analisis dengan mengambil
Sehingga harga TS-aloha dapat ditulis : data-data dari literature, berupa :
N 1) Delay propagasi satelit (TR)
nPn 2) Waktu pelayanan paket atau panjang
3 paket ( )
TS aloha TR N
n 0
…..…..(9)
2 Sedangkan penulis mengasumsikan data-data
Pn S (n) berikut :
n 0
1) Lalu lintas kanal total (G)
Gambar.1, memperlihatkan throughput S(n)
2) Time slot untuk pengadaan transmisi
dan persamaan garis beban, S, pada keadaan
ulang (K)
n blocked station. Dalam gambar tersebut
3) Waktu pengiriman paket yang baru
diketahui bahwa =7,36 x 10-4, TR = 0,25
(ta)
detik, = 4 mikrodetik, dan N = 500 dengan Untuk menentukan waktu tunggu rata-
parameter K. Garis beban kanal, S=(N-n) , rata jaringan komunikasi VSAT dan
menyatakan kecepatan paket data yang perencanaan jumlah stasiun VSAT , penulis
masuk. Pada kondisi setimbang, throughput menggunakan simulasi pemograman dengan
S(n), sama dengan kesepatan paket yang bahasa Visual Basic.
masuk, S. Jadi perpotongan grafik S dan S(n)
dengan skala yang sama akan diperoleh titik
kesetimbangan. HASIL
Waktu Tunggu Rata-rata Jaringan

Komunikasi VSAT
Waktu tunggu rata-rata jaringan
komunikasi VSAT merupakan waktu tunggu
yang diperlukan oleh suatu paket data
jaringan komunikasi VSAT dari stasiun
VSAT ke stasiun hub tujuan dengan
menggunakan metode pengaksesan slotted
aloha. Perhitungan waktu tunggu ini
menggunakan persamaan (1).
Data yang ada :
1) Delay propagasi satelit (TR)=0,25
detik
2) Waktu pemprosesan atau pelayanan
paket ( )=0,015625 detik
Diasumsikan nilai K=100 dan G mempunyai
harga yang berubah.
Untuk G=0,5 TS-aloha=0,95257 detik
Perencanaan Jumlah Stasiun VSAT

Waktu tunggu rata-rata yang dibahas
sebelumnya tidak memperhatikan
kesetimbangan jaringan. Berikut ini kita akan
Gambar.1. Channel backlog versus throughput pada mempelajari perencanaan jaringan
slotted aloha
3
komunikasi VSAT dengan memperlihatkan

kestabilan jaringan. Throughput S(n) Kec. Input kanal S
Pada kondisi setimbang, throughput
kanal sama dengan kecepatan kedatangan 0.4
paket data yang baru. Titik kesetimbangan
THROUGHPUT S(n) DAN

KEC. INPUT KANAL S
diperoleh pada titik perpotongan antara 0.3
grafik garis beban kanal S dan grafik 0.2
throughput S(n). Kondisi yang dikehendaki
adalah perpotongan antara dua fungsi 0.1
tersebut hanya satu titik saja. Kondisi ini 0
disebut kesetimbangan global. 0 20 40 60 80 100 120 140 160 180 200
Anggaplah stasiun mengirimkan Jlh. Stasiun VSAT
paket yang baru setiap 10 detik, maka nilai
adalah : Gambar 3. Grafik jumlah stasiun VSAT terhadap
= / ta = 0,015625/10=0,0015625 throughput S(n) dan kec. Input kanal S untuk
Batas jumlah stasiun VSAT dalam satu K=100
community dapat dicari dengan cara sebagai

berikut : Dari gambar 3 tersebut, besarnya
N = Smax/ = 0,368/0,0015625 waktu tunggu (menggunakan pers.
= 235,52 (9))adalah 1,15 detik.
Jumlah stasiun VSAT adalah 235. Untuk K=75
Selanjutnya, kita menentukan besar K untuk Nilai K=75, maka p=0,01834. Waktu
memperoleh keadaan antara garis beban tunggu yang didapat adalah 1,04875
kanal S dengan grafik throughput S(n) detik
berpotongan hanya satu titik. Perhitungan
berikut ini menggunakan nilai K adalah 50, Throughput S(n) Kec. Input kanal S
75, dan 100 dengan anggapan nilai TR, ,
0.4
dan N tidak berubah.
Throughput S(n) dan kec
0.35
Untuk K=50 0.3
input kanal S
Nilai K=50 sehingga dengan 0.25
menggunakan persamaan (3) didapat 0.2

0.15
p=0,0238. Harga S(n) dan S dapat 0.1
dilihat pada gambar 2 dibawah ini. 0.05
0
Kec. Input kanal S Throughput S(n) 0 20 40 60 80 100 120 140 160 180 200
Jlh. stasiun VSAT

Throughput S(n) dan kec. input
0.4
0.3
Gambar 4. Grafik jumlah stasiun VSAT terhadap
kanal S
0.2 throughput S(n) dan kec. Input kanal S untuk

K=75.
0.1
0
Pada kenyataannya nilai K biasanya sudah
0 20 40 60 80 100 120 140 160 180 200 tertentu, sedangkan besarnya akan
Jlh. Stasiun VSAT
menyebabkan perubahan kurva throughput
S(n) dan kecepatan input kanal S. Hal ini
dapat dilihat pada Gambar. 5 dengan K=75,
Gambar 2. Grafik jumlah stasiun VSAT terhadap
throughput S(n) dan kec. Input kanal untuk kurva S(n) dan S menggunakan = 0,003125
K=50 atau paket data baru dikirim setiap 5 detik.
Untuk K=100
Nilai K diasumsikan 100, maka
p=0,014925. Nilai S(n) dan S dapat
dilihat pada Gambar. 3.
4
Throughput S(n) Kec. Input kanal S

perkiraan. Maka jumlah stasiun maksimum
yang sebenarnya adalah 100 buah (10% lebih
0.4 kecil dari hasil perhitungan)
Throughput S(n) dan kec. input
0.35
0.3
KESIMPULAN
0.25
kanal S
0.2
1. Total delay dan throughput
0.15
mempengaruhi performansi dari jaringan
0.1
0.05
komunikasi VSAT, disamping link
0
budget.
0 10 20 30 40 50 60 70 80 90 100 2. Parameter-parameter yang menentukan
Jlh. Stasiun VSAT total delay dan throughput pada mode
pengaksesan slotted aloha adalah waktu
penjalaran sinyal, waktu retransmisi,
Gambar 5. Grafik jumlah stasiun VSAT terhadap packet time, dan beban lalu lintas data
throughput S(n) dan kec. Input kanal untuk
K=75 dan =0,00312
paket.
3. Dalam perencanaan jaringan komunikasi
VSAT, kita harus melihat kestabilan
PEMBAHASAN sistem dengan memperhatikan beban lalu
lintas data paket yang masuk ke sistem
Waktu Tunggu Rata-rata Jaringan jaringan komunikasi VSAT.
Komunikasi VSAT
Dari hasil perhitungan dapat dilihat UCAPAN TERIMA KASIH
bahwa waktu tunggu ini sebagian besar
diakibatkan adanya tabrakan. Makin tinggi Pada kesempatan ini penulis mengucapkan
dan padat lalu lintas data maka makin besar terima kasih kepada pihak penerbit jurnal
kemungkinan terjadinya tabrakan yang yang telah menerbitkan hasil penelitian
menyebabkan makin besar waktu tunggunya. penulis. Disamping itu juga kepada rekan-
Untuk menghindari waktu tunggu yang rekan staf pengajar di lingkungan program
terlalu besardapat dilakukan dengan cara : studi teknik elektro Universitas Riau, dan
1) Menggunakan metode pengaksesan pihak-pihak lain yang tidak dapat disebutkan
TDMA satu persatu.
2) Menurunkan intensitas lalu lintas data G
3) Menaikkan kecepatan pengiriman data DAFTAR PUSTAKA
4) Menaikkan kecepatan pemprosesan data.
Freeman, L., dan Roger. 1991.
Perencanaan Jumlah Stasiun VSAT Telecommunication Transmission Handbook.
Dari keempat grafik yang didapatkan New York : Jhon Wiley & Sons Inc.
dari hasil simulasi, Gambar. 3, 4 dan 5 yang
Ha, T., Tri. 1990. Digital Satellite
menunjukkan kesetimbangan global. Namun
Communication. Singapore : McGraw-Hill
harus dipilih waktu tunggu yang terkecil
Book Comp.
yaitu pada Gambar. 5 dengan waktu tunggu
0,893 detik. Jumlah stasiun VSAT yang Maral, G., 1995. VSAT Network. England :
dapat ditampung adalah : Jhon Wiley & Sons Inc.
N = Smax /
Schwartz, dan Mischa. 1987.
= 0,368 / 0,00312 = 117 Telecommunication Network : Modelling and
Dalam perencanaan jaringan Analysis. USA : Addison Wesley.
komunikasi VSAT, beban lalu lintas data
dibuat rendah 10% sampai 20% daripada Wattimena, A., dan Jeffry. 1991.
perhitungan matematika. Hal ini Pengantar Sistem Komunikasi Data Paket.
dimaksudkan untuk mengurangi Jakarta : Elex Media Komputindo.
kemungkinan beban lalu lintas data melebihi
5
ANALISIS PENGGUNAAN KOMPENSASI PHASE LAG UNTUK MENGURANGI

HARMONISA FREKWENSI RENDAH PADA KONVERTER DC KE DC
Suwit no
ABSTRAK
Tulisan ini menyajikan analisis unjuk kerja konverter yang dilengkapi kompensasi phase lag. Untuk
catu daya satu fasa harmonisa yang paling dominan 100 Hz dan diikuti kelipatannya, namun jika harmonisa
yang doniman dapat direduksi secara sempurna maka harmonisa kelipatanya otomatis akan tereduksi
dengan sendirinya.
Dari hasil pengamatan yang telah dilaksanakan dalam penelitian ini yaitu pengamatan harmonisa
pada sisi masukan konverter, pengamatan harmonisa keluaran konverter sebelum dipasang alat kompensasi
phase lag dan pengamatan harmonisa keluaran konverter setelah diberi kompensasi phase lag. Berdasarkan
ketiga pengamatan tersebut dapat diambil suatu hasil akhir, bahwa alat kompensasi phase lag yang
dipasang pada sisi feedback konverter telah mampu mereduksi harmonisa frekwensi rendah yang sangat
akurat, baik harmonisa frekwensi rendah 100Hz yang dominan maupun harmonisa kelipatannya dapat
sekaligus direduksi secara sempurna.
ABSTRACT
This writting presents analysis of converter performance which is completed with lag phase
compensation. The most dominan harmony phase one of power supply is 100 Hz and followed by its fold,
however if the dominan harmony can be reduced perfectly so its fold automatically will be reduced with it
self.
From the observation result that had done in this research that is harmony observation on converter
input side, converter output harmony observation before and after lag phase compensation tool put on.
Based on these three observations so, writer got the final result, that. lag phase compensation tool that was
put on converter feedback side, could reduce low frequency harmony accurately, whether as the dominan
100 Hz low frequency harmony eventhough as its fold could be reduced together perfectly
Kata kunci : Harmonisa, frekwensi rendah, phase lag, konverter
PENDAHULUAN maka akan makin kecil ukuran tapis yang

digunakan [3].
Tegangan masukkan searah bagi Sehingga dalam merencanakan suatu
konverter dc ke dc biasanya berupa tegangan konverter dc ke dc, diusahakan frekwensi
keluaran dari hasil penyearahan satu fasa kerja yang digunakan adalah setinggi
jembatan yang umumnya mengandung mungkin. Tetapi karena komponen
harmonisda frekwensi rendah 100Hz dan semikonduktor yang digunakan mempunyai
kelipatannya yang dominan, sehingga keterbatasan dalam operasinya, maka
konverter dc ke dc selalu menghasilkan frekwensi kerja konverter dc ke dc terbatas
gelombang keluaran yang mengandung juga. Karena faktor keterbatasan komponen
harmonisa, sehingga kualitasnya akan semikonduktor yang dipakai dan mahalnya
berkurang, maka untuk mereduksi harmonisa tapis yang digunakan serta kapasitasnya juga
diperlukan tapis pada sisi keluaran. Besar terbatas untuk mereduksi harmonisa orde
kecilnya ukuran tapis sangat ditentukan oleh rendah, maka dikembangkan usaha lain
frekwensi dan amplitudo dari harmonisa seperti telah dilakukan (Jin,et al, 1991 dan
yang akan direduksi. Makin besar frekwensi Liang. et al, 1994) yaitu menganalisa dan
dan makin kecil amplitudo dari harmonisa,
6
mendisain untuk mengurangi harmonisa untuk mendapatkan harmonisa tegangan

frekwensi rendah pada keluaran tegangan keluaran ini, kita menggunakan phase lag
keluaran catu daya. Analisis yang dilakukan seperti diperlihatkan pada gambar dibawah
(Jin et al, 1991) mampu mereduksi amplitudo ini,
harmonisa frekwensi rendah sampai 6 %, dan E(s)
pada analisa (Liang, et al, 1994) magnitude +
vref(s) ev E(s) 1 IL(s) R vo(s)
frekwensi rendah masih tersisa 15 Volt, serta + PI E(s) + sL SCR+1
(Ahmad, et al, 1999) mampu mengurangi vo(s) vo(s)
magnitude frekwensi rendah sampai 30 dB. phase lag+1
Pada paper ini ditawarkan penggunaan

kompensasi phase lag dalam mereduksi Gambar 2. Loop konverter dilengkapi dengan umpan balik
riak.
harmonisa frekwensi rendah yang timbul
dalam suatu konverter, sehingga dihasilkan
catu daya yang bebas harmonisa baik Dari gambar 3, dapat digambarkan loop
harmonisa orde rendah dan orde tinggi. pengendali tegangan menjadi sbb:
Permasalahan yang ingin diteliti E(s) Eh(s)
disini adalah bagaimana merancang sebuah E(s)
+
vref(s) ev + 1 IL(s) R vo(s)
konverter dc ke dc yang mampu + PI E(s) + sL SCR+1
menghasilkan tegangan keluaran dc dengan vo(s) vo(s)
riak yang sekecil mungkin, tanpa
menggunakan filter LC yang besar. Gambar 3. Loop kendali tegangan yang dilengkapi dengan
Dengan adanya kompensasi phase phase lag.
lag ini kita harapkan harmonisa keluaran
konverter dc ke dc akan dapat di kurangi
sehingga tidak diperlukan lagi penggunaan Gambar. 3, memperlihatkan blok diagram
filter LC yang terlalu besar. Tujuan dari dari sistem pengendali tegangan yang
paper ini adalah mendisain sumber daya dc dilengkapi dengan kompensasi harmonisa.
dengan riak keluaran sangat kecil.
Dari Gambar. 1, terlihat bahwa input Pada jalur umpan balik ditambahkan
yang menyebabkan terjadinya harmonisa tiga buah kompensasi phase lag. Karena
pada tegangan keluaran adalah harmonisa magnitude frekwensi rendah yang paling
~ dominan adalah frekwensi 100 Hz, 200 Hz,
tegangan input E . Disini kita dapat
menghilangkan pengaruh dari harmonisa dan 300Hz, sehingga disain phase lag yang
~ digunakan adalah kompensasi yang mampu
tegangan input E ini degan menambahkan menghilangkan ketiga magnitude diatas.
~
harmonisa tegangan Eh yang besarnya - E Adapun tiga buah phase lag didisain masing-
seperti diperlihatkan pada gambar dibawah masing mempunyai frekwensi resonansi 100
ini : Hz, 200 Hz, dan 300Hz.
phase lag
Rangkaian disain tersebut
ditunjukkan pada gambar 4, yang terdiri dari
E(s)
E(s)
+ tiga buah OP AMP. Peralatan ini akan
vref(s) ev 1 IL(s) R vo(s)
+ PI E(s) + sL SCR+1 digunakan untuk mensensor atau mengukur
vo(s) vo(s) harmonisa yang muncul disisi keluaran
konverter.
Gambar 1. Loop kendali tegangan ditambah dengan input Eh
Untuk menghasilkan sumber harmonisa Eh Vin R1 C1

R3 C3
R5 C5
ini, dapat digunakan beberapa cara. Cara C2 Ra C4
Vout
Ra C6
yang dikemukakan pada paper ini adalah R2 Rb R4 Rb R6
Ra
Rb
dengan menapis harmonisa tegangan
keluaran yang terdapat pada beban. Karena Gambar 4. Rangkaian phase lag
tegangan keluaran terdiri dari tegangan dc
yang bercampur dengan harmonisa, maka
7
Dari Gambar 4, diatas dapat dituliskan fungsi Dari persamaan (3), terlihat bahwa pada saat
alih dari salah satu phase lag antara Vo(s)dan keadaan mantap tegangan keluaran akan
Vin(s) sebagai berikut : sama dengan tegangan referensi.
Dari Gambar 3, juga dapat diperoleh fungsi
.........(1) ~
Vo s sC1R 2 transfer dari tegangan keluaran terhadap E
Vin s
s2
C1R 2 C1R 1 C 2 R 2
s
1 sebagai disturban adalah :
C1C 2 R 1R 2 C1C 2 R 1R 2
Vo (s) sR
~
Fungsi transfer dari persamaan (1), Es 2 K.s
(s LCR sL R ) (sKp Ki).E 1
s2 2 s 2
secara umum dapat dituliskan sebagai berikut
:
~
Ks Karena E besaran yang mengandung riak
Phase Lag ..................(2) sehingga mempunyai frekuensi , maka
s2 2 s 2
disubsitusi s = j , sehingga didapatkan :

dengan,
K = penguatan atau gain, Vo ( j ) j R
= faktor peredam, dan ~
E j 2 K.
j LCR j L R Kpj Ki .E 1
= kecepatan sudut frekuensi 2
resonansi (Hz), .......………….............................................(4)
Bila kita mengambil besaran dari persamaan
1 diatas, kita akan mendapatkan :
sehingga f r (Hz)
2 R 1 .R 2 .C1 .C 2 Vo ( j ) R
~
E j 2 2
1 K. R.Ki Kp. 2 2
LCRKi E 1 K. . LKi KpR 3
LCRKp E
2 2
Hubungan fungsi alih tegangan
………………............................................(5)
keluaran (Vo) dan Vref sebagai tegangan
referensi, maka dari gambar 3, dapat dilihat
Dari persamaan (5) diatas terlihat
bahwa Fungsi Transfer dari tegangan
bahwa besaran (magnitudo) dari persamaan
keluaran terhadap tegangan referensi adalah :
tersebut akan menjadi kecil apabila penyebut
dari persamaan (5) dibuat sebesar mungkin.
Vo (s) (sKp Ki).E.R
Dengan membuat penyebut persamaan (5)
Vref s K.s
sebesar mungkin diharapkan pengaruh dari
s(s 2 LCR sL) (sKp Ki).E.R 1 ~
s2 2 s 2
gangguan E terhadap tegangan keluaran
menjadi sangat kecil. Dari persamaan (5)
Dengan menggunakan respon frekwensi s dapat dilihat bahwa bagian penyebut akan
dapat dirubah menjadi j 1, sehingga menjadi besar apabila kita mengambil :
diperoleh karakteristik kontrol pada frekuensi K
1 , sehingga diperoleh nilai penguatan
1 adalah : 2
Vo j j 1 Kp Ki .E.R
Vref j
1
K>2
1 2 K. j
j 1 j 1 LCR j 1L j 1 Kp Ki .E.R 1
j 1
2
2
1
.j 1
2 Pengaturan nilai penguat K dapat
dilakukan dengan merubah parameter
Karena Vref adalah referensi tegangan yang tahanan resistans R2 atau kapasitor C1, jika
merupakan besaran dc konstan yang tidak salah satu parameter tersebut diset ke nilai
mengandung frekwensi sehingga 1 = 0, yang lebih tinggi maka nilai penguat akan
Maka persamaan diatas menjadi : meningkat. Dengan kata lain pengaturan
penguatan dapat dilakukan dengan mudah
Vo ( j 1 ) Ki.E.R
yaitu menset nilai kapasitor pada sisi
Vref j 1 Ki.E.R masukan op amp dan tahanan pada sisi
Vo ( j 1 ) inverting op amp.
1 ..............................................( 3)
Vref j 1
8
BAHAN DAN METODE fasa dengan yang dihasilkan oleh konverter

dc ke dc yang dilengkapi kompensasi phase
Metode tulisan ini dapat dirinci lag.
sebagai berikut : Bahan yang digunakan adalah
Pertama : Membuat rangkaian palnt beserta rangkaian kontrol, rangkaian driver,
pengendali yang dipergunakan. Kedua : rangkaian daya, dan phase lag. Rangkaian
Menentukan formulasi dalam bentuk kontrol fungsinya adalah untuk mengatur
tegangan dan arus dengan menggunakan perioda switching rangkaian daya, rangkaian
hukum Kirchoff arus dan tegangan. Ketiga : driver dipergunakan untuk menguatkan
Menentukan diagram blok konverter, fungsi sinyal penyalaan yang dibutuhkan proses
alih loop terbuka untuk menentukan gain switching dan phase lag untuk mensensor
paling tepat sesuai yang dibutuhkan, fungsi harmonisa frekwensi rendah disisi beban.
alih antara tegangan keluaran terhadap
tegangan referensi yang digunakan untuk HASIL
menganalisis kecepatan respon yang dapat
digunakan berdasarkan analisis loop terbuka, Dalam pengujian ini akan diuji
serta fungsi alih tegangan keluaran terhadap validitas dari metoda yang diusulkan yaitu
disturban yang dimanfaatkan untuk konverter dc ke dc yang dilengkapi dengan
menganalisa beberapa besar harmonisa kompensasi phase lag. Perancangan dalam
frekwensi rendah dapat direduksi. paper ini meliputi rangkaian pengendali
Keempat : Melakukan perhitungan secara konverter dan kompensasi phase lag sebagai
analisis. Dalam tulisan ini akan di analisa alat untuk memberikan umpan balik
hubungan antara harmonisa yang terdapat harmonisa frekwensi rendah yang
pada tegangan keluaran konverter dc ke dc ditimbulkan sisi beban.
dengan harmonisa yang terdapat pada Paper ini melakukan pengujian unjuk
tegangan input dc. Dari hasil analisa ini kerja dari konverter dc ke dc yang dilengkapi
ditentukan kompensasi phase lag yang tepat kompensasi phase lag yang digunkan untuk
untuk mengurangi harmonisa frekwensi mensensor frekwensi rendah 100Hz, 200Hz,
rendah pada sisi keluaran. dan 300Hz. Pengujian ini meliputi
Kelima : Merancang kompensasi phase lag pengamatan tegangan masukan konverter dc
untuk mengurangi harmonisa frekwensi ke dc dan pengamatan tegangan keluaran
rendah yang dominan pada keluaran pada sisi beban.
konverter dc ke dc. Harmonisa keluaran yang Dalam penelitian ini parameter
akan dikurangi disini adalah harmonisa rangkaian daya yang digunakan adalah :
keluaran frekuensi rendah 100 Hz, 200Hz, E adalah 100 Volt, L adalah 5 mH,
dan 300 Hz, karena umumnya harmonisa C adalah 1000 F , Rbeban adalah 1,6
yang paling dominan pada keluaran Dari hasil analisa kestabilan yang
konverter dc ke dc adalah harmonisa meliputi respon keadaan mantap maka
frekuensi rendah yaitu 100 Hz, 200Hz, dan diperoleh parameter pengendali sebagai
300 Hz. berikut :
Keenam : Membuat peralatan dan seluruh Kp adalah 2, Ki adalah 894,42, dan
rancangan yang telah dibuat akan adalah 0.7
direalisasikan menjadi sebuah peralatan.
Ketujuh: Membandingkan pengamatan
harmonisa masukan konverter yang
diperoleh dari hasil penyearah jembatan satu
9
1) M a th: 10 dB 50 H z
Gambar 5. Hasil pengamatan laboratorium spektrum harmonisa pada
sisi tegangan masukan konverter dc ke dc

Kemudian dari sisi kompensasi phase mengandung harmonisa frekwensi rendah
lag dirancang parameter-parameter yang 100 Hz dan kelipatannya seperti
digunakan adalah : R1 adalah 15 k , R2 diperlihatkan pada Gambar 5. Dari hasil
adalah 17 k , R3=33 k ,R4=2 k , pengamatan spektrum harmonisa pada
R5=15 k , dan R6= 2 k keluaran konverter dc ke dc sebelum diberi
C1 adalah 0,1 F , C2 adalah teknik kompensasi phase lag seperti
ditunjukkan pada Gambar. 6, terlihat
0,1 F .Parameter ini dibuat untuk
harmonisa frekwensi rendah 100Hz masih
1) M a th: 10 dB 50 H z
Gambar 6. Hasil pengamatan laboratorium spektrum harmonisa pada sisi tegangan keluaran konverter dc ke dc sebelum
diterapkan teknik kompensasi phase lag
dominan, walaupun kelipatan harmonisa

memperoleh tanggapan frekwensi resonansi kelipatannya seperti 200Hz,dan 300Hz sudah
dari pada kompensasi phase lagnya masing- tereduksi dengan baik. Selanjutnya jika kita
masing 100 Hz, 200Hz, dan 300Hz, perhatikan Gambar. 7, terlihat jelas bahwa
sehingga frekwensi lebih rendah dan lebih harmonisa frekwensi rendah 100Hz dan
tinggi dari frekwensi tersebut akan kelipatan yang dirasakan disisi tegangan
diperlemah sebesar 20 dB/decade. Sementara keluaran sangat kecil.
frekwensi yang berada disekitarnya akan
dilewatkan.
Dari data-data tersebut diatas
diperoleh bentuk gelombang harmonisa pada
sisi masukan konverter dc ke dc yang
10
1) M a th: 10 dB 50 H z
Gambar 7. Hasil pengamatan laboratorium spektrum harmonisa pada sisi tegangan keluaran konverter dc ke dc setelah
dikompensasi phase lag
PEMBAHASAN kompensasi maupun harmonisa sisi masukan

konverter dc ke dc..
Dari spektrum harmonisa Gambar. 5,
jelas terlihat bahwa tegangan pada sisi UCAPAN TERIMA KASIH
masukan konverter dc ke dc mengandung
harmonisa frekwensi rendah yang paling Saya mengucapkan terimakasih Kepada
dominan yaitu frekwensi 100 Hz yang Lembaga Penelitian Universitas Riau yang
magnitudenya 52 dB, 200Hz yang telah memberikan fasilitas dana dalam
magnitudenya 40 dB, dan 300Hz yang kegiatan penelitian ini.
magnitudenya 30dB
DAFTAR PUSTAKA
Sedangkan dari Gambar. 6, terlihat
dengan jelas bahwa magnitude harmonisa Jin,H dan S.B Dewan, 1991“Voltage Loop
frekwensi rendah 100Hz masih dominan Design for A Low Ripple Fast Respon AC-
dengan kata lain tidak tereduksi sama sekali, DC Switch Mode Magnet Power Supply”,
walaupun harmonisa kelipatannya seperti IEEE.
200 Hz, 300Hz sudah cukup baik direduksi. Liang,R dan S.B. Dewan, 1994 ”A Switch-
Sementara dari Gambar. 7, dapat Mode Ripple Regulator for High-Current
terlihat jelas bahwa magmitudo harmonisa Magnet Power Supplies” , IEEE.
frewensi rendah 100Hz, dan 200Hz hanya Mohan, 1995” Power Elektronics”, second
tersisa 10 dB, dan 300Hz tersisa 11 dB. Edition.
Sehingga harmonisa yang dirasakan disisi
tegangan keluaran sangat ringan dengan kata Samosir. A. S, 1999 ,” Umpan Balik Riak
lain harmonisa frekwensi rendah dan Untuk Mengurangi Riak Keluaran Frekwensi
kelipatannya telah sangat jauh berkurang. Rendah Pada Konverter Dc ke DC”,
Prosiding ITB
KESIMPULAN
Dari hasil pengamatan pada keluaran
konverter dc ke dc yang dilengkapi
kompensasi phase lag seperti yang diusulkan
dalam paper ini adalah cukup akurat. Akurat
yang dimaksud adalah mampu menekan atau
menghilangkan pengaruh harmonisa
frekwensi rendah 100 Hz dan kelipatannya
sampai mencapai 81% dari harmonisa sisi
keluaran sebelum dipergunakan teknik
11
PERANCANGAN RANGKAIAN MODULATOR DIGITAL

BINARY FREQUENCY SHIFT KEYING (BFSK)
Febrizal
ABSTRAK
Salah satu teknik modulasi digital yang banyak digunakan adalah Binery Frequency Shift Keying
(BFSK). Pada teknik modulasi ini sinyal informasi digital ditumpangkan pada sinyal pembawa (carrier)
dengan dua kemungkinan perubahan frekuensi yaitu frekuensi mark (fm) dan frekuensi space (fs). Tiap bit
sinyal informasi diwakili oleh sebuah frekuensi pembawa tersebut.
Pada tulisan ini dirancang sebuah modulator BFSK dengan frekuensi mark sebesar 10,5 MHz dan
frekuensi space sebesar 9,5 MHz dengan laju bit (bit rate) maksimum 256 kbps. Modulator ini terdiri dari
Leveling Circuit dan Voltage Controlled Oscillator.
ABSTRACT
Binary Frequency Shift Keying is one of the digital modulation techniques which is most frequently
used. In this technique, an information signal is placed into carrier signal with two changed frequencies,
namely mark and space frequencies. Each bit information signal is represented by the carrier signal.
This paper presents a design and of preparation of a modulator with mark frequency of 10,5 MHz
and space frequency of 9,5 MHz. the bit rate maximum obtained is 256 kbps. The modulator consists of a
Leveling Circuit and Voltage Controlled Oscillator (VCO).
Key Words : Binary, Frequeny, Shift, Keying
PENDAHULUAN frekuensi space (space frequency, fs). Dengan

kata lain, dalam modulasi BFSK, frekuensi
Ada beberapa macam teknik modu-
sesaat dari sinyal pembawa digeser-geser
lasi yang digunakan untuk mengirimkan
diantara dua harga frekuensi sesuai dengan
sinyal digital, seperti Amplitude Shift Keying
sinyal informasi digital yang masuk (bit „1‟
(ASK), Frequency Shift Keying (FSK), Phase
dan bit „0‟).
Shift Keying (PSK), Quadrator Amplitude
Pada tulisan ini dirancang sebuah
Modulation (QAM) dan sebagainya. Salah
modulator digital Binary Frequency Shift
satu teknik modulasi digital yang banyak
Keying (BFSK). Modulator ini dirancang
digunakan pada radio digital maupun data
menggunakan frekuensi mark sebesar 10,5
adalah Frequency Shift Keying (FSK).
MHz dan frekuensi space sebesar 9,5 MHz
Pada teknik modulasi FSK, sinyal
dengan masukan berupa sinyal digital NRZ
informasi digital ditumpangkan pada
dengan laju bit (bit rate) maksimal 256 kbps.
frekuensi sinyal pembawa. Sifat modulasi
Modulator yang dibuat terdiri dari Leveling
digital FSK sangat mirip dengan teknik
Circuit dan Voltage Controlled Oscillator.
modulasi analog FM dimana sinyal output
Secara umum bentuk blok diagram
modulator memiliki amplitude yang konstan
sistem modulator BFSK adalah seperti pada
namun bervariasi pada frekuensinya. Yang
Gambar. 1 dibawah ini.
membedakan adalah sinyal informasi pada
FSK merupakan rentetan bit „1‟ dan bit „0‟ Leveling
sedangkan pada FM sinyal informasi adalah Word In
Circuit VCO Sinyal FSK
analog.
Pada system Binary FSK (BFSK), Gambar .1 Blok diagram Modulator BFSK
data biner diwakili oleh dua frekuensi yang
berbeda. Bit „1‟ diwakili oleh frekuensi mark
(mark frequency, fm) dan bit „0‟ oleh
12
BAHAN DAN METODE pada keluaran leveling circuit akan muncul

tegangan bias VCO sebesar V1 yang di set
Pada rancangan ini komponen-
oleh VR1. Sebaliknya bila data masukan
komponen yang digunakan adalah
berlogika „0‟ maka microswitch-2 yang akan
komponen-komponen elektronika yang ada
bekerja (ON) dan tegangan V2 yang akan
di pasaran seperti resistor, kapasitor, dioda,
muncul pada keluaran leveling circuit.
induktor, IC, PCB dan lain-lain.
Voltage Controlled Oscillator (VCO)
Leveling Circuit
Rangkaian VCO berfungsi untuk
Leveling circuit merupakan bagian menghasilkan sinyal pembawa dengan
yang berfungsi untuk menyesuaikan level
frekuensi mark sebesar 10,5 MHz dan
tegangan bias VCO agar diperoleh frekuensi
frekuensi space sebesar 9,5 MHz. dalam
mark dan frekuensi space yang diinginkan.
rancangan ini VCO direalisasikan
Pada bagian ini sinyal data NRZ
menggunakan IC MC1648 yang mampu
yang mempunyai level TTL (0 .. 4,5 volt)
menghasilkan frekuensi hingga 225 MHz.
dinaikkan level dc-nya sehingga mencapai
rangkaiannya diperlihatkan pada gambar 1.3.
level tegangan bias yang diperlukan VCO
Tegangan catu (Vcc) sebesar +5Vdc
untuk menghasilkan frekuensi sebesar fm dan
diberikan pada pin 1 dan 14, sedangkan
fs yaitu V1 dan V2.
ground diberikan pada pin 7 dan 8 (VEE).
Pada rancangan ini, rangkaian
Sinyal keluaran VCO yang keluar melalui pin
leveling circuit direalisasikan menggunakan
3 diatur frekuensinya dengan mengatur
IC 74LS74 dan IC MC14066 yang dirangkai
tegangan bias masukan pada rangkaian
seperti terlihat pada Gambar.2.
tangki yang dibentuk oleh induktor L dan
+12 Vdc
dioda varaktor Dv pada pin 12. Berdasarkan
petunjuk lembar data IC MC1648, maka
U2
VR1 VR2
100 nF disini digunakan induktor L 2,3 H dan
100 k
dioda varaktor tipe MV2115.
I1
100 k
U1 CTR 1 I2
SET +5Vdc
Data NRZ D Q O1
D1
Sinyal
D2 Keluaran 100nF
Clock O2
Q CTR 2
CLR 1 14
10
3 Sinyal keluaran
100nF 2,3 H MC 1648
Gambar .2 Rangkaian Leveling Circuit 5
12
U2 yang direalisasikan dengan IC 7 8 10k 100nF

MC14066 merupakan rangkain microswitch Masukan DC
100nF
elektronik yang digunakan untuk
menswitching tegangan bias yang diperlukan
VCO. Disini U2 dikendalikan oleh sebuah D
flip-flop (U1) yang direalisasikan dengan IC
74LS74. Gambar. 3 Rangkaian Voltage Controlled Oscillator (VCO)
Dari Gambar.2 dapat dilihat bahwa
keluaran U1 yakni Q dan Q dihubungkan HASIL
pada masukan CTR1 dan CTR2. Hal ini akan Pengukuran VCO
menyebabkan kedua microswitch yang Pengukuran pada bagian ini
terdapat didalam U2 akan bekerja saling bertujuan untuk mengetahui unjuk kerja
berlawanan pada saat yang sama. Bila data VCO, yang meliputi frekuensi, level, bentuk
masukan berlogika „1‟, maka CTR1 akan sinyal keluaran dan tegangan bias dc
berlogika dan CTR2 akan berlogika „0‟. Ini masukannya. Pengukuran ini dilakukan
akan menyebabkan microswitch-1 bekerja dengan menggunakan frequency counter,
(ON) dan microswitch-2 OFF. Akibatnya osiloskop dan volt meter pada keluaran
13
rangkaian VCO seperti diperlihatkan

Gambar.4. Pengukuran Leveling Circuit
osiloskop Pengukuran pada bagian ini
VCO
Ch X Ch Y bertujuan untuk mengatur level tegangan
Power in
keluaran leveling circuit pada harga tegangan
V
Suply out bias yang dibutuhkan VCO yaitu sebesar 6,2
volt dan 11,2 volt. Pengukuran dilakukan
Frequency Counter dengan menggunakan volt meter pada
keluaran rangkaian leveling circuit, seperti
pada Gambar.6.
Gambar. 4 Diagram pengukuran rangkaian VCO Pembangkit Leveling

Data Circuit V
Pengukuran frekuensi keluaran VCO
dilakukan dengan mengubah-ubah potensio-
meter sehingga diperoleh hasil pembacaan
frequency counter sebesar 9,5 MHz dan 10,5 Gambar . 6 Diagram pengukuran rangkaian Leveling Circuit
MHz.
Dari hasil pengukuran diketahui Pengukuran ini dilakukan dengan
bahwa untuk menghasilkan frekuensi membuat keluaran pembangkit data berlogika
keluaran sebesar 9,5 MHz dibutuhkan „1‟ (sekitar 4,5 volt), kemudian resistor
tegangan bias sebesar 6,2 volt dan untuk variabel (VR1) yang ada pada rangkaian
frekuensi sebesar 10,5 MHz dibutuhkan leveling circuit diatur hingga diperoleh
tegangan bias sebesar 11,2 volt. Bentuk tegangan keluaran rangkaian sebesar 11,2
sinyal keluaran VCO dapat dilihat pada volt. Setelah itu pembangkit data dibuat
Gambar.5. berlogika „0‟, kemudian resistor variabel
(VR2) diatur sehingga diperoleh tegangan
keluaran rangkaian sebesar 6,2 volt.
Pengukuran Unjuk Kerja Modulator

Pada bagian ini dilakukan pengu-
kuran unjuk kerja modulator sebagai satu
sistem, yang meliputi pengamatan bentuk
sinyal BFSK. Pengamatan bentuk sinyal
BFSK ini dimaksudkan untuk melihat
perubahan frekuensi yang terjadi pada sinyal
Skala vertikal : 0,2 s/div
termodulasi. Pengukuran ini dilakukan pada
Skala horizontal : 0,2 v/div keluaran VCO. Diagram blok pengukurannya
diperlihatkan pada Gambar.7.
Modulator
BFSK Osiloskop
Ch X Ch Y
Pembangkit
Data
Gambar .7 Diagram blok pengamatan bentuk sinyal BFSK
Pembangkit data diatur laju bit-nya masing-

Skala vertikal : 0,2 s/div masing sebesar 64, 128, dan 256 kbps. Sinyal
Skala horizontal : 0,2 v/div
keluaran BFSK diamati pada osiloskop dan
a) Frekuensi 9,5 MHz hasilnya dapat dilihat pada Gambar. 8.
b) Frekuensi 10,5 MHz
Gambar . 5 Sinyal keluaran VCO
14
PEMBAHASAN
Setelah dilakukan pengukuran pada
masing-masing bagian modulator dan
modulator sebagai satu sistem, dapat dilihat
bahwa VCO yang dirancang telah memenuhi
spesifikasi yang diinginkan yaitu dapat
menghasilkan frekuensi mark sebesar 10,5
MHz dan frekuensi space sebesar 9,5 MHz.
Skala vertikal : 5 s/div Leveling circuit yang dibuat sebagai
Skala horizontal Ch X (atas) : 0,2 v/div pemberi tegangan bias VCO telah memenuhi
Skala horizontal Ch Y (bawah) : 5 v/div
spesifikasi yang diinginkan yaitu mempunyai
keluaran sebesar 6,2 volt dan 11,2 volt.
Secara umum modulator yang
dirancang sudah memenuhi spesifikasi yang
diinginkan. Perubahan antara frekuensi mark
dan frekuensi space tidak terlalu jelas, hal
dikarenakan jarak yang terlalu dekat antara
kedua frekuensi tersebut.
KESIMPULAN
Skala vertikal : 2 s/div Modulator BFSK ini secara umum
Skala horizontal Ch X (atas) : 0,2 v/div
Skala horizontal Ch Y (bawah) : 5 v/div sudah memenuhi spesifikasi yang diinginkan
yaitu bisa bekerja hingga laju bit sebesar 256
kbps dengan frekuensi mark sebesar 10,5
MHz dan frekuensi space sebesar 9,5 MHz.
Penggunaan IC MC1648 sebagai
VCO memberikan beberapa keuntungan
seperti jangkauan frekuensi yang cukup lebar
dan dapat bekerja hingga frekuensi 225 MHz.
UCAPAN TERIMA KASIH

Skala vertikal : 2 s/div Pada kesempatan ini penulis
Skala horizontal Ch X (atas) : 0,2 v/div mengucapkan terima kasih kepada rekan-
rekan staf pengajar di lingkungan program
studi teknik elektro Universitas Riau, dan
pihak-pihak lain yang tidak dapat disebutkan
satu persatu. Disamping itu juga kepada
pihak penerbit jurnal yang telah menerbitkan
hasil penelitian penulis.
DAFTAR PUSTAKA
Floyd dan Thomas.L. 1998. Electronic
Skala vertikal : 2 s/div Fundamentals, Circuit, Devices, Application:
Skala horizontal Ch X (atas) : 0,2 v/div Prentice Hall.
Malvino dan Gunawan,H. 1992. Prinsip-
prinsip Elektronika, Edisi kedua: Erlangga.
(a) bit rate 64 kbps, (b) bit rate 128 kbps, (c) bit rate 256
kbps, (d) bit rate 256 kbps dan data 1101110001001.
Roddy,D dan Coolen, J. 1984. Komunikasi
Gambar .8 Sinyal keluaran Modulator BFSK
Elektronika, Edisi ketiga : Erlangga.
15
Roden dan Martin. S. 1991. Analog and

Digital Communication System, Prentice
Hall.
Rohde dan Ulrich.L. 1983. Digital PLL
Frequency Synthesizer, Theory and Design,
Prentice Hall.
Smith, J. 1986. Modern Communication
Circuits, McGraw-Hill.
Stallings, W. 1986. Data and Computer
Communication, McGraw-Hill.
Tomasi,W. 1998. Advance Communi-cation
Electronic System, Prentice Hall.
16
PROSES PEMODELAN SISTEM PENDUKUNG KEPUTUSAN KELOMPOK

DENGAN PENDEKATAN METODA BERORIENTASI OBJEK
Jasril
Jurusan Teknik Informatika
Universitas Islam Negeri Sultan Syarif Kasim Riau
ABSTRAK
Sistem Pendukung Keputusan Kelompok merupakai suatu sistem yang diharapkan dapat membantu para
pembuat keputusan untuk berinteraksi antara satu dengan yang lainnya. Sistem ini digunakan untuk mendukung
berbagai aktifitas yang terlibat dalam proses pembuatan keputusan. Makalah ini membahas proses pemodelan
Sistem Pendukung Keputusan Kelompok dengan menggunakan Unified Modelig Language (UML) yang
merupakan standar pemodelan sistem berorientasi objek. Pembahasan menitikberatkan pada Use Case Diagram,
sequence Diagram dan Class Diagram yang merupakan bagian yang sangat penting dalam UML
ABSTRACT
Group decision support system (GDSS) is computer-based system that facilitates communication among team
member of group decision-makers. This system has been used to support the various activities involved in the
decision-making processes. This paper present detail development of the GDSS by using Unified Modeling
Language (UML). The Unified Modeling Language is standard of an object oriented modeling language. Some of
its modeling diagrams such as: Use Case Diagram, Sequence Diagram and Class Diagram are presented in this
paper.
Kata kunci: Sistem pendukung keputusan kelompok, UML, Use Case Diagram, Sequence Diagram, Class
Diagram
PENDAHULUAN informasi yang tepat untuk membuat

keputusan.
Sistem informasi merupakan bagian
Pada saat ini beberapa peneliti telah
sangat penting bagi suatu organisasi. Sistem
memperkenalkan Sistem Pendukung
informasi yang tepat dan optimal akan mampu
Keputusan Kelompok (Group Decision
meningkatkan kinerja organisasi, yang pada
Support System, GDSS) , selanjutnya disebut
akhirnya dengan dukungan aspek-aspek yang
GDSS, sebagai suatu sistem yang diharapkan
lain, akan mampu mewujudkan suatu kemajuan
dapat membantu para pembuat keputusan
bagi organisasi tersebut.
untuk berinteraksi antara satu dengan yang
Fungsi utama dari sistem informasi
lainnya. GDSS telah digunakan untuk
manajemen adalah untuk membantu
mendukung berbagai aktifitas yang terlibat
manajemen dalam pengambilan keputusan
dalam proses pembuatan keputusan.
dalam proses perencanaan, pemantauan dan
GDSS biasanya merujuk kepada
pengendalian. Pada beberapa bagian
Electronic Meeting System yang didefenisikan
organisasi, pengambilan keputusan dilakukan
sebagai koleksi software, hardware, dan
secara periodik baik mingguan, bulanan atau
prosedur yang dirancang secara otomatis untuk
kuartal dan membutuhkan sekumpulan
mendukung aktifitas kelompok.
17
Chien (2003), mengembangkan platform

GDSS berbasiskan Web dengan pendekatan Unified Modelling Language (UML)
metoda berorientasi objek. Keutamaan dari Unified Modelling Language (UML)
metoda berorientasi objek dibandingkan adalah sebuah standar pemodelan yang
pendekatan metoda tradisional (struktural) ditetapkan oleh Object Management Group
adalah mudah melakukan perubahan dalam (OMG) yang berguna untuk visualisasi,
waktu yang cepat. merancang dan mendokumentasikan sistem
Makalah ini mencoba membahas proses piranti lunak berdasarkan pendekatan metoda
pemodelan sistem GDSS yang diperkenalkan berorientasi objek .
Chien (2003), dengan menggunakan UML UML merupakan gabungan dari
(Unified Modeling Language) yang merupakan beberapa metodologi berorientasi objek. Tetapi
standar pemodelan untuk aplikasi berorientasi yang paling dominan adalah metodologi Booch
objek. Pemodelan (modeling) adalah proses (1991), metodologi Jacobson (1994), dan
untuk menggambarkan sistem yang telah ada metodologi OMT (1991).
atau yang akan dibangun. Dengan Beberapa diagram yang didefenisikan UML
menggunakan model, diharapkan diantaranya:
pengembangan piranti lunak dapat memenuhi • use case diagram
semua kebutuhan pengguna dengan lengkap • class diagram
dan tepat. • statechart diagram
Penulis hanya membahas proses • activity diagram
pemodelan menggunakan beberapa diagram • sequence diagram
yang terdapat dalam UML diantaranya: use • collaboration diagram
case diagram, sequence diagram serta class • component diagram
diagram. Sedangkan diagram-diagram lain • deployment diagram
seperti : statechart diagram, activity diagram, Selanjutnya akan dibahas beberapa
collaboration diagram, component diagram diagram, antara lain: use case diagram, class
serta deployment diagram diluar pembahasan diagram dan sequence diagram.
makalah ini..
Pada makalah ini dibahas proses Use Case Diagram
pemodelan sistem GDSS dengan Use case diagram adalah grafik yang
menggunakan UML (Unified Modeling menggambarkan aktor dan use case dalam
Language) yang merupakan standar pemodelan sebuah sistem serta hubungan antara keduanya.
untuk aplikasi berorientasi objek. Use case diagram juga menggambarkan
Pembahasan dalam makalah ini hanya fungsionalitas yang diharapkan dari sebuah
menitikberatkan pada beberapa diagram yang sistem. Yang ditekankan adalah “apa” yang
terdapat dalam UML diantaranya: use case diperbuat sistem, dan bukan “bagaimana”. Use
diagram, sequence diagram serta class case diagram terdiri dari use case dan aktor
diagram. Use case adalah skenario untuk
memahami kebutuhan sistem (system
BAHAN DAN METODE requirement) Use case menggambarkan
interaksi antara aktor dengan sistem. Dengan
Metodologi berorientasi objek adalah
menggunakan ini kita dapat mengetahui apa
sekumpulan model dan aturan-aturan yang
yang diinginkan pengguna dan apa yang dapat
digunakan untuk membangun sistem piranti
dilakukan sistem untuk memenuhinya. Use
lunak. Pemodelan (modeling) adalah proses
case merupakan sebuah pekerjaan tertentu,
untuk menggambarkan sistem yang telah ada
misalnya login ke sistem, membuat transaksi di
atau yang akan dibangun.Sebuah model adalah
ATM, dan sebagainya.
representasi abtraksi dari sebuah sistem supaya
Seorang/sebuah aktor adalah faktor-
mudah dipahami.
faktor eksternal (entitas manusia atau mesin)
18
yang berinteraksi dengan sistem untuk HASIL

melakukan pekerjaan-pekerjaan tertentu.
Arsitektur GDSS
Sequence Diagram
Sequence diagram menggambarkan Secara garis besar GDSS dibagi dalam 2 modul
interaksi antar objek di dalam dan di sekitar yaitu : information classification and retrieval
sistem (termasuk pengguna, display, dan module dan Decision Inference Module .
sebagainya) berupa message yang digambarkan Gambar.1 memperlihatkan sistem arsitektur
terhadap waktu. Sequence diagram terdiri dari GDSS.
dimensi vertikal (waktu) dan dimensi
horizontal (objek-objek yang terkait).
Sequence diagram biasa digunakan
untuk menggambarkan skenario atau rangkaian
langkah-langkah yang dilakukan sebagai
respons dari sebuah event untuk menghasilkan
output tertentu. Diawali dari apa yang men-
trigger aktivitas tersebut, proses dan perubahan
apa saja yang terjadi secara internal dan output
apa yang dihasilkan.
Class Diagram
Class adalah sebuah spesifikasi yang jika
diinstansiasi akan menghasilkan sebuah objek
dan merupakan inti dari pengembangan dan
Gambar 1. Sistem arsitektur GDSS
desain berorientasi objek. Class
menggambarkan keadaan (atribut/properti)
suatu sistem, sekaligus menawarkan layanan
untuk memanipulasi keadaan tersebut Information Classification and Retrieved
(metoda/fungsi). Module
Class diagram menggambarkan struktur dan
Pada modul ini user dapat mempelajari
deskripsi class, package dan objek beserta
hubungan satu sama lain seperti containment, informasi terkini, saling berbagi informasi
pewarisan, asosiasi, dan lain-lain. (share information), dan mengevaluasi factor-
Class memiliki tiga area pokok : factor strategis dari hasil diskusi diantara
1. Nama (dan stereotype) sesama anggota. Informasi yang berasal dari
2. Atribut dalam (internal) maupun luar (eksternal)
dikelola dan disimpan dalam
3. Metoda
database/knowledgebase. Selanjutnya dapat
Atribut dan metoda dapat memiliki salah satu
sifat berikut : digunakan secara efisien dengan menggunakan
• Private, tidak dapat dipanggil dari dua fungsi.
luar class yang bersangkutan Fungsi pertama adalah classifying
• Protected, hanya dapat dipanggil oleh information (informasi klasifikasi) yang
class yang bersangkutan dan anak- berguna untuk mengklasifikasikan informasi
anak yang mewarisinya yang diperoleh. Kedua adalah searching and
retrieving information( mencari dan
• Public, dapat dipanggil oleh siapa
saja menampilkan informasi) berguna bagi user
untuk mencari dan menampilkan informasi
yang diperlukan.
19
Decision Inference Module

Use Case Diagram
Modul ini digunakan user untuk mendapatkan
Pada bagian ini akan digambarkan use
beberapa pilihan dari berbagai faktor dalam
case diagram dari GDSS. Ada dua aktor yang
mengambil keputusan.
teridentifikasi yaitu :
Alternatif tersebut diperoleh dari modul
1. Domain knowledge expert
sebelumnya. Ada dua fungsi yang terdapat
2. Decision maker or user
pada modul ini yaitu: deterministic decision
inference dan Probabilistic decision inference
Deterministic decision inference menyediakan Kemudian terdapat 10 use case diantaranya :
1. Provide professional comments on
mekanisme untuk menyimpan keputusan yang
information
berhubungan dengan knowledge dan
2. Contribute information
menyediakan fasilitas untuk membuat
3. Maintain data
keputusan berdasarkan analisis.
4. Search information
Probabilistic decision inference digunakan
5. Input rules into knowledge base
apabila keputusan yang akan diambil
6. Input environment status in database
melibatkan factor-faktor yang bersifat
7. Propel inference engine
probabilitas (tidak pasti)
8. Specify decision nodes
9. Inputs probabilities associated with
nodes
10. Connect relationship between nodes
PEMBAHASAN
Gambar 2. memperlihatkan use case diagram GDSS.
Provide professional comments

Domain Knowledge on Information
Expert
Input rules into

knowledge base
Maintain data
Input environment
Contribute status in database
information
Decision Maker
Search (User) Propel inference
information engine
Specify decision
nodes Connects relationship
between node
Inputs probabilities associated
with nodes
Gambar 2. Use Case Diagram
Sequence diagram
20
Sequence diagram untuk sistem ini 4. Provide professional comments

adalah: 5. Maintain data
1. Make decision using rule based 6. Search for information
reasoning Pada sistem ini, sequence diagram dibagi
2. Make decision using Bayesian based menjadi dua bagian seperti pada Gambar 3 dan
reasoning Gambar 4 dibawah ini.
3. Contribute information
Domain Decision Know ledge Know ledge Inference Information classification Know ldege Database
know ledge expert maker/User explanation interface acquisition interface engine and retrieval base
1. Access 2. Insert rules
Make decision 3. Insert environment status

using rule based
reasoning
4. Propel inference
5. Display
1. Access 2. Specify decision
3. Determine
Make decision 4. Input node

using Bayesian
5. Calculate
based reasoning
6. Display
Gambar 3. Sequence diagram (bagian 1)
21
Domain Decision Know ledge Know ledge Inference Information classification Know ldege Database
know ledge expert maker/User explanation interface acquisition interface engine and retrieval base
1. Access 2. Contribute information

3. Classify information
Contribute information
Provide professional comments 1. Access 2. Provide professional comments on
1. Maintain data
Maintain data
1. Access 2. Search information 3. Retrieve information

Search information 4. Display
Gambar 4. Sequence diagram (bagian 2)
Class diagram 5. Knowledge explanation interface

Class yang teridentifikasi untuk sistem 6. Inference engine
ini adalah: 7. Database
1. Domain expert 8. Knowledgebase
2. Knowledge acquisition interface Gambar 5 memperlihatkan class diagram dari
3. Decision maker GDSS
4. Information classification and retrieval
knowledge acquisition interface Decision maker
Domain expert
password
password contribute inform ation( )
expert comments( ) insert password( )
insert password( ) input rules( )
modify rules( )
input environm ent facts( )
input node probability( )
specify decision nodes( )
connect nodes( )
knowledge explanation interface
keyword
Information classification and retrieval search inform ation( )

display rule based results( )
display Bayesian based results( )
classify inform ation( )
retrieve inform ation( )
Inference engine
check facts and rules( )

Database calculate Bayesian( )
environment facts
rule based results
nodes
node relationship Knowledge base
node probability rule
Bayesian based results category
information
Gambar 5. Class diagram
22
KESIMPULAN Booch, 1991. Object Oriented Design with

Application;Benjamin/ Cumming
Pemodelan sebuah sistem sangatlah
penting terutama untuk sistem yang komplek Britton, C. dan Doake, J. 1996. Software
agar kita dapat memahami sistem tersebut System Development: a gentle introduction; 2nd
secara menyeluruh. Unified Modelling edition, London:McGraw-Hill.
Langguage(UML) adalah sebuah standar untuk Chien, C. dan Wang K. 2003. Designing an
merancang model sebuah sistem. Internet-based group decision support system.
Penggunaan UML dalam J. Robotic and Computer Integrated
pembangunan sistem pendukung keputusan Manufacturing 19: 65-77
( Decision Support System) sangatlah Jacobson dan Ivar. 1994. Object-Oriented
tepat karena sistem ini memerlukan Software Engineering: A Use Case Driven
kecermatan dan ketelitian agar keputusan Approach; Addison-Wesley
yang diambil tidak salah. Disamping itu
UML juga mempunyai keutamaan dalam Rumbaugh, J., Blaha, M., Premerlani, W.,
Eddy,F. dan Lorenson W. 1991.
penggunaan kembali
ObjectOriented Modeling and Design; Prentice
(Reusability) modul atau Hall.
komponen yang ada sehingga memudahkan
dalam melakukan perubahan atau Schach, S. R. 2000, Object Oriented and
pemeliharaan sistem. Classical Software Engineering, Boston:
McGraw-Hill.
DAFTRA PSUTAKA Sri Dharwiyanti dan Romi S.W. 2003.
Pengantar Unified Modelling Langguage
Bahrami, A. 1999. Object Oriented System (UML); Ilmu Komputer.Com.
Development; Boston: McGraw-Hill.
http://202.95.157.19/howto/PDF_Files/yanti-
uml.pdf
23
PENGASUTAN BINTANG (Y) SEGITIGA ( )

DAN CATU DAYA PADA MOTOR POMPA
Iswadi HR
Jurusan Teknik Elektro
Universitas Islam Negeri Sultan Syarif Kasim Riau
ABSTRAK
Penggunaan motor listrik pada industri sangat luas, misalnya pada industri tekstil, perusahaan air
minum, perusahaan perminyakan dan sebagainya.
Salah satu penggunaan motor listrik yaitu sebagai penggerak pompa di Instalasi Pengapon
PERTAMINA UPPDN IV Semarang. Pompa yang digunakan adalah pompa dengan putaran yang tinggi, maka
sangat tepat apabila digerakkan langsung oleh motor listrik yang juga mempunyai kecepatan tinggi.
Motor listrik yang digunakan di Instalasi Pengapon Semarang adalah motor induksi tiga fasa belitan
sangkar. Kelebihan motor induksi ini antara lain pengoperasian dan pengaturannya yang mudah, serta
mempunyai daya tahan yang tinggi.
Untuk mengurangi arus asut yang besar, metoda pengasutan motor yang digunakan adalah pengasutan
bintang (Y)-segitiga ( ). Pada saat di asut, stator motor terhubung secara bintang dan setelah mencapai arus
nominalnya dengan otomatis dipindah ke hubung segitiga, yaitu dengan menggunakan bintang (Y)-segitiga ( )
timer untuk mengatur lamanya suatu kontaktor bekerja ( kontaktor yang harus aktif ).
ABSTRACT
The electric motors have been playing a wide area of industrial applications, i.e. in textile, water,
petroleum industries, etc.
Electric motors is used as the pump mover in Instalation Pengapon Pertamina UPPDN IV Semarang.
Since the pump is operated in high speed, it is suitable to use high speed electric motors directly.
Instalasi Pengapon Semarang uses three phase cage induction motors. The advantage of these motors
are easy to operated and controlled, as well as have highly in reliable.
To decrease the large starting current, motor is started by star (Y)-delta (∆) methods. When it is started,
motor wound is connected as star connection and when it reach nominal current automatically is switched to
delta connection by means of star-delta timer to control the duration of contactor work (an active contactor).
Kata Kunci: Pengasutan, Motor Induksi, kontaktor
PENDAHULUAN Semarang. Karena pompa yang digunakan

adalah pompa dengan putaran yang tinggi,
Penggunaan motor listrik di dunia maka sangat tepat apabila digerakkan langsung
industri sangat luas, misalnya pada industri oleh motor listrik yang juga mempunyai
tekstil, perusahaan air minum, perusahaan kecepatan tinggi dalam hal ini menggunakan
perminyakan dan sebagainya. motor sangkar.
Salah satu penggunaan motor listrik yaitu Dalam pengasutan motor induksi
sebagai penggerak pompa–pompa di Instalasi terdapat dua masalah yang sering terjadi, yaitu:
Pengapon PERTAMINA UPPDN IV
24
1. Arus mula yang besar (5 – 6 kali arus dengan arus saluran I2 pada saat dihubung
beban penuh). segitiga adalah :
2. Momen mula kecil 3E
Ada berbagai macam sistem pengasutan I2 3I I LD ........……….(3)
pada motor sangkar diantaranya adalah: Z
1. Pengasutan dengan tegangan penuh Perbandingan antara persamaan (1) dan (3)
(Accros the line starter or Direct Online). menghasilkan bahwa arus asut hubung bintang
2. Pengasutan dengan penurunan tegangan adalah 1/3 dari arus asut hubung segitiga.
(reduce voltage starting) yang meliputi: Jika arus pengasutan dari motor adalah 6 x
a. Pengasutan dengan tahanan (primary In (In = arus beban penuh motor), arus asut
resistor starter). dalam hal ini adalah:
b. Pengasutan dengan autotrafo (auto 1
transformer starter). .6.I n 2 I n ,...…..........................……(4)
c. Pengasutan dengan hubungan Y- 3
(Wye-Delta Starter) dari rumus diatas terlihat bahwa arus asut tidak
melebihi 200% arus nominal ( masih dalam
batas toleransi ). Jadi metoda pengasutan
Pengasutan Bintang (Y) – Segitiga ( ) dengan metoda Y-D adalah cukup aman.
Metode pengasutan bintang (Y)-segitiga Rangkaian Pengasutan Bintang (Y)

( ) adalah metode pengasutan dengan Segitiga ( )
pengurangan tegangan.. Sebuah motor dengan
hubungan bintang - segitiga memiliki 6 buah Rangkaian pengasutan bintang – segitiga
terminal sehingga dapat diswitch baik untuk dapat digambarkan pada gambar 5.3 sebagai
hubungan bintang atau segitiga. Motor berikut:
dihubungkan bintang pada waktu pertama kali
diasut, dan ketika motor telah mendekati
kecepatan nominal, hubungan diubah menjadi
hubungan delta.
Pada saat pengasutan, belitan motor
dihubung bintang, tegangan yang MCCB 125A, 75A,60A, 50A,
dikenakan adalah tegangan saluran. 40A, 30A,
Bila impedansi belitan motor = Z, tegangan
saluran = E, arus fasa = I dan arus saluran
I
OLR 90A, 63A, 52A, 32A,
= Il maka besarnya arus yang ditarik saat ''
25A, 19A, 14A
belitan motor terhubung bintang adalah :
E
3 E
IY I l ..........................................(1) MC1 MC2 MC3
Z 3Z
Perubahan dari bintang ke delta setelah
motor berputar mendekati putaran
nominalnya. Tegangan penuh E dikenakan
pada motor, bila impedansi dari belitan M
motor adalah Z.
E (a)
I ..................................................(2)
Z
25
Pada saat push button S1 (NC) ditekan

maka semua arus akan terputus sehigga semua
kontaktor deenergized dan kemudian
membuka. Dengan demikian motor akan
OLR berhenti beroperasi.
Adanya OLR adalah sebagai pengaman
apabila terjadi beban lebih dengan demikian
motor akan beroperasi sesuai dengan rating
S1 arus yang sesuai dengan batas toleransi.
S2 C1 t t
HASIL
Analisa tentang catu daya dan sistem

C3 C2
pengasutan bintang (Y) segitiga ( ) pada motor
induksi, yang meliputi tentang perhitungan
C1 C2 C3 peralatan catu daya yang digunakan.
Sebagai contoh perhitungan digunakan
data sbb:
Data motor untuk penggerak pompa produk
S1,K1, P1, BB2L1, C2, C1, FSB (Diperoleh
(b) dari Instalasi Pengapon PERTAMINA UPDN
Gambar. 1 (a) Pengkawatan dan (b) Diagram Segaris IV Semarang )
Pada Pengasutan Bintang Segitiga Daya motor (P) = 11 kW
Tegangan (V) = 380 V
PRINSIP KERJA RANGKAIAN Efisiensi ( ) = 96 %
Cos (PF) = 0,86
Pengasutan diatas merupakan
pengasutan bintang-segitiga dengan tipe tiga Data Kontaktor hubung segitiga:
kontaktor. Masing–masing kontaktor berfungsi Merk : ABB
sebagai kontaktor utama (C1), kontaktor Tipe : A12
bintang (C3) dan kontaktor segitiga (C3). Tegangan : 400 Volt
Rating arus :12 ampere
Pada saat push button S2 (NO) ditekan 0
Rating arus, 40 C : 27 ampere
maka arus akan mengalir pada belitan Data Kontaktor hubung bintang:
kontaktor C1 sehingga kontaktor C1 akan Merk : ABB
energized dan kontaktor akan menghubung. Tipe : A9
Pada saat yang sama kontaktor C3 juga akan Tegangan : 400 Volt
terhubung sehingga pada saat tersebut motor Rating arus : 9 ampere
tercatu dengan hubungan bintang. 0
Rating arus, 40 C : 25 ampere
Dengan menggunakan segitiga– Pemutus Tenaga : 40 ampere
bintang timer, arus yang mengalir pada OLR : 25 ampere
kontaktor C3 akan terputus sesuai dengan
lamanya waktu yang disetting. Karena
kontaktor C3 terpasang interlock satu sama
lain dengan kontaktor C2 maka kontaktor C2
akan terhubung. Dengan demikian sekarang
motor tercatu dengan hubung segitiga.
26
Penentuan Arus Nominal PEMBAHASAN

Dari data – data pada poin (a) diatas maka Berdasarkan hasil perhitungan di atas
didapatkan In maka dapat dibuat perbandingan seperti
p pada Tabel.1
In Tabel.1 Perbandingan Hasil Perhitungan dengan Data
K .V .PF . Lapangan pada Peralatan Catu Daya untuk motor 11 kW.
11.000
In No Peralatan Lapangan Perhitungan
3.380.0,86.0,96 1 Kontaktor Y 9A 8A
In 20,24 A 2 Kontaktor D 12 A 12 A
3 PMT 40 A 51 A
4 OLR 25 A 23 A
Penentuan dan Pemilihan Kontaktor
 Rating arus operasional untuk kontaktor Tabel. 2 Perbandingan Hasil Perhitungan dengan Data
hubung bintang bisa didekati dengan Lapangan pada Peralatan Catu Daya untuk motor 15 kW
rumus
Ie 0,35I n No Peralatan Lapangan Perhitungan
1 Kontaktor Y 12 A 10 A
0,35.20,24 2 Kontaktor D 17 A 16 A
3 PMT 50, 60, 63 A 69 A
7,084 4 OLR 32 A 31 A
8 ampere Tabel. 3 Perbandingan Hasil Perhitungan dengan Data

 Penggunaan kontaktor untuk hubungan Lapangan pada Peralatan Catu Daya untuk motor 22 kW
segitiga, rating arusnya dapat didekati:
No Peralatan Lapangan Perhitungan
1 1 Kontaktor Y 17 A 15 A
I ( )I n 2 Kontaktor D 26 A 24 A
3 3 PMT 75 A 102 A
1 4 OLR 52 A 45 A
( ).20,24
3 Berdasarkan Tabel.1, Tabel.2 dan Tabel.3
11,68 diatas terlihat bahwa ada perbedaan antara data
12 ampere dilapangan dengan hasil perhitungan terutama
untuk PMT. Hal ini dikarenakan peralatan yang
tersedia memiliki rating arus yang sudah
Penentuan Thermal Overload Relay ditentukan. Sebagai contoh; untuk PMT
Karena pemasangan OLR adalah sistem biasanya rating yang tersedia bernilai sebesar
pendeteksian arus saluran maka OLR adalah 30A, 40A, 50A, 60 A, 75A, 125A dan
sebesar 110 % dari arus beban penuh, seterusnya. Jadi berdasarkan peralatan yang
sehingga: ada, untuk data berdasarkan hasil perhitungan
pada PMT (51 ampere pada Tabel.1) maka
I OLR 20,24.110% 22,6 23 ampere
penggunaan PMT dengan rating 40 A sudah
Penentuan Pemutus Tenaga (Circuit tepat karena besarnya rating PMT yang
Breaker) digunakan masih jauh diatas beban penuh ,
Berdasarkan PUIL (1977 520E), pemutus begitu juga untuk peralatan yang lainnya.
tenaga (CB) untuk motor sangkar sebesar 250 Penggunaan kontaktor A9 dan A12 pada
% arus beban penuh (In) sehingga diperoleh kontaktor hubung bintang dan segitiga sudah
kapasitas pemutus sebagai berikut: tepat karena mendekati hasil perhitungan.
Penggunaan OLR dengan rating 25 A
I CB 20,24.250% 50,6 51ampere (pada Tabel.1) sudah tepat karena sudah
mendekati hasil perhitungan dan berdasarkan
27
rating arus OLR yang ada, maka penggunaan DAFTAR PUSTAKA

OLR 25 A adalah yang paling effisien.
Penggunaan OLR 25A juga untuk menghindari Anonim, 1996, Buku Pedoman Instalasi
kerusakan pada kontaktor A9 (yang memiliki Pengapon PERTAMINA UPPDN IV
rating arus pada 400C sebesar 25 A). Semarang.
Anonim, 1994, Fuji Electric, Magnetic Motor
KESIMPULAN Starter and contactor, Japan.
Dari data-data dan keterangan yang
diperoleh sebagai hasil pengamatan di Instalasi Facta M, dan Karnoto, ST, 2001, Instalasi
Pengapon Semarang dapat ditarik suatu Listrik Arus Kuat, Teknik Elektro Fakultas
kesimpulan sebagai berikut: Teknik Unveristas Diponegoro Semarang.
1. Untuk memutar pompa yang berkecepatan Sen S.K., Rotating Electrical Machinery,
tinggi, di Instalasi Pengapon banyak Khanna Pubhlishers. India
digunakan motor induksi yang juga Theraja, BL, 1997, A Text Book of Electrical
memiliki kecepatan tinggi serta memiliki Thecnology in S.I. System of Unit Volume II
konstruksinya yang kuat dan AC & DC Machines, S.Chand & Company Ltd,
karakteristiknya yang baik Ram Nagar, New Delhi.
2. Untuk mengurangi arus asut yang besar,
pengasutan (starting ) untuk motor Zuhal, 1990, Dasar Teknik Tenaga Listrik dan
menggunakan metoda bintang – segitiga. Elektronika Daya, PT. Gramedia, Jakarta.
Arus asut pada saat motor terhubung
bintang adalah 2 kali arus nominal In,
dengan demikian batas arus beban penuh
200 % tidak terlampaui
3. Penggunaan peralatan catu daya dan
peralatan pengasutan pada motor induksi di
Instalasi Pengapon sudah benar karena
penentuan spesifikasi peralatan
berdasarkan perhitungan mendekati hasil
dari data peralatan yang ada di lapangan.
UCAPAN TERIMA KASIH

Terima kasih penulis sampaikan
kepada Bapak Bambang Sinarjoedo selaku
Kepala Instalasi Pengapon PERTAMINA
UPPDN IV Semarang atas data yang diberikan.
Karnoto, ST, Edi Subeno, ST dan Kunaifi, ST
atas saran-sarannya dan Pimpinan FST UIN
SUSKA Riau atas kesediaannya untuk memuat
tulisan ini pada jurnal SITEKIN.
28

096 Jurnal Stekin Vol11

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

096 Jurnal Stekin Vol11

Diunggah oleh

Hak Cipta:

Format Tersedia

Vol. 1, No.

1, Desember 2003 Jurnal Sains, Teknologi & Industri

ANALISIS PERFORMANSI JARINGAN KOMUNIKASI

Kata kunci : waktu tunggu, throughput, kinerja

PENDAHULUAN yang kecil (0,6 – 2,4 m) dan dihubungkan

satu community dengan memperhatikan 1 TR 1 K 1

(K+2) slot untuk memperkirakan delay yang S Pn S (n) …………………………(7)

Waktu Tunggu Rata-rata Jaringan

Perencanaan Jumlah Stasiun VSAT

komunikasi VSAT dengan memperlihatkan

THROUGHPUT S(n) DAN

community dapat dicari dengan cara sebagai

Nilai K=50 sehingga dengan 0.25

menggunakan persamaan (3) didapat 0.2

Jlh. stasiun VSAT

0.2 throughput S(n) dan kec. Input kanal S untuk

Throughput S(n) Kec. Input kanal S

ANALISIS PENGGUNAAN KOMPENSASI PHASE LAG UNTUK MENGURANGI

Kata kunci : Harmonisa, frekwensi rendah, phase lag, konverter

PENDAHULUAN maka akan makin kecil ukuran tapis yang

mendisain untuk mengurangi harmonisa untuk mendapatkan harmonisa tegangan

(Ahmad, et al, 1999) mampu mengurangi vo(s) vo(s)

magnitude frekwensi rendah sampai 30 dB. phase lag+1

Pada paper ini ditawarkan penggunaan

Untuk menghasilkan sumber harmonisa Eh Vin R1 C1

disubsitusi s = j , sehingga didapatkan :

BAHAN DAN METODE fasa dengan yang dihasilkan oleh konverter

Gambar 5. Hasil pengamatan laboratorium spektrum harmonisa pada

sisi tegangan masukan konverter dc ke dc

dominan, walaupun kelipatan harmonisa

PEMBAHASAN kompensasi maupun harmonisa sisi masukan

PERANCANGAN RANGKAIAN MODULATOR DIGITAL

Key Words : Binary, Frequeny, Shift, Keying

PENDAHULUAN frekuensi space (space frequency, fs). Dengan

BAHAN DAN METODE pada keluaran leveling circuit akan muncul

U2 yang direalisasikan dengan IC 7 8 10k 100nF

rangkaian VCO seperti diperlihatkan

Gambar. 4 Diagram pengukuran rangkaian VCO Pembangkit Leveling

Pengukuran Unjuk Kerja Modulator

Gambar .7 Diagram blok pengamatan bentuk sinyal BFSK

Pembangkit data diatur laju bit-nya masing-

Gambar . 5 Sinyal keluaran VCO

UCAPAN TERIMA KASIH

Roden dan Martin. S. 1991. Analog and

PROSES PEMODELAN SISTEM PENDUKUNG KEPUTUSAN KELOMPOK

PENDAHULUAN informasi yang tepat untuk membuat

Chien (2003), mengembangkan platform

yang berinteraksi dengan sistem untuk HASIL

Decision Inference Module

Provide professional comments

Input rules into

Gambar 2. Use Case Diagram

Sequence diagram untuk sistem ini 4. Provide professional comments

1. Access 2. Insert rules

Make decision 3. Insert environment status

1. Access 2. Specify decision

Make decision 4. Input node

Gambar 3. Sequence diagram (bagian 1)

1. Access 2. Contribute information

Provide professional comments 1. Access 2. Provide professional comments on

1. Access 2. Search information 3. Retrieve information

Gambar 4. Sequence diagram (bagian 2)

Class diagram 5. Knowledge explanation interface