TD/Ver.1.

2/2021

MODUL PRAKTIKUM TEKNIK DIGITAL

Disusun Oleh:
Ir. Ri Munarto, M. Eng.
Asisten Laboratorium Dasar Elektro

Nama
NPM

LABORATORIUM DASAR ELEKTRO

PROGRAM STUDI TEKNIK ELEKTRO
FAKULTAS TEKNIK
UNIVERSITAS SULTAN AGENG TIRTAYASA
2021
 KATA PENGANTAR

Puji syukur ke hadirat Tuhan YME, Modul Praktikum Teknik Digital ini
dapat diselesaikan sebelum masa praktikum dimulai. Dengan demikian, pelatihan
asisten sudah dapat menggunakan modul dalam bentuk yang sama dengan modul
yang akan digunakan praktikan.
Pada kesempatan ini, penulis ingin menyampaikan terima kasih yang sebesar-
besarnya pada semua pihak yang telah terlibat dalam penyusunan petunjuk praktikum
ini.
Akhir kata, semoga semua usaha yang telah dilakukan berkontribusi pada
dihasilkannya lulusan Program Studi Teknik Elektro sebagai engineer dengan standar
internasional.

Cilegon, Maret 2021

Penulis

ii
 DAFTAR ISI

HALAMAN JUDUL .............................................................................................. i

KATA PENGANTAR ........................................................................................... ii

DAFTAR ISI ......................................................................................................... iii

STRUKTUR LABORATORIUM DASAR ELEKTRO ................................... iv

PERATURAN PRAKTIKUM ..............................................................................v

PRAKTIKUM 1

GERBANG LOGIKA DASAR ............................................................................ 1

PRAKTIKUM 2

RANGKAIAN SOP DAN POS .......................................................................... 17

PRAKTIKUM 3

ARITMATIKA .................................................................................................... 21

PRAKTIKUM 4

FLIP-FLOP.......................................................................................................... 29

PRAKTIKUM 5

COUNTER ........................................................................................................... 35

PRAKTIKUM 6

SHIFT REGISTER ............................................................................................. 41

PRAKTIKUM 7

MSI (MEDIUM SCALE INTEGRATION) ...................................................... 44

PRAKTIKUM 8

ADC / DAC .......................................................................................................... 50

iii
 STRUKTUR
LABORATORIUM DASAR ELEKTRO

Kepala Laboratorium Teknik Elektro

Ir. Ri Munarto, M.Eng.

Koordinator Laboratorium Dasar Elektro

Ahmad Satya Wicaksana

Asisten Laboratorium Dasar Elektro

Andi Saputra
Auvan Attahara
Chandra Bayu Pratama
Rafli
Risky Ari Wibowo

iv
 PERATURAN PRAKTIKUM

1. FORMAT PENULISAN LAPORAN

a. Margin : Top = 3 cm, Bottom = 3cm
Left = 4 cm, Right = 3 cm
b. Kertas A4
c. Judul Times New Roman 12 Pt text-align center, Bold
d. Italic untuk penggunaan bahasa Inggris
e. Isi Times New Roman 12 Pt text-align justify
f. Spasi 1,5 tidak ada space setelah dan sebelum paragraf
g. Numbering pada setiap halaman di pojok kanan atas kecuali sub bab
h. Gambar

Gambar 1 Stabilitas Relatif

Gambar dan nama gambar harus proporsional, jelas dengan ukuran yang tidak
berlebihan, letak center, diberikan sumber referensi dari mana diperoleh
gambar tersebut, berlaku untuk persamaan, dan bunyi hukum
i. Setiap bab berisi
BAB I METODOLOGI PRAKTIKUM
Berisi langkah kerja atau prosedur percobaan pada saat praktikum minimal 1
lembar.
BAB II TUGAS
Berisi tugas pendahuluan, tambahan, dan modul minimal 2 lembar.
BAB III ANALISIS

v
 Berisi analisis atau penjelasan praktikum yang dilakukan didasari teori yang
berasal dari sumber yang terpercaya minimal 3 lembar.
BAB IV PENUTUP
Berisi kesimpulan dari percobaan yang dilakukan, merupakan jawaban dari
tujuan pada saat praktikum minimal 1 lembar.
DAFTAR PUSTAKA
Berisi daftar rujukan atau pustaka yang telah digunakanpada laporan
praktikum. Rujukan yang diperbolehkan meliputi jurnal ilmiah, prosiding
seminar, textbook, majalah ilmiah dan sumber lain yang dapat
dipertanggungjawabkan. Adapun tata cara penulisan referensi pada style
penulisan sitasi yang digunakan, yaitu IEEE.
1. Buku
[1] Asisten Lab Dasar Elektro, “Gerbang Logika Dasar,” in Modul Praktikum Teknik
Digital, Cilegon, Universitas Sultan Ageng Tirtayasa Fakultas Teknik, 2021, pp. 12-
15.
2. Jurnal/Paper
[2] A. Bathija and G. Shamra, "Visual Object Detection and Tracking using
YOLO and SORT," International Journal of Engineering Research &
Technology (IJERT), vol. 8, no. 11, 2019.
3. Website (Bukan blogspot/wordpress)
[3] Agfianto Eko, “Nyquist – Efek Aliasing,” in DSP and Embedded Electronics,
Yogyakarta, Universitas Gadjah Mada, 2008. Tersedia dari:
https://www/agfi.staff.ugm.ac.id/blog/index.php/2008/11/nyquist-efek-
aliasing/ [URL dikunjungi pada 8 Maret 2020]

j. Softcopy laporan di kirimkan ke email lab.dasarelektro.jte@gmail.com maksimal

3 hari setelah praktikum. Apabila laporan tidak sesuai dengan format ataupun
waktu yang telah diberikan maka akan diberikan pengurangan nilai ataupun
laporan tidak diterima.
k. File laporan disimpan dengan format nama yang sama dengan pengirimansubjek.
l. Laporan dikirimkan melalui email dengan subjek: [TD][Kode][Modul] Nama
praktikan.
Contoh :[TD][DF][2] Bogan
Kode : [SW] untuk Ahmad Satya Wicaksana

vi
 [AS] untuk Andi Saputra
[AT] untuk Auvan Atthahara
[CB] untuk Chandra Bayu Pratama
[RF] untuk Rafli
[BW] untuk Risky Ari Wibowo

2. TATA TERTIB PRAKTIKUM

a. Waktu toleransi praktikum 10 menit keterlambatan jika melebihi dari waktu
toleransi maka praktikan diwajibkan melakukan INHAL.
b. Praktikan akan mendapat pengurangan nilai 1 point permenit selama
keterlambatan.
c. Memakai kemeja batik (rapih dan sopan)
d. Modul praktikum di print dalam bentuk diktat A5 dan dibawa saat praktikum
dilaksanakan.
e. Membuat resume untuk setiap modul yang dipraktikumkan, minimal 2
halaman per-modul pada kertas A4.
f. Modul praktikum bersifat pribadi
g. Praktikum menggunakan modul masing masing
h. Membawa form penilaian praktikum.
i. Wajib membawa laptop yang telah di install software pendukung sesuai dengan
instruksi asisten dan kebutuhan praktikum (jika dibutuhkan)
j. Tidak ada change shift kelompok ataupun individu
k. Dilarang membawa makanan atau minuman.
l. Tidak membawa senjata tajam dan menciptakan keributan.
m. Asisten berhak mengurangi nilai atau mengeluarkan praktikan yang
melanggar peraturan.

3. INHAL
Dilakukan apabila praktikan tidak dapat melaksanakan praktikum sesuai dengan
jadwal atau melanggar tata tertib praktikum, syarat dan ketentuan:
a. Maksimal INHAL 2 unit praktikum apabila lebih, maka nilai praktikum
maksimal D
b. Pelaksanaan INHAL pengganti dilakukan setelah praktikum selesai
atau dijadwalkan berikutnya oleh asisten.
vii
4. PRESENTASI TUGAS AKHIR
Merupakan ujian yang bersifat aplikatif dari materi yang telah dipraktikkan, setiap
kelompok mempresentasikan sebuah program dalam bentuk aplikasi serta
mendemonstrasikannya.

5. RESPONSI
Merupakan review dari awal sampai dengan akhir praktikum dalam bentuk tes
tertulis yang dilaksanakan setelah selesai praktikum. Bagi yang tidak mengikuti
responsi maka praktikan dianggap gugur atau tidak mengikuti praktikum tersebut
dan nilai maksimal yang diberikan D.

6. JADWAL PRAKTIKUM
a. Waktu yang diberikan (Senin - Sabtu)
b. Batas jam yang diberikan dari jam 8.00 sampai dengan 21.00 WIB.
c. Jadwal diberikan sesuai dengan kesepakatan antara asisten dan praktikan,
selama tidak mengganggu jam kuliah. (kondisional menunggu konfirmasi
jadwal resmi dari portal siakad).

viii
 PRAKTIKUM 1
GERBANG LOGIKA DASAR

I. TUJUAN
Setelah melaksanakan percobaan ini, Anda diharapkan dapat:
1. Menuliskan hubungan antara masukan dan keluaran pada piranti logika AND, OR,
NOT, XOR, NAND, NOR dan XNOR.
2. Menggunakan tabel kebenaran untuk menyatakan hubungan tersebut di atas.
3. Menggunakan ungkapan aljabar Boole dalam rangkaian logika.
4. Menyatakan rangkaian-rangkaian logika menggunakan notasi-notasi seperti yang
dipakai dalam aljabar Boole.
5. Membangun logika AND, OR atau NOT dengan mengkombinasikan sejumlah
gerbang NAND atau gerbang NOR.
6. Memanfaatkan gerbang NOT untuk membangun berbagai macam fungsi logika.

II. ALAT YANG DIGUNAKAN

1. Modul AND PTE-006-01
2. Modul NAND PTE-006-02
3. Modul OR - PTE-006-03
4. Modul NOR - PTE-006-04
5. Modul XOR - PTE-006-05
6. Modul XNOR PTE-006-06
7. Modul NAND - PTE-006-07
8. Modul AND PTE-006-09
9. Power Supply (Catu daya) - PTE-006-27
10. Rangka Panel
11. Kabel penghubung

III. DASAR TEORI

Gerbang logika adalah piranti yang mempunyai keluaran dengan dua keadaan.
Dalam logika positif, logika 0 (rendah) mempunyai tingkat tegangan yang rendah.
Untuk TTL tegangan ini berkisar 0 sampai dengan 0,5 volt. Logika 1 (tinggi)

1
 menggunakan tingkat tegangan yang paling tinggi. Untuk TTL tegangan ini berkisar
2,4 volt sampai dengan 5 volt. Gerbang logika digunakan untuk melakukan operasi-
operasi khusus, seperti: AND, OR, NOT, NAND, NOR, XOR, dan XNOR. Hubungan
masukan dan keluaran untuk. Operasi – operasi tersebut biasanya dituliskan dalam
suatu tabel yang disebut tabel kebenaran.
Dari gerbang logika dasar tersebut, dapat dirangkai sedemikian rupa sehingga
menghasilkan keluaran logika yang diinginkan. Hubungan antara keluaran dan
masukan satu atau kombinasi beberapa buah gerbang dapat dinyatakan dalam suatu
ungkapan logika yang disebut ungkapan Boole. Cara ini memanfaatkan aljabar Boole
dengan notasi – notasi khusus. Fungsi – fungsi AND, OR, NOT, dan XOR berturut –
turut dinyatakan dengan notasi titik (dot), plus (+), garis atas (over line) dan.
Membangun sistem digit seringkali dimulai dengan menggunakan gerbang-
gerbang AND, OR atau NOT. Tetapi di pasaran seringkaii yang tersedia adalah
gerbang-gerbang NAND dan NOR. Oleh karena itu, untuk membangun gerbang
AND, OR atau NOT kita harus mengkombinasikan gerbang-gerbang NAND atau
NOR. Kita juga dapat memanfaatkan gerbang NOT untuk membuat berbagai fungsi
logika dengan cara menambahkan gerbang NOT tersebut pada terminal masukan
ataupun keluaran gerbang yang kita gunakan. Sebagai contoh, gerbang AND berubah
menjadi NAND jika terminal keluaran AND kita beri gerbang NOT. Sebaliknya,
gerbang NAND berubah menjadi AND jika teminal keluaran NAND kita beri
gerbang NOT.
IV. PROSEDUR PERCOBAAN
4.1 AND dan NAND
1. Buat rangkaian seperti di bawah ini.

Gambar 1.1. Gerbang AND

Gambar 1.2. Gerbang NAND

2. Lengkapi tabel kebenarannya.
2
 Tabel 1.1. Gerbang AND
A B F
0 0
0 1
1 0
1 1

Tabel 1.2. Gerbang NAND

A B F
0 0
0 1
1 0
1 1

4.2 OR dan NOR

1. Buatlah rangkaian seperti pada gambar.

Gambar 1.3. Gerbang OR

Gambar 1.4. Gerbang NOR

2. Lengkapi tabel kebenarannya.
Tabel 1.3. Gerbang OR
A B F
0 0
0 1
1 0
1 1
Tabel 1.4. Gerbang NOR
A B F
0 0
0 1
1 0
1 1

4.3 XOR dan XNOR

1. Buatlah rangkaian seperti di bawah.

3
 Gambar 1.5. Gerbang XOR

Gambar 1.6. Gerbang XNOR

2. Lengkapi tabel kebenarannya.

Tabel 1.5. Gerbang XOR

A B F
0 0
0 1
1 0
1 1
Tabel 1.6. Gerbang XNOR
A B F
0 0
0 1
1 0
1 1

4.4 AND dan NAND dengan 4 Masukan

Lakukan hal yang sama untuk gerbang AND dan NAND berikut.

Gambar 1.7. Gerbang AND 4 Masukan

Gambar 1.8. Gerbang NAND 4 Masukan

4
 Tabel 1.7. Gerbang AND 4 Masukan
A B C D F
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

Tabel 1.8. Gerbang NAND 4 Masukan

A B C D F
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
5
 1 1 0 1
1 1 1 0
1 1 1 1

4.5 Hukum Asosiatif

Lakukan hal yang sama untuk hukum asosiatif berikut.

Gambar 1.9. Hukum Asosiatif

Tabel 1.9. Hukum Asosiatif

A B C F1 F2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

4.6 Hukum Idempotent

Lakukan hal yang sama untuk hukum idempotent berikut.

Gambar 1.10. Hukum Idempotent

6
 Tabel 1.10. Hukum Idempotent
A F1 = A . A F2 = A + A
0
1

4.7 Hukum Komplementasi

Gambar 1.11. Hukum Komplementasi

Tabel 1.11. Hukum Komplementasi

A ̅
𝑨 ̅
F1 = A . 𝑨 ̅
F2 = A + 𝑨
0
1

4.8 Hukum Absorsi

Gambar 1.12. Hukum Absorsi

Tabel 1.12. Hukum Absorsi

A B F1 = A + (A . B) F2 = A . (A + B)
0 0
0 1
1 0
1 1

7
4.9 Hukum Distribusi

Gambar 1.13. Hukum Distribusi

Tabel 1.13. Hukum Distribusi

A B C F1= A.(B+C) F2= (A.B)+(A.C)
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

4.10 Fungsi NOT dengan Gerbang NAND

Gambar 1.14. Fungsi NOT dengan Gerbang NAND

Tabel 1.14. Tabel Fungsi NOT dengan Gerbang NAND

A F
0
1

8
4.11 Fungsi AND dengan Kombinasi Gerbang NAND

Gambar 1.15. Fungsi AND dengan Kombinasi Gerbang NAND

Tabel 1.15. Tabel AND dengan Kombinasi Gerbang NAND

A B F
0 0
0 1
1 0
1 1

4.12 Fungsi OR dengan Kombinasi Gerbang NAND

Gambar 1.16. Fungsi OR dengan Kombinasi Gerbang NAND

Tabel 1.16. Tabel OR dengan Kombinasi Gerbang NAND

A B F
0 0
0 1
1 0
1 1

4.13 Fungsi NOR dengan Kombinasi Gerbang NAND

9
 Gambar 1.17. Fungsi NOR dengan Kombinasi Gerbang NAND

Tabel 1.17. Tabel NOR dengan Kombinasi Gerbang NAND

A B F
0 0
0 1
1 0
1 1

4.14 Fungsi NOT dengan Gerbang NOR

Gambar 1.18. Fungsi NOT dengan Gerbang NOR

Tabel 1.18. Tabel Fungsi NOT dengan Gerbang NOR

A F
0
1

4.15 Fungsi AND dengan Kombinasi Gerbang NOR

Gambar 1.19. Fungsi AND dengan Kombinasi Gerbang NOR

Tabel 1.19. Tabel AND dengan Kombinasi Gerbang NOR

A B F
0 0
0 1

10
 1 0
1 1

4.16 Fungsi OR dengan Kombinasi Gerbang NOR

Gerbang 1.20. Fungsi OR dengan Kombinasi Gerbang NOR

Tabel 1.20. Tabel OR dengan Kombinasi Gerbang NOR

A B F
0 0
0 1
1 0
1 1

4.17 Fungsi NAND dengan Kombinasi Gerbang NOR

Gambar 1.21. Fungsi NAND dengan Kombinasi Gerbang NOR

Tabel 1.21. Tabel NAND dengan Kombinasi Gerbang NOR

A B F
0 0
0 1
1 0
1 1

11
4.18 Fungsi NOR dengan Kombinasi Gerbang NOT dan AND

Gambar 1.22. Fungsi NOR dengan Kombinasi Gerbang NOT dan AND

Tabel 1.22. Tabel NOR dengan Kombinasi Gerbang NOT dan AND
A B F
0 0
0 1
1 0
1 1

4.19 Fungsi NAND dengan Kombinasi Gerbang NOT dan OR

Gambar 1.23. Fungsi NAND dengan Kombinasi Gerbang NOT dan OR

Tabel 1.23. Tabel NAND dengan Kombinasi Gerbang NOT dan OR

A B F
0 0
0 1
1 0
1 1

12
4.20 Fungsi OR dengan Kombinasi Gerbang NOT dan NAND

Gambar 1.24. Fungsi OR dengan Kombinasi Gerbang NOT dan NAND

Tabel 1.24. Tabel OR dengan Kombinasi Gerbang NOT dan NAND

A B F
0 0
0 1
1 0
1 1

4.21 Fungsi AND dengan Kombinasi Gerbang NOT dan NOR

Gambar 1.25. Fungsi AND dengan Kombinasi Gerbang NOT dan NOR

Tabel 1.25. Tabel AND dengan Kombinasi Gerbang NOT dan NOR
A B F
0 0
0 1
1 0
1 1

13
4.22 Hukum de Morgan I

Gambar 1.26. Hukum de Morgan I

Tabel 1.26. Tabel Hukum de Morgan I

A B F1 F2
0 0
0 1
1 0
1 1

4.23 Hukum de Morgan II

Gambar 1.27. Hukum de Morgan II

Tabel 1.27. Tabel Hukum de Morgan II

A B F1 F2
0 0
0 1
1 0
1 1

14
V. PERTANYAAN DAN TUGAS
1. Buatlah realisasi persamaan berikut: Z = A.B.C + A.B
2. Analisa jika gerbang EX-OR mempunyai input 8 buah? Bagaimana cara
kerjanya!

15
 PRAKTIKUM 2
RANGKAIAN SOP DAN POS

I. TUJUAN
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu
1. Membangun rangkaian logika dengan pertolongan tabel kebenaran.
2. Menyederhanakan fungsi logika.
3. Memilih bentuk fungsi logika yang cocok berdasarkan tabel kebenaran yang
digunakan.
4. Menyederhanakan fungsi logika dengan bantuan peta Karnaugh.
5. Menentukan fungsi logika suatu tabel kebenaran dengan menggunakan peta
Karnaugh.

II. ALAT YANG DIGUNAKAN

1. Modul AND – PTE-006-01
2. Modul NAND – PTE-006-02
3. Modul OR – PTE-006-03
4. Catu Daya – PTE-006-27
5. Rangka Panel
6. Kabel Penghubung

III. DASAR TEORI

Dalam merancang rangkaian-rangkaian logika, seringkali dibahas terlebih
dahulu tabel kebenarannya. Berdasarkan tabel kebenaran tersebut ditentukan
fungsi logikanya. Salah satu cara untuk menentukan fungsi logikanya, adalah
dengan mencari bentuk minor (minterm) atau bentuk mayornya (maxterm).
Jika logika keluaran = 1 yang diperhatikan, maka digunakan bentuk minor,
tetapi jika logika keluaran = 0 yang diperhatikan, maka digunakan bentuk
mayor. Sebagai contoh, tinjau gerbang AND dengan 2 masukan. Keluaran
gerbang AND mempunyai logika 1 jika kedua masukannya berlogika 1.
Bentuk minornya dapat ditulis sebagai F = A.B. Sedangkan bentuk mayornya,
adalah:
̅ ) . (𝑨
F = (A + B) . (A + 𝑩 ̅ + B)
16
 Tabel 2.1. Tabel Kebenaran F

A B F

0 0 0

0 1 0

1 0 0

1 1 1
Ungkapan fungsi Boole yang paling ringkas biasanya juga membutuhkan
penggunaan jumlah gerbang yang paling sedikit bila diwujudkan secara
praktis. Oleh karena itu dalam merancang rangkaian logika selalu diusahakan
untuk menyederhanakan ungkapan fungsi tersebut. Penyederhanaan fungsi
logika dapat dilakukan dengan berbagai cara, seperti dengan menerapkan
hukum-hukum aljabar Boole, melalui tabel kebenaran, dan lain-lain. Cara
yang paling banyak digunakan adalah penggunaan peta Karnaugh atau
diagram Karnaugh. Jumlah kotak pada diagram Karnaugh ditentukan oleh
jumlah kemungkinan kombinasi semua variabel masukan. Jika n variabel
masukan, maka jumlah kotaknya 2n. Peta Karnaugh dapat digunakan untuk
menyederhanakan suatu fungsi. Sebagai contoh, fungsi dengan variabel
berikut:
̅. ̅
F=𝑨 ̅.𝑩 + A . B . C
𝑩+𝑨

Hasil pemetaannya adalah:

Tabel 2.2. Pemetaan

̅̅̅̅
𝑨𝑩 ̅
A𝑩 AB ̅B
𝑨

̅
𝑪 1 1

C 1 1 1

Berdasarkan peta Karnaugh di atas, diperoleh persamaan:

̅ + B.C
F=𝑨

Jika tabel kebenaran yang diberikan, peta Karnaugh juga dapat digunakan
untuk mencari fungsi logikanya.

17
IV. PROSEDUR PERCOBAAN
4.1. Bentuk Minor (minterm)
1. Buat bentuk minor untuk Tabel 2.3.
2. Buktikan bahwa bentuk minor tersebut dapat disederhanankan menjadi:
F = B(A’.C + A.C’)
3. Gambarkan rangkaian logikanya untuk fungsi tersebut di atas.
4. Uji rangkaian tersebut sehingga dapat menghasilkan keluaran seperti pada
Tabel 2.3.

Tabel 2.3. Bentuk Minor (minterm)

A B
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
C F
0 0
1 0
0 0
1 1
0 0
1 0
0 1
1 0

4.2. Bentuk Mayor (maxterm)

1. Buat bentuk mayor untuk Tabel 2.4. Sederhanakan fungsi fungsi logikanya
hingga menjadi sebagai berikut.
F = B(A+C)
2. Gambarkan rangkaian logikanya untuk fungsi tersebut.
3. Uji rangkaian tersebut sehingga dapat menghasilkan keluaran seperti pada
Tabel 2.4.
Tabel 2.4. Bentuk Mayor (maxterm)
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

18
4.3. Membandingkan Minterm dan Maxterm
1. Buat bentuk minor untuk Tabel 2.5.
2. Gambarkan rangkaian logika untuk bentuk tersebut.
3. Uji rangkaian tersebut sehingga dapat menghasilkan keluaran seperti pada
Tabel 2.5.
4. Ulangi percobaan di atas dengan mencari bentuk mayornya.
Untuk Minterm : F = A’.B’ + A.B’ + A.B
Untuk Maxterm : F = A + B’
Tabel 2.5. Membandingkan Minterm dan Maxterm

A B F

0 0 1

0 1 0

1 0 1

1 1 1

4.4. Penyederhanaan Fungsi Logika

1. Ringkaskan persamaan berikut melalui pemetaan:
̅. 𝑩
F=𝑨 ̅ + A.𝑩
̅. 𝑪 ̅ + B.C + 𝑨
̅. 𝑪 ̅. 𝑩
̅ .C + A.𝑩
̅ .C
2. Sederhanakan aljabar boolean tersebut hingga menjadi seperti berikut
F = B’ + B.C
3. Uji rangkaian hasil pemetaan tersebut, dan tuliskan hasil pengamatannya pada
tabel kebenaran.
Tabel 2.6. Tabel Kebenaran Fungsi F
A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
4. Dari tabel kebenaran ke peta Karnaugh.

19
 5. Buat peta Karnaugh berdasarkan Tabel 2.7. dan tentukan fungsi logikanya.

Tabel 2.7. Tabel Kebenaran Fungsi F untuk Peta Karnaugh

A B
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
6. Tuliskan rangkaian logika fungsi tersebut.
7. Uji rangkaian tersebut sehingga sesuai dengan tabel kebenaran.
C F
0 0
1 0
0 0
1 1
0 0
1 1
0 1
1 1

V. PERTANYAAN DAN TUGAS

1. Diketahui sebuah rangkaian logika seperti ditunjukkan pada gambar 4-4
Carilah bentuk ekspresi SOP dari rangkaian tersebut, dan gambarkan hasilnya.

Gambar 2.4 Rangkaian Soal No.1

2. Dapatkan bentuk ekspresi POS dari gambar 4 di atas.

3. Carilah bentuk ekspresi SOP dari gambar 5 di bawah ini.

Gambar 2.5 Rangkaian Soal No.3

20
 PRAKTIKUM 3
ARITMATIKA
I. TUJUAN
Setelah melaksanakan percobaan ini, Anda diharapkan dapat:
1. Memahami cara kerja rangkaian half adder dan full adder.
2. Dapat menggunakan rangkaian full adder untuk operasi perhitungan jumlah,
kali, bagi, kurang.

II. ALAT YANG DIGUNAKAN

1. Modul XOR - PTE-006-05
2. Modul AND - PTE-006-01
3. Modul OR – PTE-006-03
4. Modul NOT – PTE-006-08
5. Modul 4 BIT ALU – PTE-006-22
6. Catu daya – PTE-006-27
7. Rangka Panel
8. Kabel Penghubung

III. DASAR TEORI

3.1 Operasi Aritmatika
Sebagai percobaan bagi teori De Morgan dan untuk menghitung secara
biner, maka dibentuk unit aritmatik atau penghitung. Semua operasi
perhitungan dapat diturunkan dari operasi penjumlahan. Oleh karena itu, untuk
pelaksanaan ke empat dasar perhitungan, (tambah, kurang, kali, bagi) cukup
digunakan hanya satu jenis rangkaian penjumlah penuh (full adder). Pada Tabel
1 difungsikan penjumlahan bilangan biner.
Tabel 3.1. Pemjumlahan Bilangan Biner
A B Ʃ Carry
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Rangkaian logika untuk penjumlahan tersebut disebut half adder jika pada
masukannya tidak ada jalur carry, dan disebut full adder jika ada jalur masukan
21
 carry (Ci).

Gambar 3.1. Half Adder

Gambar 3.2. Full Adder

IV. PROSEDUR PERCOBAAN

4.1 Half Adder
1. Buat rangkaian half adder menggunakan panel XOR dan AND.
2. Uji rangkaian tersebut dengan masukan menggunakan tabel kebenaran di
bawah ini:
Tabel 3.2. Half Adder

A B Ʃ Co
0 0
0 1
1 0
1 1

Gambar 3.3. Rangkaian Half Adder

4.2 Full Adder
1. Buat rangkaian full adder menggunakan panel XOR, AND dan OR.
2. Uji rangkaian tersebut dengan masukan menggunakan tabel
kebenaran di bawah ini:

22
 Tabel 3.3. Full Adder
A B Ci Ʃ Co
1 0 0
0 1 0
0 0 0
1 1 0
1 0 1
0 1 1
0 0 1
1 1 1

Gambar 3.4. Rangkaian Full Adder

4.3 Half Subtractor
1. Buat rangkaian half subtractor menggunakan panel XOR, AND dan NOT.
2. Uji rangkaian tersebut dengan masukan menggunakan Tabel Kebenaran 3.3.
Tabel 3.4. Half Subtractor

A B Selisih (Di) Pinjam (B0)

0 1
0 0
1 1
1 0
1 1
0 1

23
 Gambar 3.5. Rangkaian Half Subtractor
4.4 Full Subtractor
1. Buat rangkaian full subtractor menggunakan panel XOR, AND dan NOT.
2. Uji rangkaian tersebut dengan masukan menggunakan tabel kebenaran di
bawah.
Tabel 3.5. Full Subtractor

A B Boi Selisih (Di) Pinjam (Boi)

0 0 0

0 1 0

1 0 0

1 1 0

1 1 1

1 0 1

0 1 1

0 0 1

Gambar 3.6. Rangkaian Full Subtractor

24
4.5 4 Bit Full Adder
1. Buat rangkaian seperti gambar dibawah ini:

Gambar 3.7. Rangkaian 4 Bit Full Adder

2. Lengkapi tabel berikut:
Tabel 3.6. 4 Bit Full Adder

25
4.6 4 Bit ALU
1. Buat rangkaian seperti gambar dibawah ini:
26
 Gambar 3.8. Rangkaian 4 Bit ALU
2. Lengkapi tabel berikut:
Tabel 3.7. 4 Bit ALU

27
V. PERTANYAAN DAN TUGAS
1. Terangkan cara kerja rangkaian ADDER dan SUBTRACTOR dengan jelas
dan singkat, untuk tiap-tiap kasus (I, II, III) pada sub-percobaan 4.
2. Rancanglah rangkaian HALF ADDER dengan hanya menggunakan
gerbang NAND saja!

28
 PRAKTIKUM 4
FLIP-FLOP

I. TUJUAN PERCOBAAN
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu
1. Mengenal jenis-jenis flip-flop.
2. Mengetahui sifat dan kegunaan masing-masing flip-flop.
3. Mengenali jenis-jenis multivibrator dan memahami cara kerjanya.
4. Merangkai rangkaian multivibrator.

II. ALAT YANG DIGUNAKAN

1. Modul SWITCH – PTE-006-28
2. Modul PULSE GENERATOR – PTE-006-25
3. Modul RS Flip-Flop – PTE-006-10
4. Modul JK Master Slave Flip-Flop – PTE-006-11
5. Modul D Flip-Flop – PTE-006-12
6. Catu Daya PTE-006-027
7. Piranti Penghambat 10 kΩ
8. Piranti Penghambat 100 kΩ
9. Piranti Kapasitor 10 µF
10.Kontak Penghubung
11.Kabel Penghubung
12.Osiloskop

III. DASAR TEORI

3.1 Flip-Flop
Flip-flop adalah rangkaian logika yang bersifat sekuensial. Artinya,
kondisi yang dihasilkan oleh keluarannya bergantung pada kondisi masukan
sebelumnya. Rangkaian flip flop pada umumnya digerakkan dengan clock
(pulsa). Rangkaian yang akan ditinjau adalah RS flip-flop, JK master slave
flip-flop, D flip-flop dan T flip-flop.

29
 3.2 Multivibrator
Multivibrator adalah salah satu komponen elektronika digital. Secara
umum fungsi multivibrator adalah membangkitkan pulsa. Ada beberapa jenis
multivibrator, antara lain: monostabil, bistabil dan astabil. Monostabil adalah
multivibrator yang mempunyai satu keadaan stabil, bistabil adalah
multivibrator yang mempunyai dua keadaan stabil atau lebih dikenal dengan
sebutan flip-flop T (Toggle), dan astabil adalah multivibrator yang keadaannya
selalu berubah (tak mempunyai keadaan stabil) atau biasa disebut osilator.

IV. PROSEDUR PERCOBAAN

4.1 RS Flip-Flop dengan Gerbang NAND
1. Buat rangkaian seperti pada Gambar 4.1.

Gambar 4.1. Rangkaian RS Flip-Flop dengan Gerbang NAND

2. Lengkapi Tabel 4.1.
Tabel 4.1. RS Flip-Flop dengan Gerbang NAND
R S Q ̅
𝑸
0 1
0 0
1 1
1 0

4.2 RS Flip-Flop dengan Gerbang NOR

1. Buat rangkaian seperti pada Gambar 4.2.

30
 Gambar 4.2. Rangkaian RS Flip-Flop dengan Gerbang NOR
2. Lengkapi Tabel 4.2.
Tabel 4.2. RS Flip-Flop dengan Gerbang NOR
R S Q ̅
𝑸
0 1
0 0
1 1
1 0
3. Dari kedua percobaan di atas, ambil kesimpulan yang Anda peroleh.
 Kondisi terlarang untuk RS Flip-Flop gerbang NAND adalah R =.... S = ....
 Kondisi terlarang untuk RS Flip-Flop gerbang NOR adalah R = …. S = ….
 Kondisi latch untuk RS Flip-Flop gerbang NAND adalah R = …. S = ….
 Kondisi latch untuk RS Flip-Flop gerbang NOR adalah R = …. S = ….
 Kondisi Q dan 𝑸̅ selalu berlawanan.

4.3 JK Master Slave Flip-Flop

1. Atur PULSE GENERATOR pada posisi MANUAL PULSE dan posisi
saklar pada posisi
2. Buat rangkaian seperti Gambar 4.3.

31
 Gambar 4.3. Rangkaian JK Master Slave Flip-Flop
3. Lengkapi tabel berikut ini:
Tabel 4.3. JK Master Slave Flip-Flop

4. Buat kesimpulan percobaan ini.

4.4 D Flip-Flop
1. Aturlah PULSE GENERATOR pada posisi MANUAL PULSE dan posisi
saklar pada posisi .
2. Buat rangkaian seperti Gambar 4.4.

Gambar 4.4. Rangkaian D Flip-Flop

3. Lengkapi tabel berikut:
Tabel 4.4. D Flip-Flop

4. Buat kesimpulan dari percobaan ini.

32
4.5 T Flip-Flop
Rangkaian T (toggle) flip-flop dapat dibangun dengan D flip-flop.
1. Buat rangkaian seperti Gambar 4.5.

Gambar 4.5. Rangkaian T Flip-Flop

2. Lengkapi tabel berikut:
Tabel 4.5. T Flip-Flop

3. Buat kesimpulan dari percobaan ini.

4.6 Multivibrator Astabil

1. Buat rangkaian sesuai dengan Gambar 4.6.

Gambar 4.6. Rangkaian Multivibrator Astabil

2. Atur osiloskop untuk amplitudo (sumbu vertikal) 2V/DIV dan waktu
(sumbu horizontal) 20 ms/DIV.
3. Dan catat bentuk keluaran pada lampu dan osiloskop. Dari osiloskop,
tentukan besar amplitudo dan perioda sinyal.
33
 4.7 Multivibrator Bistabil
1. Buat rangkaian sesuai Gambar 4.7.

Gambar 4.7. Multivibrator Bistabil Menggunakan Flip-Flop JK

2. Uji rangkain dengan memberikan masukan clock C1 pulsa satuan positif
sesuai Tabel 4.6.

Tabel 4.6. Multivibrator Bistabil

3. Catat bentuk keluaran pada Q dan

4. Buat kesimpulan dari percobaan ini.

V. TUGAS
1. Apa keuntungan dan kerugian menggunakan JKFF Master/Slave ?
2. Terangkan mengapa output RSFF menjadi tak tentu, jika kedua inputnya
HIGH ?
3. Jika beberapa TFF dihubungkan output yang satu menjadi input FF
berikutnya maka yang saudara dapatkan dari rangkaian terakhir ini ?

34
 PRAKTIKUM 5
COUNTER

I. TUJUAN
Setelah melaksanakan percobaan ini, Anda diharapkan dapat:
1. Memahami cara kerja pencacah, baik pencacah naik maupun pencacah
turun.
2. Membuat rangkaian pencacah dengan menggunakan flip-flop.

II. ALAT – ALAT YANG DIGUNAKAN

1. Modul OR PTE-006-03
2. Modul D FLIP-FLOP PTE-006-12
3. Modul JK MASTER-SLAVE FLIP-FLOP PTE-006-13
4. Modul ASYNC. BINARY COUNTER PTE-006-17
5. Modul ASINC BCD COUNTER PTE-006-18
6. Modul PULSE GENERATOR PTE-006-25
7. Modul POWER SUPPLY PTE-006-27
8. Modul SWITCH PTE-006-28
9. Kabel Penghubung
10. Kontak Penghubung

III. DASAR TEORI

Pencacah adalah piranti yang digunakan untuk mencacah pulsa digital. Pada
dasarnya pencacah dibangun oleh flip-flop T (multivibrator bistabil) yang dipasang
secara seri. Jumlah flip-flop T yang dipasang akan menentukan jumlah pulsa maksimum
yang dapat dihitung (jumlah pulsa maksimum = 2n, dengan n adalah jumlah flip-flop T
yang dipasang). Jika pulsa yang masuk adalah suatu pulsa periodic dengan frekuensi atau
perioda tertentu, maka pencacah berfungsi sebagai pembagi frekuensi atau pengali
perioda. Bergantung pada kombinasi keluaran pencacah, dapat dibuat pencacah dengan
modus (mod) tertentu, misalnya mod 10 untuk pembagi 10, mod 100 untuk pembagi 100,
dst. Mod 10 berarti pencacah akan direset pada hitungan ke-10.

35
IV. PROSEDUR PERCOBAAN
4.1. Pencacah Naik
1. Buat rangkaian sesuai dengan Gambar 5.1.

Gambar 5.1. Pencacah Naik Menggunakan Flip-Flop JK dan Flip-Flop D

2. Uji rangkaian tersebut dengan memberikan masukan, clock C1, reset R dan
set S sesuai dengan Tabel 5.1.
Tabel 5.1. Pencacah Naik

3. Tentukan hubungan antara jumlah clock C1 dengan kombinasi Q3 Q2 Q1 Q0.

4.2. Pencacah Biner Tak Sinkron (Asynchronous Binary Counter)

1. Buat rangkaian pencacah biner tak sinkron sesuai dengan Gambar 5.2.

36
 Gambar 5.2. Pencacah Biner Tak Sinkron
Keterangan:
A1, A2 : terminal reset, aktif hanya jika keduanya 1 (High).
C1 : clock untuk pembagi 2 (DIV2).
C2 : clock untuk pembagi 5 (DIV5).
2. Uji rangkaian tersebut dengan memberikan masukan A1, A2, C1 dan C2 sesuai
dengan Tabel 5.2.
Tabel 5.2. Pencacah Biner Tak Sinkron

4.3. Pencacah Biner Mod 16 (Pencacah Heksadesimal)

1. Dengan menghubungkan keluaran Q0 dengan clock C2, maka pencacah biner
tak sinkron dapat dibuat menjadi pencacah heksadesimal.
2. Buat rangkaian seperti Gambar 5.3.

37
 Gambar 5.3. Pencacah Biner Mod 16
3. Uji rangkaian tersebut dengan memberikan masukan sesuai dengan Tabel 5.3.
Tabel 5.3. Pencacah Biner Mod 16

4. Buat kesimpulan dari hasil pengujian Tabel 5.3.

4.4. Pencacah Biner Mod 10

1. Buatlah rangkaian sesuai dengan Gambar 5.4.

38
 Gambar 5.4. Pencacah Biner Mod 10
2. Uji rangkaian tersebut dengan memberikan masukan sesuai dengan Tabel 5.4.
Tabel 5.4. Pencacah Biner Mod 10

3. Buat kesimpulan dari hasil pengujian Tabel 5.4.

4.5. Pencacah BCD Tak Sinkron (Asynchronous BCD Counter)

1. Buat rangkaian pencacah BCD tak sinkron sesuai dengan Gambar 5.5.

39
 Gambar 5.5. Pencacah BCD Tak Sinkron
2. Uji rangkaian tersebu dengan memberikan masukan sesuai dengan Tabel 5.5.
Tabel 5.5. Pencacah BCD Tak Sinkron

3. Buat kesimpulan dari hasil pengujian Tabel 5.5.

4. Tambahkan panel BCD to 7 segment pada rangkaian, (lihat kembali gambar
di atas).
5. Bandingkan hasilnya dengan Tabel 5.5.

V. PERTANYAAN DAN TUGAS

1. Berikan contoh aplikasi pencacah naik dan pencacah turun

2. Rancanglah pencacah modul-6 (mempunyai digit 0, 1, 2, 3, 4, 5), yaitu
pencacah mencacah angka 5, akan mereset nilai outputnya secara otomatis

40
 PRAKTIKUM 6
SHIFT REGISTER

I. TUJUAN
Setelah melaksanakan percobaan ini, Anda diharapkan dapat:
1. Menggunakan dan Memahami cara kerja register geser.
2. Merakit dan menggunakan register geser dari rangkaian flip-flop dan piranti
khusus.

II. ALAT YANG DIGUNAKAN

1. Modul JK MASTER-SLAVE FLIP-FLOP PTE-006-11
2. Modul D FLIP-FLOP PTE-006-12
3. Modul SHIFT REGISTER PTE-006-16
4. Modul PULSE GENERATOR PTE-006-25
5. Modul SWITCH PTE-006-28
6. Modul POWER SUPPLY PTE-006-27

III. DASAR TEORI

Salah satu contoh pemakaian flip-flop adalah register geser. Register geser
biasanya digunakan untuk menggeser data. Penggeseran ini terjadi setiap kali
dimasukan clock ke dalam flip-flop. Jenis pergeseran ini ada bermacam-macam; ada
yang masuknya secara seri, kemudian digeser dan keluar secara seri. Juga, ada pula
yang masuk secara seri, digeser lalu keluar secara paralel atau sebaliknya masuk
secara paralel dan keluar secara seri. Register geser digunakan juga untuk
mengambil data bit tertentu dari isi memori. Register geser dapat dibangun dari
berbagai jenis flip-flop, seperti flip-flop JK atau flip-flop Data. Dalam eksperimen
ini akan dibangun register geser menggunakan flip-flop Data, flip-flop JK dan
piranti (IC) khusus.

IV. PROSEDUR PERCOBAAN

4.1 Register Geser Menggunakan D Flip-flop dan JK Flip-flop
1. Buat rangkaian sesuai dengan Gambar 6.1.

41
 Gambar 6.1. Rangkaian Register Geser Menggunakan D Flip-Flop dan JK
Flip-Flop
2. Uji kerja rangkaian tersebut dengan memberikan masukan clock C1
dan C2, data 1D, set S (aktif rendah) dan reset R (akrif rendah)
menggunakan Tabel 6.1.
Tabel 6.1. Register Geser Menggunakan Flip-Flop Data dan Flip-Flop JK

3. Buat kesimpulan dari percobaan ini.

4.2 Register Geser Menggunakan Piranti Khusus

1. Buat rangkaian register geser sesuai dengan Gambar 6.2.

Gambar 6.2. Register Geser Menggunakan Piranti Khusus

2. Uji kerja rangkaian tersebut dengan masukan sesuai dengan Tabel 6.2.

42
 Tabel 6.2. Register Geser Menggunakan Piranti Khusus

3. Buat kesimpulan dari hasil eksperimen yang ditunjukkan oleh Tabel 6.2.

V. PERTANYAAN DAN TUGAS

1. Buatlah rangkaian SHIFT REGISTER, yang dapat bergeser ke kiri (SHIFT
LEFT) ataUPun geser ke kanan (SHIFT RIGHT) untuk data 8 bit, dengan
menggunakan 2 buah IC 7495A!
2. Apa yang terjadi jika dalam operasi SHIFT tersebut muncul efek bouncing
akibat gerakan switch mekanis (misal dari LOW ke HIGH atau sebaliknya)!
3. Jelaskan cara kerja IC 74166, baik sebagai PISO maupun SISO!

43
 PRAKTIKUM 7
MSI (MEDIUM SCALE INTEGRATION)

I. TUJUAN
Mempelajari dan memahami cara kerja kombinasi rangkaian gerbang logika
yang diintegrasikan menjadi sebuah piranti:
1. Mengenali piranti multiplekser dan demultiplekser.
2. Menggunakan piranti muitplekser dan demultiplekser untuk keperluan tertentu.
3. Mengenali beberapa rangkaian decoder dan encoder.
4. Membangun rangkaian dekoder untuk keperluan tertentu.

II. ALAT YANG DIGUNAKAN

1. Modul MULTIPLEXER PTE-006-13
2. Modul DEMULTIPLEXER PTE-006-14
3. Modul SWITCH PTE-006-28
4. Modul POWER SUPPLY PTE-006-27
5. Modul BCD To 7 SEGMENT PTE-006-15
6. Modul OR PTE-006-28
7. Kontak penghubung
8. Kabel penghubung

III. DASAR TEORI

Dalam elektronika tidak jarang diperlukan suatu piranti yang
menghubungkan banyak masukan dengan satu keluaran. Setiap saat hanya
ada satu masukan yang berhubungan dengan keluaran. Pemilihan masukan
yang berhubungan dengan keluaran dilakukan oleh suatu sistem pengontrol.
Piranti ini disebut multiplekser. Sebaliknya, ada pula piranti yang berfungsi
menghubungkan satu masukan dengan banyak keluaran.
Pada piranti ini setiap saat hanya ada satu keluaran yang berhubungan
dengan masukan dilakukan oleh mutiplekser. Sebaliknya ada pula piranti
yang berfungsi menghubungkan satu masukan dengan banyak keluaran.

44
 Pada piranti ini setiap saat hanya ada satu keluaran yang berhubungan
dengan satu masukan. Atau, suatu piranti yang mempunyai banyak keluaran,
yang pada setiap saat hanya ada satu keluaran yang aktif. Piranti seperti ini
dikenal dengan nama demultiplekser. Dalam eksperimen ini akan
diperkenalkan piranti multiplekser dan demultiplekser beserta sifat-sifatnya.

IV. PROSEDUR PERCOBAAN

4.1 Multiplekser
1. Buatlah rangkaian seperti gambar dibawah ini

Keterangan :
A0, A1 : pin kontrol yang menentukan saluran masukan yang
berhubungan dengan keluaran
I0 - I1 : Masukan
E : Gerbang, 0 = Proses Dilakukan, 1 = Tidak diproses
2. Lakukan pengujian dengan memberikan masukan sesuai dengan table
dibawah ini

45
3. Buat kesimpulan dari hasil pengujian tersebut

4.2 Demultiplekser
1. Buatlah rangkaian seperti gambar dibawah ini

Keterangan :
A0, A1 : pin kontrol yang menentukan saluran keluaran yang
aktif
I0 - I1 : gerbang yang memungkinkan proses dilaksanakan
(terjadi hanya jika E0 = 0; E1 = 0; E2 = 1).
O0 – O7 : Keluaran (Aktif Rendah)
2. Lakukan pengujian dengan memberikan masukan sesuai dengan tabel di

46
 bawah ini

3. Buat kesimpulan dari hasil pengujian tersebut

4.3 Dekoder BCD ke 7 Segmen

1. Buatlah rangkaian seperti gambar dibawah ini

Keterangan :
A0, A1 : pin kontrol yang menentukan saluran keluaran yang
aktif
I0 - I1 : gerbang yang memungkinkan proses dilaksanakan
(terjadi hanya jika E0 = 0; E1 = 0; E2 = 1).
O0 – O7 : Keluaran (Aktif Rendah)
2. Lakukan pengujian dengan memberikan masukan sesuai dengan table
dibawah ini

47
3. Buat kesimpulan dari hasil pengujian tersebu

48
V. PERTANYAAN DAN TUGAS
1. Buatlah rangkaian NIBBLE MULTI PLEXER (seperti IC 74157), dengan
menggunkan komponen logika dasar (AND, OR, NOT, NAND, NOR, dll).
2. Sebutkan manfaat dari ENCODER dan DECODER

49
 PRAKTIKUM 8
ADC / DAC

I. TUJUAN
Setelah melaksanakan percobaan ini, Anda diharapkan dapat:
1. Memahami proses digitalisasi dan analogisasi.
2. Mengenali piranti pengubah analog ke digital (ADC) dan pengubah digital
ke analog (DAC).

II. ALAT YANG DIGUNAKAN

1. Modul DAC PTE-006-24
2. Modul SWITCH PTE-006-29
3. Modul POWER SUPPLY PTE-006-32
4. Modul ADC 8 bit PTE-006-37
5. Kontak Penghubung
6. Kabel Penghubung
7. Catudaya Variabel
8. Voltmeter

III. DASAR TEORI

Sistem yang ada di alam umumnya bersifat analog (kontinyu) Sebaliknya
sistem computer umunya bersifat digital (diskrit). Piranti yang menghubungkan
sistem analog dengan sistem digital adalah pengubah analog ke digital (Analog to
Digital Converter / ADC) atau pengubah digital ke analog (Digital to Analog
Converter / DAC). ADC berfungsi mengubah tegangan analog menjadi kode-kode
digital menjadi tegangan analog.
Ketelitian suatu pengubah analog ke digital bergantung pada jumlah bit kode
digital dan jangkauan (range) kerja tegangan masukan. Misalnya, untuk ADC 8 bit
dengan jangkauan kerja masukan 0 V sampai dengan 5 V, terdapat 28 = 256
kombinasi angka digital dengan ketelitian sekitar 20 mV per LSB.

50
IV. PROSEDUR PERCOBAAN
4.1 Pengubah Analog ke Digital
1. Buat rangkaian pengubah analog ke digital sesuai dengan Gambar 8.1.

Gambar 8.1. Rangkaian Pengubah Analog ke Digital

Keterangan:
Pengubah analog ke digital yang digunakan mempunyai jangkauan kerja 0 V s/d
5 𝑣𝑜𝑙𝑡
5 V dengan ketelitian per bit = 19.53 mV.
256

2. Uji rangkaian tersebut dengan memberi masukan sesuai dengan Tabel 8.1.
Tabel 8.1. Pengubah Analog ke Digital

Vn D0 D1 D2 D3 D4 D5 D6 D7 Desimal A(V) B(V) C(V)

0V
1V
2V
3V
4V
Keterangan:
A = Besar tegangan yang ditunjukkan.
B = Tegangan seharusnya.
C = Penyimpangan.
3. Buat kesimpulan dari hasil eksperimen Anda.

4.2 Pengubah Digital ke Analog

1. Buat rangkaian pengubah digital ke analog sesuai dengan Gambar 8.2.

51
 Gambar 8.2. Pengubah Digital ke Analog
2. Uji rangkaian tersebut dengan memberikan masukan sesuai dengan Tabel 8.2.
Tabel 8.2. Pengubah Digital ke Analog

Masukan Keluaran
D0 D1 D2 D3 D4 D5 D6 D7 A B C
(V) (V) (V)
0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0
1 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1
Keterangan:
A = Hasil pengukuran.
B = Tegangan seharusnya.
C = Penyimpangan.
3. Buat kesimpulan dari hasil percobaan ini.

52
V. PERTANYAAN DAN TUGAS
1. Buatlah laporan atas percobaan yang anda kerjakan
2. Jelaskan apa yang dimaksud dengan ADC dan DAC
3. Sebutkan manfaat dari ADC dan DAC
4. Hitung nilai ADC 8 bit jika memiliki tegangan input sebesar 2.5 V dengan
tegangan referensi 5 V

53
 LABORATORIUM DASAR ELEKTRO
PROGRAM STUDI TEKNIK ELEKTRO FAKULTAS TEKNIK
UNIVERSITAS SULTAN AGENG TIRTAYASA FOTO (3X4)

KARTU PRAKTIKUM TEKNIK DIGITAL

NAMA :
NIM :
No Tanggal Praktikum Modul Nama Asisten Paraf Nilai Keterangan
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.