Dosen Pengampu :
Dr. IAN YULIANTI, M.Eng
Dr. KHUMAEDI M.Si
GASAL
2023
MODUL PRAKTIKUM
ELEKTRONIKA DIGITAL
merupakan matakuliah lanjutan dari matakuliah (teori) Pengantar
Elektronika Digital yang telah ditempuh pada semester
sebelumnya.
Materi Praktikum :
0. Gerbang Logika
1. Flip-Flop 3. Counter
2. Multivibrator 4. Multiplekser
PRAKTIKUM 1
*
PEMBUATAN
PASS FILTER
LAPORAN PRAKTIKUM
TUJUAN
Pembuatan laporan praktikum elektronika ditujukan agar mahasiswa dapat belajar untuk
mengemukakan pendapat / berkomunikasi. Laporan praktikum elektronika melatih
mahasiswa agar mampu menganalisis hasil praktikum, membuat perhitungan untuk
menentukan besaran fisis, mengetahui beberapa besaran dari percobaan, menganalisis
kesalahan dan akhirnya mampu membuat kesimpulan secara keseluruhan serta
merupakan verifikasi terhadap mata kuliah elektronika yang telah diperoleh pada
semester sebelumnya.
FORMAT PENULISAN
Laporan praktikum dibuat dengan menggunakan kertas HVS ukuran A4 (21,0 cm x 29,7
cm) 70 gram, ditulis tangan atau diketik komputer dengan rapi. Untuk membuat grafik
hanya diperbolehkan menggunakan kertas grafik (milimeterblok) atau menggunakan
program Ms. Office Excel. Laporan ditulis dengan batas kiri 3 cm, batas kanan 2 cm,
batas atas 2 cm dan batas bawah 2 cm.
SISTEMATIKA
Laporan praktikum memiliki susunan sebagai berikut:
1. Tujuan 7. Pembahasan Data Pengamatan
2. Landasan Teori 8. Simpulan
3. Alat dan Bahan 9. Daftar Pustaka
4. Prosedur Praktikum 10. Evaluasi
5. Data Percobaan 11. Lampiran (foto kopi data percobaan
6. Analisis Data Pengamatan yang telah disetujui)
Cover laporan dibuat dengan menggunakan design yang telah ditentukan. Pada
cover mencantumkan nama matakuliah, identitas praktikan (nama dan NIM), no
*-iii
EED2023rev 9_panduan
kelompok, rombel dan nama dosen pengampu. Pada cover juga mencantumkan
QR-code yang telah ditentukan dan diletakkan di kanan bawah lembar cover.
Tujuan serta peralatan (Alat dan Bahan) dapat dilihat di dalam modul praktikum.
Landasan Teori dapat dibaca di modul praktikum dan atau buku – buku referensi
lain yang bersesuaian dengan materi parktikum. Landasan teori pada modul hanya
bersifat minimalis yang digunakan untuk mendasari kegiatan praktikum. Sehingga
hendaknya landasan teori pada laporan praktikum tidak hanya menggunakan
landasan teori yang terdapat pada modul melainkan melengkapinya dengan
referensi lain yang lebih lengkap.
Kalimat – kalimat perintah dalam modul petunjuk praktikum harus diganti dengan
kalimat kerja.
Tugas awal pada modul dikerjakan dan dikumpulkan sebelum melaksanakan
praktikum, sedangkan evaluasi dikumpulkan dan disertakan di dalam laporan
praktikum.
Laporan praktikum dikumpulkan dalam waktu yang telah ditentukan setelah
melaksanakan praktikum.
Data tampilan sinyal pada osiloskop diambil dengan cara memotret (sesuai
ketentuan). Hasil foto dicetak pada kertas A4 (tampak full/tombol dan tampak
screen) dan terakhir menganalisa sinyal tersebut berupa tegangan V, periode T
dan frekuensi f untuk masing-masing channel.
Tugas awal dikerjakan melalui GForm pada link 02
*-iv
EED2023rev 9_panduan
*
TATA TERTIB
PRAKTIKUM
A. SEBELUM PRAKTIKUM
1. Praktikan hendaknya hadir sepuluh menit sebelum praktikum dimulai.
2. Praktikan yang datang terlambat tidak diberikan tambahan waktu praktikum.
3. Laboratorium adalah tempat praktikum/bekerja, oleh karenanya selama di
dalam laboratorium elektronika praktikan harus tertib, sopan, berpakaian rapi
(memakai kemeja dan celana / rok panjang), mengenakan jas praktikum (warna
putih) serta memakai sepatu beralas karet/bahan isolator.
4. Yang diperbolehkan dibawa masuk ke tempat praktikum yaitu alat tulis,
notebook dan barang berharga lainnya seperti dompet dan alat komunikasi.
5. Jaket, tas dan barang bawaan lainnya (selain yang diperbolehkan masuk)
diletakkan di tempat yang telah disediakan. Keamanan sepenuhnya menjadi
tanggung jawab praktikan.
6. Praktikan harus sudah memahami apa yang akan dikerjakan selama praktikum
dengan mempelajari modul parktikum dan atau referensi lain, serta telah
mengerjakan tugas awal untuk praktikum yang akan dilaksanakan.
7. Praktikan tidak diperbolehkan mengikuti praktikum jika :
a. tidak lulus pre test
b. tidak submit link 01
c. tidak mengenakan jas praktikum
d. tidak berpakaian rapi
e. tidak membawa kartu tanda praktikum (terdapat didalam modul
praktikum)
f. tidak mensubmit tugas awal (link 02) selambat-lambatnya 1 jam sebelum
jadwal praktikum
g. datang terlambat lebih dari 50 menit
8. Jika perlengkapan 7a hilang, praktikan harap segera melaporkan kepada asisten
selambat-lambatnya satu jam sebelum praktikum berlangsung, kurang dari itu
praktikan tidak diperbolehkan mengikuti praktikum.
*-v
EED2023rev 9_panduan
B. SELAMA PRAKTIKUM
1. Praktikan diperbolehkan melaksanakan praktikum setelah dinyatakan lulus pre
test pada minggu sebelumnya.
2. Tugas awal (link 02) dikumpulkan selambat-lambatnya 1 jam sebelum
praktikum dilaksanakan.
3. Praktikum dimulai seluruh*) anggota kelompok hadir.
4. Praktikum dilaksanakan hanya selama 100 menit.
5. Praktikan mengecek kelengkapan komponen dalam kotak komponen jika telah
diberikan oleh teknisi/aslab
6. Praktikan melakukan pengecekan rangkaian kepada dosen atau asisten setelah
selesai merangkai dan sebelum dihubungkan dengan catudaya.
7. Praktikan diperbolehkan menghubungkan rangkaian ke catudaya jika
rangkaian telah dinyatakan benar oleh dosen atau asisten.
8. Praktikan harus dapat memperoleh data dengan melakukan praktikum.
9. Jika praktikan gagal mendapatkan data karena faktor alat dan bahan, harus
segera melapor kepada dosen/asisten agar segera diberikan
penggantian/perbaikan.
10. Jika praktikan gagal mendapatkan data atau mendapatkan data sangat sedikit
atau tidak memenuhi batas minimal maka pratikum pengganti akan
dilaksanakan pada saat minggu-minggu inhal (sesuai agenda kegiatan).
11. Praktikan harus menjaga keselamatan diri, ketertiban, peralatan dan kebersihan
laboratorium.
12. Selama praktikum, praktikan dilarang keras merokok, makan dan minum
(kecuali diluar area praktikum), membawa senjata tajam, membawa senjata api,
membawa/menggunakan NAPZA serta dilarang mengganggu kelompok lain.
13. Praktikan dilarang keras meninggalkan laboratorium tanpa seijin dosen/asisten.
*-vi
EED2023rev 9_panduan
C. SETELAH PRAKTIKUM
1. Setelah selesai pratikum, praktikan mengunggah data praktikum ke link 03
setelah di setujui dan ditandatangani teknisi
2. Setelah selesai praktikum, sebelum meninggalkan ruang praktikan harus :
a. mengembalikan alat dan bahan praktikum yang dipinjam
b. merapikan dan membersihkan meja dan kursi yang telah digunakan
3. Praktikan yang gagal memperoleh data selama praktikum bukan dikarenakan
faktor alat dan bahan, harus segera melapor kepada dosen/asisten. Dan yang
bersangkutan akan diberikan inhal setelah siklus praktikum regular telah
selesai.
D. KETENTUAN LAIN
1. Praktikan yang absen atau gagal pre test akan diberikan kesempatan
mengulang/inhal setelah siklus reguler berakhir (sebelum minggu tenang).
2. Jika praktikan merusakkan atau menghilangkan bahan, alat atau fasilitas
laboratorium yang lain, maka praktikan wajib mengganti berupa barang
yang bersesuaian/sama (bukan berupa uang).
3. Sistem penilaian pada eksperimen elektronika mengikuti aturan berikut:
NA = (15% x NAPT) + (35% x NHPY) + (5% x NTGS) + (5% x NKUS) +
(15% x NULP) + (25% x NUAS)
Keterangan :
NAPF : nilai pre test NKUS : nilai kuis
NAPY : nilai proyek/aktivitas praktikum NULP : nilai laporan praktikum
NTGS : nilai tugas NUAS : nilai UAS
*-vii
EED2023rev 9_panduan
*-viii
EED2023rev 9_panduan
*
KARTU TANDA
PRAKTIKUM ELDIG
Nama : ..................................................................................................................
NIM : ....................................................... Prodi : ............................................
Kelompok : ......................................................... Group: A / B *
Teman Kerja : 1. .................................................................... NIM ...............................
2. .................................................................... NIM ...............................
3. .................................................................... NIM ...............................
Nama Aslab ........................................................................(jika ada)
R/I
1 FLIP-FLOP
2 MULTIVIBRATOR R/I
R/I
3 COUNTER & SSD
4 MULTIPLEXER R/I
NIP.
*-ix
EED2023rev 9_panduan
DAFTAR ISI
*
HALAMAN JUDUL ..................................................................................................... *-i
Catatan:
Link 01 : Data lulus pre-test
Link 05 : Remidial
PraktELDIG-MP0 | 0
EED2023rev 9_0
A. TUJUAN
Setelah melakukan praktikum, praktikan diharapkan telah memiliki kemampuan
sebagai berikut :
a. Memahami karakteristik dari macam-macam gerbang logika (AND, OR,
NOT,NAND, NOR, XOR dan XNOR)
b. Memahami pembuatan gerbang logika dari gerbang logika dasar
c. Memahami penggunaan komponen IC 74LS00 dan 74LS02
B. LANDASAN TEORI
Bilangan biner terdiri atas dua macam angka yaitu 0 dan 1. Setiap
bilangan baik desimal, oktal maupun heksadesimal dapat diubah menjadi susunan
bilangan biner. Sebagai contoh:
1210 = 11002 128 = 10102 8C16 = 100010102 dan lain - lain
Dalam sistem logika, ekspresi angka 0 dan 1 dapat juga digambarkan dengan
cara lain yaitu, :
0 1
FALSE TRUE
NO YES
DOWN UP
OUT IN
DRY WET
PADAM NYALA
dan lain – lain.
PraktELDIG-MP0 | 1
EED2023rev 9_0
a. Gerbang AND
Simbol untuk gerbang AND adalah seperti tampak pada gambar disamping. Pada
gerbang
AND seperti disamping mempunyai persamaan
A
Y keadaan:
B
Y = A• B
Jadi nilai keluaran Y bergantung pada keadaan masukan A dan B. Gerbang
seperti ini dikatakan gerbang AND dengan 2 dua jalan masuk (2 – input AND gate).
Juga ada IC yang dibuat dengan gerbang AND tiga atau lebih jalan masuk.
Untuk setiap gerbang AND selalu dipenuhi: Y akan berlogika 1 jika dan hanya jika
kedua masukan berlogika 1.
b. Gerbang OR
Simbol untuk gerbang OR adalah seperti
A
tampak pada gambar disamping. Pada gerbang OR
Y
B seperti disamping mempunyai persamaan keadaan:
Y = A+ B
Jadi nilai keluaran Y bergantung pada keadaan masukan A dan B. Gerbang seperti
ini dikatakan gerbang OR dengan 2 masukan (2 – input OR gate).
Untuk setiap gerbang OR selalu dipenuhi Y akan berlogika 1 jika dan hanya jika
salah satu atau kedua masukan berlogika 1.
PraktELDIG-MP0 | 2
EED2023rev 9_0
d. Gerbang NAND
A Simbol untuk gerbang NAND adalah
B Y
seperti tampak pada gambar disamping. Pada
gerbang NAND seperti disamping mempunyai
Y
B persamaan keadaan:
Y = A• B
Jadi nilai keluaran Y bergantung pada keadaan masukan A dan B. Gerbang NAND
dapat juga dibangun dengan menggabungkan antara AND gate dan NOT gate.
Untuk setiap gerbang NAND selalu dipenuhi Y akan berlogika 0 jika dan hanya jika
kedua masukan berlogika 1.
e. Gerbang NOR
Simbol untuk gerbang NOR adalah seperti
A
Y tampak pada gambar berikut SN 7402. Pada
B
gerbang NOR seperti disamping mempunyai
Y persamaan keadaan :
Y = A+ B
Jadi nilai keluaran Y bergantung pada keadaan masukan A dan B. Gerbang NOR
dapat juga dibangun dengan menggabungkan antara OR gate dan NOT gate.
Untuk setiap gerbang NOR selalu dipenuhi Y akan berlogika 0 jika dan hanya jika
salah satu atau kedua masukan berlogika 1.
Y = A• B + A• B
PraktELDIG-MP0 | 3
EED2023rev 9_0
Y = A B
Y = A• B + A• B
Tabel 5.1 Gerbang IC yang umum pada TTL, CMOS dan High-Speed
PraktELDIG-MP0 | 4
EED2023rev 9_0
F. LAPORAN
Hal – hal yang perlu dicantumkan:
a. Lengkapilah semua tabel hasil percobaan anda menggunakan software
aplikasiliveWire, EWB dan Proteus.
b. Penurunan persamaan de Morgan (untuk semua gerbang)
c. Rangkaian ekivalen gerbang NAND (untuk semua gerbang)
d. Tabel data percobaan (untuk semua gerbang)
e. Diagram waktu data percobaan (untuk semua gerbang)
f. Tabel kebenaran (truth table) (untuk semua gerbang)
g. Penjelasan karakteristik / ciri-ciri (untuk semua gerbang)
PraktELDIG-MP0 | 5
EED2023rev 9_0
G. DATA PENGAMATAN
PERCOBAAN : GERBANG LOGIKA
NAMA / NIM : ............................................................... /.............................
TANGGAL PRAKTIKUM : ...............................................................................................
a. AND gate
• Tulis penurunan persamaan AND gate:
A B Y
…………………………………...
0 0
…………………………………...
0 1
…………………………………...
1 0
• Rangkaian AND gate berbasis NAND gate
1 1
0 0
0 1
b. OR gate
• Tulis penurunan persamaan OR gate:
A B Y …………………………………...
0 0 …………………………………...
0 1 …………………………………...
1 0 • Rangkaian OR gate berbasis NOR gate
1 1
0 0
0 1
c. NOT gate
• Tulis penurunan persamaan NOT gate
A Y …………………………………...
0 …………………………………...
1
• Rangkaian NOT gate berbasis NOR gate
0
1
PraktELDIG-MP0 | 6
EED2023rev 9_0
d. NAND gate
A B Y • Tulis penurunan persamaan NAND gate
0 0 …………………………………...
0 1 …………………………………...
1 0 …………………………………...
1 1 …………………………………...
0 0 • Rangkaian NAND gate berbasis NOR gate
0 1
f. XOR gate
A B Y • Tulis penurunan persamaan XOR gate
0 0 …………………………………...
0 1 …………………………………...
1 0 …………………………………...
PraktELDIG-MP0 | 7
EED2023rev 9_0
g. XOR gate
• Tulis persamaan XOR gate
A B Y
…………………………………...
0 0
…………………………………...
0 1
…………………………………...
1 0 • Rangkaian XNOR gate berbasis NAND
gate
1 1
0 0
0 1
NIP. NIM.
PraktELDIG-MP0 | 8
EED2023rev9_1
EKSPERIMEN 2
FLIP – FLOP
PRAKTIKUM
1
FLIP-FLOP
A. TUJUAN EKSPERIMEN
Setelah melakukan eksperimen, praktikan diharapkan telah memeliki kemampuan :
1. memahami sifat – sifat dan cara kerja rangkaian RS flip-flop
2. memahami cara kerja rangkaian Gate RS flip-flop
3. menjelaskan cara kerja rangkaian D flip-flop
4. memahami cara kerja rangkaian Master Slave JK flip-flop
5. menjelaskan cara kerja rangkaian T flip-flop
B. DASAR TEORI
Flip flop adalah rangkaian multivibrator yang mempunyai dua buah keadaan stabil,
yang mana keadaan stabil ini akan berubah jika inputnya diberi pulsa trigger. Secara
umum Flip flop adalah elemen logik yang mempunyai dua buah output dengan logika
yang berlawanan keadaannya.
1. RS Flip-flop
RS Flip-flop (RS FF) merupakan rangkaian dasar flip-flop yang memiliki dua buah
input, yaitu input SET (S) dan RESET (R) serta dua buah output yaitu output Q dan Q
.
Gbr 1.1. Simbol dari RS FF Gbr 1.2. SR FF dibangun dari NAND gate.
PraktELDIG-MP1 | 1
EED2023rev9_1
3. D Flip flop
D Flip flop merupakan suatu R-S Flip flop yang dilengkapi inverter pada input
RESET . Gambar rangkaian D Flip Flop dengan menggunakan gerbang – gerbang
NAND adalah sebagai berikut.
D Flip flop ini dapat digunakan sebagai rangkaian shift register maupun counter.
5. T Flip flop
Toggle Flip flop (T Flip flop) dapat dibentuk dengan memodifikasi Gate RS Flip-
flop, D Flip-flop maupun JK Flip-flop. T Flip-flop umumnya mempunyai sebuah
PraktELDIG-MP1 | 2
EED2023rev9_1
input dan dua buah output yaitu Q dan Q . T Flip-flop banyak digunakan pada
rangkaian counter, pulse generator, frequency divider (yaitu pembagi
frekuensi n tingkat, yang mempunyai pembagi sebesar 2n). Gambar rangkaian
T Flip-Flop yang dibangun dari JK Flip-Flop dijelaskan sebagai berikut.
D. PROSEDUR PRAKTIKUM
1. Siapkan peralatan dan bahan utuk praktikum flip-flop
2. Hubungkan kaki – kaki IC LS 7400 sehingga membentuk rangkaian RS
Flip-flop.
3. Setelah rangkaian disetujui asisten/dosen, hubungkan rangkaian tersebut
denganpower supply.
4. Catat data hasil eksperimen ke dalam tabel pengamatan.
5. Ulangi langkah 2 – 4 untuk rangkaian-rangkaian Gate RS FF dan D FF
6. Ulangi langkah 2 – 4 untuk rangkaian-rangkaian JK FF dan T FF
denganmenggunakan IC 7473
PraktELDIG-MP1 | 3
EED2023rev9_1
E. LAPORAN
Hal – hal yang perlu dicantumkan (untuk masing-masing jenis eksperimen):
1. Lengkapilah tabel pengamatan
2. Diagram pewaktuan dari data pengamatan.
3. Tabel kebenaran.
4. Penjelasan tentang karakteristik dari masing – masing rangkaian filp-flop
berdasarkan data pengamatan yang diperoleh.
5. Khusus untuk rangkaian T flip-flop, mencari perbandingan frekuensi antara
sinyalmasukan dan sinyal keluaran (timing diagram).
PraktELDIG-MP1 | 4
EED2023rev9_1
H. DATA PENGAMATAN
PERCOBAAN : FLIP-FLOP
NAMA : …………………………………………………………
NIM : …………………………………………………………
TANGGAL : …………………………………………………………..
TEMAN KERJA : 1. …………………………… NIM…………………...
2. …………………………… NIM……………………
3. …………………………… NIM…………………....
LAPORAN SEMENTARA
1. R-S Flip flop
➢ Rangkaian RS Flip-Flop (7400)
➢ Tabel Pengamatan
Input Output
No
R S Q Q
1 0 1
2 0 0
3 1 0
4 1 1
5 0 1
6 1 1
7 1 0
8 0 0
9 0 1
PraktELDIG-MP1 | 5
EED2023rev9_1
➢ Tabel Pengamatan
Input Output
No
Clock R S Q Q
1 0 0 1
2 1 0 1
3 1 1 1
4 1 1 0
5 1 0 0
6 0 0 0
7 0 1 0
8 0 1 1
9 1 1 1
10 1 0 1
11 0 0 1
12 0 0 0
13 1 0 0
14 1 1 0
15 1 1 1
PraktELDIG-MP1 | 6
EED2023rev9_1
3. D Flip flop
➢ Rangkaian D Flip-Flop (7400)
➢ Tabel Pengamatan
Input Output
No
Clock D Q Q
1 0 1
2 0 0
3 1 0
4 1 1
5 0 1
6 0 0
7 1 0
8 1 1
9 0 1
10 0 0
11 1 0
12 1 1
13 0 1
14 0 0
15 1 0
PraktELDIG-MP1 | 7
EED2022rev9_1
2 1 0 1
3 1 1 1
4 1 1 0
5 1 0 0
6 0 0 0
7 0 1 0
8 0 1 1
9 1 1 1
10 1 0 1
11 0 0 1
12 0 0 0
13 1 0 0
14 1 1 0
15 1 1 1
PraktELDIG-MP1 | 8
EED2022rev9_1
5. T Flip flop
➢ Rangkaian T Flip-Flop
➢ Tabel Pengamatan
Input Output
No
T Q Q
1 1
2 0
3 1
4 0
5 1
6 0
7 1
8 0
9 1
10 0
11 1
12 0
NIP. NIM.
PraktELDIG-MP1 | 9
EED2023rev9_2
PRAKTIKUM
MULTIVIBRATOR
2 EKSPERIMEN 3
A. TUJUAN
Setelah melakukan eksperimen, mahasiswa diharapkan:
1. Data menjelaskan sifat-sifat rangkaian monostabil multivibrator dengan
menggnakan IC timer 555.
2. Dapat menjelaskan prinsip kerja rangkaian astabil multivibrator dengan
menggunakan IC timer 555.
B. LANDASAN TEORI
1. Dasar kerja Timer 555
Multivibrator adalah suatu rangkaian yang berfungsi untuk menghasilkan sinyal.
Secara umum ada dua type rangkaian Multivibrator yaitu Astable Multivibrator atau
disingkat dengan AMV dan Monostable Multivibrator atau disingkat MMV. AMV
adalah suatu rangkaian Multivibrator yang berfungsi untuk menghasilkan pulsa-pulsa
secara terus menerus dengan frekuensi dan lebar pulsa yang tetap, sedangkan MMV
adalah suatu rangkaian Multivibrator yang berfungsi untuk menghasilkan hanya 1
pulsa keluaran apabila diberikan satu sinyal trigger kepadanya.
Pada dasarnya IC timer 555 terdiri dari dua amplifier operasional (digunakan sebagai
komparator) dan RS FF. Sebagai tambahan , sebuah buffer inversi/pembalik juga ikut
digabungkan kedalamnya, sehingga arus yang cukup dapat dikirim ke sebuah beban.
Fitur utama dari IC timer 555 yaitu sebuah pembagi potensial yang terdiri dari tiga
buah hambatan R yang tershubung secara seri, dua buah amplifier operasional
disatukan sebagai komparator, sebuah RS flip-flop bistabil, sebuah saklar transistor
kolektor-terbuka dan sebuah amplifier daya inverse.
PraktELDIG-MP2|1
EED2023rev9_2
Secara umum ada dua tipe rangkaian Multivibrator yaitu Astable Multivibrator atau
disingkat dengan AMV dan Monostable Multivibrator atau disingkat MMV. AMV
adalah suatu rangkaian Multivibrator yang berfungsi untuk menghasilkan pulsa-pulsa
secara terus menerus dengan frekuensi dan lebar pulsa yang tetap, sedangkan MMV
adalah suatu rangkaian Multivibrator yang berfungsi untuk menghasilkan hanya 1
pulsa keluaran apabila diberikan satu sinyal trigger kepadanya.
PraktELDIG-MP2 | 2
EED2023rev9_2
8 4
+Vc
Rt
R
7
6 +
A
- S G
5 Q
Ct R
+ R Q 3
2 B
-
R
1
Gambar 2.3 Cara kerja 555 sebagai monostabil
Peristiwa monostabil dapat dijelaskan dengan timing diagram seperti pada gambar
berikut:
Tr. In
(kaki 2)
t
Q
t
V ambang
(kaki 6) 2/3Vcc
t
Vout
Vcc
t
t 1,1 Rt.Ct
Gambar 2.4 Timing diagram isyarat monostabil 555
Lebar pulsa mono adalah 10s s/d 20 menit. Dengan menggandeng seri beberapa
mono didapat pulsa yang lebih lebar lagi. Sedang waktu mono dapat dihentikan setiap
saat dengan memberikan tegangan 0 pada kaki 4.
PraktELDIG-MP2 | 3
EED2023rev9_2
Secara matematis lebar pulsa timer 555 dapat diturunkan sebagai berikut:
t
Persamaan umum adalah: v(t) = E 1 − exp( − )
RC
t
Disesuaikan dengan perhitungan: v = Vcc − Vcc.exp(− )
RC
Vcc − v t
t
exp(− ) = atau exp( ) = Vcc
RC Vcc RC Vcc − v
Vcc
t = RC ln = RC ln
Vcc
Vcc − v Vcc − 23Vcc
t = RC ln3 1,1 RC
Jadi lebar pulsa tidak tergantung pada Vcc, tapi hanya tergantung pada komponen luar
R dan C. Disesuaikan dengan komponen pada rangkaian monostabil, maka lebar
pulsa: Δt = Rt Ct ln3 1,1 Rt Ct
3. Astable Multivibrator.
+Vcc
Ra 8 4
3
7
555
Rb
6 5
2 1 .01 F
R
7
6 +
A
- S G
Rb Q
R
+ R Q 3
C B
-
2
R
PraktELDIG-MP2 | 4
EED2023rev9_2
Vc
tH = (Ra + Rb)C.ln 2
PraktELDIG-MP2 | 5
EED2023rev9_2
tH = 0,693.(Ra + Rb).C
tL
exp( )=2
Rb C
tL = 0,693 . Rb C
• Periodenya adalah:
T = tH + tL
T = 0,693 ( Ra + 2 Rb) C
Periode pulsa tidak tergantung pada Vcc, tapi hanya tergantung pada nilai komponen
Ra, Rb , dan C.
PraktELDIG-MP2 | 6
EED2023rev9_2
D. PROSEDUR EKSPERIMEN
1. Astabil Multivibrator.
a. Rakitlah alat dan bahan seperti gambar berikut:
2. Monostabil Multivibrator.
a. Rakitlah alat dan bahan seperti gambar berikut:
V3
V2
PraktELDIG-MP2 | 7
EED2023rev9_2
E. LAPORAN
Hal – hal yang perlu dicantumkan danalam laporan:
1. Rangkaian dan diagram koneksi multivibrator (MMV dan AMV)
2. Tabel data pengamatan (MMV dan AMV)
3. Grafik hubungan lebar pulsa t terhadap hambatan Rt (MMV)
4. Grafik hubungan lebar pulsa t terhadap kapasitor Ct (MMV)
5. Grafik hubungan periode T terhadap hambatan R (AMV)
6. Grafik hubungan periode T terhadap kapasitor C (AMV)
7. Grafik hubungan duty cycle D terhadap hambatan R (AMV)
8. Grafik hubungan duty cycle D terhadap kapasitor C (AMV)
9. Grafik terdiri atas 2 line yaitu line data pengamatan dan line perhitungan/teori
10. Analisis tentang masing-masing grafik yang telah dibuat
11. Membahas tentang faktor-faktor apa sajakah yang mempengaruhi
terbentuknya grafik
12. Mengidentifikasi sifat atau karakteristik dari masing rangkaian berdasarkan
grafik.
PraktELDIG-MP2 | 8
EED2023rev9_2
DATA PENGAMATAN
PERCOBAAN : MULTIVIBRATOR
NAMA : ………………………………………………………...…
NIM : ………………………………………………………...…
TANGGAL : ………………………………………………………...…..
TEMAN KERJA : 1. …………………………… NIM………………………
2. …………………………… NIM………………………
3. …………………………… NIM………………………
LAPORAN SEMENTARA
1. Astabil Multivibrator (AMV)
• Diagram koneksi.
• Tabel Pengamatan
Ra = 10K, Vcc = +5 Vdc
No Rb (Ω) C (nF) V2 (volt) V3 (volt) V7 (volt) f2 (Hz) f7 (Hz)
1 4K7
100
2 10K
3 20K
4 4K7
470
5 10K
6 20K
PraktELDIG-MP2 | 9
EED2023rev9_2
3 20K
4 4K7
470
5 10K
6 20K
PraktELDIG-MP2 | 10
EED2023rev9_2
• Tabel Pengamatan
Vcc = + 5 Vdc
Lebar pulsa aktif Δt (detik)
No R1 (Ω) C1 (F)
Teori Praktek(video) Praktek (CRO)
1 4K7
100
2 10K
3 20K
4 4K7
220
5 10K
6 20K
………………………… …………………………………
NIP NIM.
PraktELDIG-MP2 | 11
EED2023rev9_3
B. LANDASAAN TEORI
1. Counter.
Counter ( rangkaian logika sekuensial yang dibentuk dari flip-flop. Mencacah
dapat diartikan menghitung, hampir semua system logika menerapkan pencacah.
Komputer digit menerapkan pencacah guna mengemudikan urutan dan pelaksanaan
langkah-langkah dalam program. Fungsi dasar pencacah adalah untuk “mengingat”
berapa banyak pulsa detak yang telah dimasukkan kepada masukan, sehingga
pengertian paling dasar pencacah adalah system memori.
Terdapat 2 jenis pencacah / counter yaitu yang pertama pencacah
sinkron/syhncronous counter, yang beroprasi serentak dengan pulsa clock yang
kadang-kadang disebut juga pencacah deret. Sedangkan pencacah tak sinkron
/ asyhnronous beroprasi tidak serentak dengan pulsa clock.
PraktELDIG-MP3 | 1
EED2023rev9_3
PraktELDIG-MP3 | 2
EED2023rev9_3
Beberapa IC MSI yang digunakan sebagai counter diantara adalah decade counter
7490, 4 bit binary counter 7493, up/down binary counter 74193 dan CMOS decade
counter/devider CD4026B.
Jika keluaran NAND A (R91 dan R92) = LOW dan NAND B (R01 dan R02) =
HIGH, maka counter akan direset menjadi 0 (QA = 0, QB = 0, QC = 0, QD = 0). Bila
PraktELDIG-MP3 | 3
EED2023rev9_3
keluaran NAND A = don’t care dan NAND B = L maka counter akan menampilkan
“angka 9” (QA = 1, QB = 0, QC = 0, QD = 1). Dan jika keluaran NAND A dan NAND
B keduanya H, maka counter bekerja. Ada dua modus kerja yaitu BCD dan bi-
quinary.
Agar mencacah dengan modulus 10 keluaran QA harus dihubungkan dengan
masukan B (input B). Agar mencacah bi-quinary keluaran QD dihubungkan dengan
masukan A (input A). Untuk lebih jelasnya fungsi reset/cacah dari IC 7490 dapat
dilihat pada table kebenaran sbb.:
Tabel 4.1: Fungsi reset/counter IC 7490
PraktELDIG-MP3 | 4
EED2023rev9_3
Sebagai contoh kasus, suatu rangkaian counter 0 sampai 99 dengan sumber berupa
push button.
PraktELDIG-MP3 | 5
EED2023rev9_3
Jika R01 dan R02 berlogika H maka keluaran akan menampilkan ”angka 0” (QA
= QB = QC = QD = L). Dan jika salah satu dari R01 dan R02 berlogika H maka counter
bekerja. Untuk menghasilkan rangkaian up counter modulus x maka R01 dan R02
dihubungkan dengan keluaran Q yang bersesuaian, misalnya untuk membuat
rangkaian up counter modulus 6 maka R01 dihubungkan Q2 dan R02 dihubungkan Q3.
PraktELDIG-MP3 | 6
EED2023rev9_3
Gambar 4.9. logika keluaran IC CMOS 4026 yang terhubung dengan SSD CC
Gambar 4.7 Peraga 7-segmen dan Peraga menunjukkan angka 3 bila segmen-
segmen adefg menyala
PraktELDIG-MP3 | 7
EED2023rev9_3
Setiap pulsa cahaya yang sampai pada phototransistor akan dicatat oleh
counter BCD selama terjadi dalam pulsa gating. Karena pulsa gating mempunyai
lebar 1 detik maka display 7 segmen akan nenunjukkan angka yang menyatakan
banyaknya pulsa yang diterima tiap detik.
Jika digunakan IC 7447 maka 7 segmennya haruslah common anode (anoda
bersama), karena 7447 mempunyai keluaran aktive LOW. Jika diperlukan IC BCD-
to-7-segmen decoder satu driver dengan keluaran aktif HIGH maka gunakan IC 7448
(totem pole) atau 7449 (open collector). Untuk kedua IC ini harus digunakan
transistor untuk memperkuat arus, oleh karena TTL pada keluaran HIGH tidak
mampu menghasilkan arus yang besar.
PraktELDIG-MP3 | 8
EED2023rev9_3
PraktELDIG-MP3 | 9
EED2023rev9_3
D. PROSEDUR EKSPERIMEN
1. Display Hexadesimal
a. Indentifikasi jenis komponen seven segmen yang dipergunakan
b. Tentukan IC decoder yang sesuai dengan komponen seven segmen yang akan
dipergunakan.
c. Rakitlah IC decoder dan 7 segment
PraktELDIG-MP3 | 10
EED2023rev9_3
PraktELDIG-MP3 | 11
EED2023rev9_3
E. LAPORAN
Yang perlu dicantumkan dalam laporan meliputi:
1. Rangkaian dan diagram koneksi
2. Tabel data pengamatan.
3. Diagram function untuk koneksi decoder dan SSD
4. Diagram pewaktuan berdasarkan table data pengamatan
5. Perbandingan periode Ti : TQA : TQB : TQC : TQD
6. Perbandingan periode fi : fQA : fQB : fQC : fQD
7. Membahas tentang proses terbentuknya data dalam masing-masing rangkaian
8. Membandingkan rangkaian dan data decade counter / mod 10 yang dihasilkan
dari rangkaian yang menggunakan IC 7473, IC 7490, IC 7493 dan IC 4026
PraktELDIG-MP3 | 12
EED2023rev9_3
F. DATA PENGAMATAN
EKSPERIMEN : COUNTER & SSD
NAMA : …………………………………………….................…………
NIM : …………………………………………….................…………
TANGGAL : …………………………………………….................…………
TEMAN KERJA : 1. …………………………………… NIM……………………
2. …………………………………… NIM……………………
3. …………………………………… NIM……………………
LAPORAN SEMENTARA
1. Display Hexadesimal
SSD : common ……….. IC Decoder : 74…………
Data Input Decoder Tampilan
No Seven Segmen
A B C D Display (SSD)
1 0 0 0 0
2 0 0 0 1
3 0 0 1 0
4 0 0 1 1
5 0 1 0 0
6 0 1 0 1
7 0 1 1 0
8 0 1 1 1
PraktELDIG-MP3 | 13
EED2023rev9_3
9 1 0 0 0
10 1 0 0 1
11 1 0 1 0
12 1 0 1 1
13 1 1 0 0
14 1 1 0 1
15 1 1 1 0
16 1 1 1 1
2 1
3 0
4 1
5 0
6 1
7 0
PraktELDIG-MP3 | 14
EED2023rev9_3
9 0
10 1
11 0
12 1
13 0
14 1
15 0
16 1
17 0
18 1
19 0
20 1
21 0
22 1
23 0
24 1
25 0
26 1
27 0
28 1
29 0
30 1
PraktELDIG-MP3 | 15
EED2023rev9_3
2 1
3 0
4 1
5 0
6 1
7 0
8 1
9 0
10 1
11 0
12 1
13 0
14 1
15 0
16 1
17 0
18 1
19 0
20 1
21 0
22 1
PraktELDIG-MP3 | 16
EED2023rev9_3
24 1
25 0
26 1
27 0
28 1
29 0
30 1
31 0
32 1
33 0
2 1
3 0
4 1
5 0
6 1
7 0
8 1
9 0
PraktELDIG-MP3 | 17
EED2023rev9_3
11 0
12 1
13 0
14 1
15 0
16 1
17 0
18 1
19 0
20 1
21 0
22 1
23 0
24 1
25 0
26 1
27 0
………………………… ………………………………
NIP NIM.
PraktELDIG-MP3 | 18
EED2023rev9_4
EKSPERIMEN 4
PRAKTIKUM
MULTIPLEKSER
PEMBAGI FREKUENSI, DECODER DAN DISPLAY
4
A. TUJUAN EKSPERIMEN
Setelah melakukan eksperimen, praktikan diharapkan dapat
1. memahami karakteristik dari setiap luaran decade counter
2. memahami fungsi dari input, selector, strobe dan output pada multiplekser
3. memahami sifat-sifat dan cara kerja rangkaian multiplekser data 2 kanal 1 bit.
4. memahami sifat-sifat dan cara kerja rangkaian multiplekser data 4 kanal 1 bit.
B. DASAR TEORI
Selain decoder ada sejenis komponen digital yang memegang peranan
penting dalam elektronika digital adalah multiplekser. Secara simbolik kerja suatu
multiplekser adalah seperti pada gambar 5.1.
Pada Gambar ini suatu kontak geser suatu saklar putar secara bergiliran
menghubungkan masukan-masukan data satu persatu dengan keluaran. Saklar putar macam
ini tidak dapat dikendalikan dengan tegangan-tegangan digital.
Fungsi saklar putar seperti di atas dapat dilakukan oleh multiplekser dengan
menggunakan pintu-pintu logika seperti pada gambar 5.2.
PraktELDIG-MP4 | 1
EED2022rev3_4
Jika kendali A = L = O maka pintu NAND 1 akan terbuka dan pintu NAND 2 akan
menutup (keluaran terkunci H), sehingga data 0 akan terhubung dengan keluaran. Jika
kendali A = H = 1 maka data 1 akan terhubung dengan keluaran.
PraktELDIG-MP4 | 2
EED2022rev3_4
Dalam khasanah IC TTL standard ada beberapa IC multiplekser seperti 74153 yaitu
multiplekser data 4-ke-1, dan 74253 multiplekser 8-ke-1 (dual).
D. PROSEDUR EKSPERIMEN
1. Decade Counter/DC 7493
a. Rakitlah rangkaian astabil multivibrator (R1 = R2 = 10 k, C = 100 F dan C5 =
10nF)
b. Rakitlah rangkaian Decade Counter/DC dengan menggunakan IC 7493 lengkap
dengan indikator QA-QD dan output berupa SSD.
c. Hubungkan rangkaian AMV dan rangkaian decade counter.
d. Jika telah disetujui oleh asisten/teknisi, hubungkan set rangkaian diatas dengan
catudaya.
e. Amati dan dokumentasikan perubahan data keluaran berupa indikator LED dan
SSD berdasarkan indikator input yang berasal dari AMV.
f. Tabulasikan data pengamatan ke dalam tabel pengamatan.
PraktELDIG-MP4 | 3
EED2022rev3_4
d. Jika telah disetujui oleh teknisi/aslab, hubungkan set rangkaian diatas dengan
catudaya.
e. Atur select A berlogika Low.
f. Amati dan dokumentasikan perubahan data input dan output pada rangkaian.
g. Tabulasikan data pengamatan ke dalam tabel pengamatan hanya ketika logika
AMV : Low secara berurutan
h. Ulangi langkah e – g untuk select A berlogika High
Catatan :
Baris 1-15 pada table pengamatan 2 diisi saat select A berlogika Low dan
baris 16-30 pada table pengamatan 2 diisi saat select A berlogika High.
Data yg diisikan pada table hanya Ketika clock AMV berlogika Low.
PraktELDIG-MP4 | 4
EED2022rev3_4
E. LAPORAN
Yang perlu dicantumkan dalam laporan meliputi:
1. Rangkaian dan diagram koneksi
2. Tabel data pengamatan.
3. Diagram pewaktuan decade counter IC 7493
4. Perbandingan periode Ti : TQA : TQB : TQC : TQD
5. Karakteristik masing-masing luaran decade counter
6. Membahas tentang proses terbentuknya data dalam masing-masing rangkaian
7. Tabel kebenaran untuk MUX 2 ke 1 berdasarkan data pengamatan
8. Tabel kebenaran untuk MUX 4 ke 1 berdasarkan data pengamatan
9. Kesesuaian data MUX 4 kanat 1 bit pada frekuensi rendah dan tinggi.
PraktELDIG-MP4 | 5
EED2022rev3_4
F. DATA PENGAMATAN
EKSPERIMEN : MULTIPLEKSER
NAMA : ……………………………………...................…………………...
NIM : ……………………………………...................…………………...
TANGGAL : ……………………………………...................…………………...
2. ……………………….……………… NIM………………………
3. ……………………………….……… NIM………………………
LAPORAN SEMENTARA
2 L
3 H
4 L
5 H
6 L
7 H
8 L
9 H
10 L
11 H
12 L
13 H
14 L
PraktELDIG-MP4 | 6
EED2022rev3_4
16 L
17 H
18 L
19 H
20 L
21 H
22 L
23 H
24 L
25 H
26 L
27 H
28 L
29 H
30 L
31 H
32 L
33 H
34 L
35 H
36 L
PraktELDIG-MP4 | 7
EED2022rev3_4
1 L L L
2 L L H
3 L H H
4 L H L
5 H L L
6 H L H
7 H H H
8 H H L
9 L H H
10 H L H
11 L H L
12 L L L
NIP. NIM.
PraktELDIG-MP4 | 9