Scribd Logo
Unggah

Selamat datang di Scribd!

  • Hasil 4

    Diunggah oleh

    wahyuvika
    28 tayangan4 halaman
    Dokumen ini menjelaskan hasil percobaan rangkaian adder dan komparator dengan menggunakan gerbang logika dasar dan IC. Adder bekerja dengan menjumlahkan inputnya dan menghasilkan output sum dan carry out. Komparator membandingkan dua input dan menghasilkan output yang menunjukkan hubungan antara kedua input. Kedua rangkaian diuji menggunakan tabel kebenaran.

    Deskripsi Asli:

    Judul Asli

    hasil 4

    Hak Cipta

    © © All Rights Reserved

    Format Tersedia

    DOCX, PDF, TXT atau baca online dari Scribd

    Apakah menurut Anda dokumen ini bermanfaat?

    Apakah konten ini tidak pantas?

    Laporkan Dokumen Ini
    Dokumen ini menjelaskan hasil percobaan rangkaian adder dan komparator dengan menggunakan gerbang logika dasar dan IC. Adder bekerja dengan menjumlahkan inputnya dan menghasilkan output sum dan carry out. Komparator membandingkan dua input dan menghasilkan output yang menunjukkan hubungan antara kedua input. Kedua rangkaian diuji menggunakan tabel kebenaran.

    Hak Cipta:

    © All Rights Reserved
    Unduh sebagai DOCX, PDF, TXT atau baca online dari Scribd
    Tandai sebagai konten tidak pantas
    28 tayangan4 halaman

    Hasil 4

    Diunggah oleh

    wahyuvika
    Dokumen ini menjelaskan hasil percobaan rangkaian adder dan komparator dengan menggunakan gerbang logika dasar dan IC. Adder bekerja dengan menjumlahkan inputnya dan menghasilkan output sum dan carry out. Komparator membandingkan dua input dan menghasilkan output yang menunjukkan hubungan antara kedua input. Kedua rangkaian diuji menggunakan tabel kebenaran.

    Hak Cipta:

    © All Rights Reserved
    Unduh sebagai DOCX, PDF, TXT atau baca online dari Scribd
    Tandai sebagai konten tidak pantas
    dari 4

    3.

    4 Hasil Percobaan Adder dan Komparator


    Hasil percobaan rangkaian adder dan komparator dapat dilihat pada
    penjelasan di bawah ini :
    3.4.1 Adder
    a) Rangkaian Adder dengan gerbang logika dasar ditunjukkan pada Gambar
    2.

    Gambar 3.41
    Rangkaian Adder dengan gerbang logika
    Tabel kebenaran Adder dengan gerbang logika dasar ditunjukkan pada
    Tabel 2.
    Tabel 2.
    Tabel kebenaran Adder dengan gerbang logika
    INPUT OUTPUT
    Bx By Ci S Co
    1 1 1 1 1
    1 1 0 0 1
    1 0 1 0 1
    1 0 0 1 0
    0 1 1 0 1
    0 1 0 1 0
    0 0 1 1 0
    0 0 0 0 0
    b) Rangkaian Adder dengan IC ditunjukkan pada Gambar 3.42.

    Gambar 3.42
    Rangkaian Adder dengan IC 7483

    c) Tabel Kebenaran Adder dengan IC ditunjukkan pada Tabel 3.22.

    Tabel 3.22
    Tabel kebenaran Adder dengan IC
    INPUT OUTPUT
    Bx By Ci S Co
    1 1 1 1 1
    1 1 0 0 1
    1 0 1 0 1
    1 0 0 1 0
    0 1 1 0 1
    0 1 0 1 0
    0 0 1 1 0
    0 0 0 0 0
    3.4.2 Komparator
    a) Rangkaian Komparator dengan gerbang logika dasar ditunjukkan pada
    Gambar 3.43.

    Gambar 3.43
    Rangkaian komparator dengan gerbang logika
    Tabel Kebenaran Komparator dengan gerbang logika dasar ditunjukkan
    pada Tabel 3.23.

    Tabel 3.23
    Tabel kebenaran komparator dengan gerbang logika
    INPUT OUTPUT
    Ax Ay P Q R
    1 1 0 1 0
    1 0 0 0 1
    0 1 1 0 0
    0 0 0 1 0
    b) Rangkaian Komparator dengan IC ditunjukkan pada Gambar 3.44.

    Gambar 3.44
    Rangkaian komparator dengan IC

    Tabel Kebenaran Komparator dengan IC ditunjukkan pada Tabel 3.24.


    Tabel 3.23
    Tabel kebenaran komparator dengan IC
    INPUT OUTPUT
    Ax Ay P Q R
    1 1 0 1 0
    1 0 0 0 1
    0 1 1 0 0
    0 0 0 1 0

    Anda mungkin juga menyukai