Teknik Mikroprosessor Rangkaian Logik

63
5
Rangkaian Logik
Multiplexer, FLIP-FLOP, Counter

Tujuan : Setelah mempelajari Rangkaian Logik ini diharapkan
1. Memahami fungsi masukan, selektor, dan keluaran dari multiplexer.
2. Memahami prinsip kerja multiplexer.
3. Memahami aplikasi multiplexer pada rangkaian logika
4. Memahami macam-macam flip-flop
5. Memahami prinsip kerja flip-flop
6. Memahami aplikasi flip-flop pada rangkaian logika
7. Memahami macam-macam counter
8. Memahami prinsip kerja counter
9. Memahami aplikasi counter pada rangkaian logika
10. Memahami syarat multiplexer, flip-flop, dan counter.
Prasyarat : Untuk mempelajari Pembelajaran 5 diperlukan kegiatan dan kemampuan
seperti di bawah ini ,
1. Telah mengerjakan latihan-latihan pada Pembelajaran 4.
2. Semua latihan pada Pembelajaran 4 dijawab dengan Benar.

5. Rangkaian Logik
Dalam teknik komputer digital ada beberapa rangkaian logik yang harus kita mengerti
sebelumnya, karena rangkaian ini adalah rangkaian utama yang membangun fungsi
dari mikrokomputer itu sendiri. Hal-hal yang akan dibahas di sini hanyalah hal-hal yang
nantinya sangat erat hubungannya dengan teknik mikrokomputer. Rangkaian atau
fungsi yang dimaksud adalah :
Multiplexer, Decoder, Flip-Flop, Shift Register, dan Counter ( Penghitung )
5. 1. Multiplexer
Multiplexer atau sering disebut Data Selector, adalah sakelar elektronik yang dapat
dikontrol oleh input pengontrol S. Salah satu dari input yang ada ( X
0
.. X
3
)dapat
sampai ke output tergantung dari keadaan pengontrol S
1
dan S
2
.


X
X
X
X
0
1
2
3
out put
input
S
1
S
0
Y


Tabel Fungsi Multiplexer 4 ke 1

Kontrol Input Output
S
1
S
0
Y
0 0 X
0
0 1 X
1
1 0 X
2
1 1 X
3


Contoh
Variabel sinyal pada input adalah X
3
= H X
2
= L X
1
= L X
0
= H dan input pada
pengontrol S
1
= H S
2
= L

X
X
X
X
0
1
2
3
Out put Y = X = L
input
S
1
S
0
H
L
L
H
L
2
L H


Dari kombinasi pengontrol S, maka input variabel X
2
dihantarkan menuju Output Y.
Teknik Mikroprosessor Rangkaian Logik
64
5. 2. Decoder
Pada Decoder yang sering juga disebut Demultiplexer, sinyal L atau H pada outputnya
tergantung dari kombinasi inputnya. Decoder di bawah ini disebut juga decoder 3 ke 8
karena mempunyai 3 input X
0
sampai X
1
dan 8 ( 2
3
) output Y
0
sampai Y
7
.



X
1
X
2
input
Y
Y
Y
Y
Y
Y
Y
Y
X
0
0
1
2
3
4
6
7
8
out put

Tabel Fungsi Decoder
X
2
X
1
X
0
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
L L L H L L L L L L L
L L H L H L L L L L L
L H L L L H L L L L L
L H H L L L H L L L L
H L L L L L L H L L L
H L H L L L L L H L L
H H L L L L L L L H L
H H H L L L L L L L H

Dapat dilihat pada tabel di atas bahwa tergantung dari kombinasi input, setiap output
dapat berupa logik H.
Contoh
Pada variabel input terdapat sinyal-sinyal X
2
= H X
1
= L X
0
= H maka sesuai
dengan tabel di atas bahwa output H akan berada pada Y
5
.
X
1
X
2
input
Y
Y
Y
Y
Y
Y
Y
Y
X
0
0
1
2
3
4
5
6
7
out put
L
H
H
H
L
L
L
L
L
L
L


Dalam kenyataannya decoder yang sering digunakan adalah decoder dengan output
inverter, sehingga tabel di atas outputnya harus diinverter ( H menjadi L dan
sebaliknya ). Secara umum decoder mempunyai n input dan 2
n
output.
Teknik Mikroprosessor Rangkaian Logik
65
5. 3. Rangkaian Flip - Flop
Flip - Flop dasar ( RS- FF ) digambarkan dalam bentuk simbol seperti di bawah ini,



input out put
R
S Q
Q


Tabel Fungsi sebuah RS Flip - Flop
S R Q Q
H H Q Q Sesuai sebelumya
L H L H Keadaan Stabil
H L H L Keadaan Stabil
L L X X Keadaan irregular

RS berarti S =Set sedangkan R =Reset. Tergantung dari sinyal input S dan R, sinyal
output pada Q dan Q dapat berupa logika L ataupun logika H dan keadaan disebut
bistabil triger. Tidak seperti fungsi gerbang dan rangkaian kombinasi yang sejauh ini
telah kita pelajari, pada FF ini sinyal output dapat tersimpan sekian lama sehingga
dapat digunakan sebagai elemen penyimpan. Dalam kenyataanya gerbang FF ini
direalisasikan dari 2 gerbang NAND yang disambung secara silang seperti gambar di
bawah ini,
S
R
Q
Q

Contoh
Dibawah ini adalah kombinasi dari input R dan S
Dengan kombinasi sinyal S = H R = L FF akan diset seperti di bawah ini,

S
R
Q
Q
S R Q Q
H L H L
Dengan H pada S --- Q menjadi H
H
L
L
H
H
L
Teknik Mikroprosessor Rangkaian Logik
66
Dengan kombinasi sinyal S = H R = H FF akan menyimpan keadaan,

S
R
Q
Q
S R Q Q
H H H L
Keadaan yang lama dipertahankan
H
L
H
H
L
H



Dengan kombinasi sinyal S = L R = H FF akan direset seperti di bawah,

S
R
Q
Q
S R Q Q
L H L H
Dengan H pada R --- Q menjadi L
L
L
H
H
L
H



Dengan kombinasi sinyal S = H R = H FF akan menyimpan keadaan,

S
R
Q
Q
S R Q Q
H H L H
Keadaan lama akan dipertahankan
H
L
H
H
L
H


5. 4. Dua Penyimpan Flip - Flop ( Master - Slave Flip-Flop )
J enis FF yang sangat penting adalah Master- Slave Flip-Flop. Secara prinsip FF ini
dibangun dari 2 FF yang disambung secara seri. J alur pengaturannya dikontrol oleh
Clock melalui gerbang NAND tambahan. Pertama kita berkonsentrasi pada Master FF.
J ika clock input adalah L kedua output pada Kontrol Clock I adalah H ( ingat -
Teknik Mikroprosessor Rangkaian Logik
67
gerbang NAND ). Ini berarti bahwa perubahan keadaan pada input S dan R tidak
mempunyai pengaruh pada master FF. Keadaan FF adalah seperti keadaan
sebelumnya. Disisi lain, jika clock input berlogika H keadaan S dan R menentukan
keadaan dari master FF. Slave mempunyai perilaku sama seperti pada Master, dimana
Kontrol Clock II diinverter dari Clock inputnya artinya bahwa Clock H pada Master FF
menghasilkan Clock L pada Slave FF atau sebaliknya.

S
R
Q
Q
Clock
Kont rol Clock I
Kont rol Clock II
Basis FF
Master
Basis FF
Slave

RS Master Slave Flip-Flop

Level L
Level H
H
L
U
Clock
t
1
t
3
t
2
t
4
t

Perilaku Sebuah Clock Input
Berdasar pada gambar dan perilaku Clock input, fungsi Master-Slave FF dapat
dijelaskan seperti dibalik ini.
Teknik Mikroprosessor Rangkaian Logik
68
Pada Kasus t = t
1
:
Level L
L
U
Clock
t
1
t


S
R
Q
Q
Clock
Kont rol Clock I
Kont rol Clock II
Basis FF
Master
Basis FF
Slave
H
L
L
L
L
H
H
H
H

Kasus t = t
1
J ika naiknya tegangan Clock yang sedang menuju level H telah meninggalkan batas
atas toleransi sinyal L output pada clock inverter berubah menjadi L, yang berarti
bahwa kedua output Kontrol Clock II dan juga input Slave FF berlogika H. Input dari
Slave FF tidak dilalukan ( disable ) dan Slave FF tetap bertahan pada keadaanya.

Pada Kasus t = t
2
:
J ika tegangan clock telah mencapai batas bawah dari toleransi sinyal H, salah satu
output pada Kontrol Clock I berlogika L dan output yang lain berlogika H. Input pada
Master FF dilalukan ( enable ), yang berarti bahwa output pada Master FF mengambil
keadaan logika yang ditetapkan pada input R-S ( sama persis ) atau inverter dari
keluaran pada Kontrol Clock I. Untuk lebih jelasnya lihat perilaku clock input dan
Teknik Mikroprosessor Rangkaian Logik
69
gambar yang dihasilkan akibat perilaku clock input tersebut.
Level H
H
t
2
t


S
R
Q
Q
Clock
Kont rol Clock I
Kont rol Clock II
Basis FF
Master
Basis FF
Slave
H
L
L
L
L
H
H
L
H
H
L

Kasus t = t
2
Pada Kasus t = t
3
:
J ika turunya tegangan Clock yang sedang menuju level L telah meninggalkan batas
bawah toleransi sinyal H, input dari Master FF kembali tertutup ( disable ), yang berarti
bahwa outputnya menyimpan keadaan yang ada.
Level H
U
Clock
t
3
t

Teknik Mikroprosessor Rangkaian Logik
70
S
R
Q
Q
Clock
Kont rol Clock I
Kont rol Clock II
Basis FF
Master
Basis FF
Slave
H
L
L
L
H
H
H
H
H
L

Kasus t = t
3
Pada Kasus t = t
4
:
J ika tegangan clock mencapai batas atas toleransi sinyal L , input dari Slave FF
dihantarkan ( enable ) yang berarti bahwa Slave FF mengambil keadaan dari Master
FF. Dengan urutan yang pasti maka pada saat t
4
informasi pada input RS sampai ke
output Q.
S
R
Q
Q
Clock
Kont rol Clock I
Kont rol Clock II
Basis FF
Master
Basis FF
Slave
H
L
H
H
H
H
H
H
H
L
L
H
H
L

Kasus t = t
4
Dari seluruh penjelasan di atas dapat diambil kesimpulan bahwa, informasi yang ada
pada input R dan S selama interval t
1
dan t
2
ditransfer ke Flip-Flop, disimpan dan pada
t
4
diteruskan ke output.
Teknik Mikroprosessor Rangkaian Logik
71
5. 5. JK - Master - Slave Flip-Flop
J K Master - Slave Flip-Flop dibangun dengan menghubungkan Output RS Master-
Slave FF ke inputnya secara bersilangan yaitu input S disambungkan dengan output Q
dan R disambungkan dengan output Q. Kita tahu bahwa kedua output tersebut selalu
mempunyai level sinyal yang berbeda sehingga pada saat yang bersamaan FF tidak
mungkin di SET dan di RESET sekaligus, dan sifat input ini berbeda dengan input RS-
FF. Karena mempunyai sifat yang berbeda maka digunakan nama yang berbeda yaitu
J untuk SET sedangkan K untuk RESET.
J
K
Q
Q
Clock

JK Master Slave Flip-Flop

Tabel Fungsi
t
N
t
N+1
K J Q Q
L L Q Q tidak berubah
L H H L
H L L H
H H Q Q toggle
Pada input J = K = L pada waktu t
N

Outputnya tidak berubah sedangkan apabila
input J =H dan K =L serta clock dalam
keadaan pulsa turun ( ), keadaan output
Q =H dan Q =L atau sebaliknya. Sinyal
pada J =K =H setiap ada pulsa turun ( )
outputnya akan komplemen ( toggle )
Tergantung dari type Flip-Flop, bahwa FF dapat bekerja dengan pulsa turun atau pulsa
naik artinya bahwa reaksi akan terjadi pada saat pulsa turun ( H L ) atau reaksi
akan terjadi pada saat pulsa naik ( L H ) . Seperti pada penjelasan sebelumnya,
maka di bawah ini akan dijelaskan prinsip kerja dari J K Master - Slave Flip-Flop.
Kasus I
Teknik Mikroprosessor Rangkaian Logik
72
Keadaan Awal K J Q Q
H L H L


J
K
Q
Q
L
H
H
L
L
H
L
H
T





1 Clock T =H ini berarti bahwa pada keadaan Outputnya Q = H Q = L
tidak mengalami perubahan

J
K
Q
Q
T
L
H
H
L
L
H
L
H
1
H
H
H
L
L
L
L
H
H
H
L
H
L
H


Teknik Mikroprosessor Rangkaian Logik
73
2 Dengan pulsa turun pada T ( ) Outputnya akan berubah menjadi
Q = L Q = H

J
K
Q
Q
T
L
H
L
H
H
L
H
L
H
H
H
H
H
H
H
H
H
H
L
H
L
L
2




Kasus II
Keadaan Awal K J Q Q
L L H L


J
K
Q
Q
L
L
H
L
L
H
L
H
T


Teknik Mikroprosessor Rangkaian Logik
74
1 Clock T =H ini berarti bahwa pada keadaan Outputnya Q = H Q = L
tidak mengalami perubahan

J
K
Q
Q
T
L
L
H
L
L
H
L
H
1
H
H
H
H
L
L
L
H
H
L
H



2 Dengan pulsa turun pada T ( ) Outputnya akan berubah menjadi
Q = H Q = L

J
K
Q
Q
T
L
L
L
H
L
H
H
H
H
H
H
L
H
L
H
L
H
L
2

Teknik Mikroprosessor Rangkaian Logik
75