Rangakaian Sekuensial

Pahlawan sagala
Rangkaian logika sequen al: merupakan rangkaian logika yang mempunyai elemen-
elemen memory (ingatan), sehingga harga output selain tergantung dari harga input
pada saat diberikan juga ditentukan oleh harga-harga input sebelumnya (yang
tersimpan dalam elemen-elemen memory).
Ciri rangkaian sequens al adalah satu atau lebih simpul atau output dihubungkan
kembali ke input sehingga memberi umpan balik posi f (posi ve feedback) atau
disebut juga sebgai rangkaian regenera f.

Contoh rangkaian logika sequen al:

• Shi register
• Counter (pencacah)
• Clock Osilator
• Rangkaian me delay (waktu tunda)

Kesemua rangkaian logika dapat diimplementasi dengan teknologi divais

semikonduktor seper :
Bipolar transistor, MOSFET, CMOS dll.
 Rangkaian Dasar Sequen al

Dasar rangkaian sequen al adalah rangkaian mul vibrator.

Mul vibrator adalah rangkaian logika dengan sifat khusus yaitu
keluarannya berupa ngkat logika ( nggi dan rendah) yang selalu
saling berlawanan. Sifat-sifat ini membuat gerbang logika dapat
digunakan sebagai elemen memory, rangkaian clock (osilator)
dan rangkaian pewaktu ( mer).
Ada ga jenis rangkaian mul vibrator:
Astable: dimana output ber-osilasi (bergan an) antar 0 dan 1
secara kon nyu.
Monostable: mempunyai output yang berada pada satu keadaan
tertentu (stable) dan berobah sesaat (perioda singkat) ke
keadaan berlawanan sebelum kembali ke keadaan stable.
Bistable: mempunyai output dengan dua keadaan stable dan dapat
dipicu sehigga berobah dari satu keadaan ke keadaan lain.
Rangkaian Mul vibrator:
Flip-flop
• Fliop-flop R-S
• Flip-flop D
• Flip-flop JK
• Counter (Pencacah, Shi Register)
Pemicu Schmi (Pemicu Schmi )
Pengatur Waktu (Timer) 555
 Sinyal Clock dan Pemicuan (Trigger)
Pengontrol sinyal yang disebut clock merupakan piran yang menghasilkan
suatu pulsa atau pola perubahan antara 0 dan 1 secara tepat

Ada beberapa pemicuan dalam operasi Set dan Reset suatu flip-flop
yaitu a.l: pemicuan sisi nega f dan pemicuan sisi posi p.
Pemicuan sisi nega f yaitu melalui sisi akhir dari pulsa clock atau
disebut (transisi nggi ke rendah).
Sedang pemicuan sisi posi f terjadi pada transisi pulsa clock dari rendah
ke nggi (sisi awal).
Pengatur Waktu (Timer) 555 Sebagai Penjangkit Sinyal

IC Timer 555 merupakan IC dengan berbagai fungsi antar lain

dapat dioperasikan sebgai mul vibrator Astable dan juga
sebagai Monostable.
 Timer 555 sebagai Monostable

TH = 1.1 x R x C
 Flip-Flop
• Flip-flop adalah nama lain bagi mul vibrator
bistable yaitu mul vibrator yang keluarannya
adalah suatu tegangan rendah atau nggi ( 0 atau
1 ). Atau merupakan satu bit piran memory untuk
menyimpan suatu variabel logika.
• Meskipun banyak jenis flip-flop, tapi kesemuanya
terbangun dari dasar yang sama. Adapun
perbedaan dari jenis flip-flop umumnya pada ga ng
input (rangkaian clock untuk pemicu/trigger pulsa).
SR-FLIP-FLOP
• Merupakan singkatan dari Set & Reset Flip-flop
• Dibentuk dari dua buah NAND gate atau NOR gate
• Operasinya disebut transparent latch, Karena bagian outputnya
Akan merespon input dengan cara mengunci nilai input yang
diberikan(latch) atau mengingat input tersebut.

Cross-NOR SR Flip-Flop
Gated SR-FF

• RangkaianSR-FF yang diberi input tambahan: Gate Gate berfungsi

mengontrol output dari SR-FF
• Gate/Clock merupakanrangkaiansinyalkontinyu
• MerupakanSR-FF sinkron (Karena nilai output berubah sesua dengan
peng-aktifan input gate-nya).
Sinyal Clock
Clocked SR-FF
JK-FLIP-FLOP
 MASTER-SLAVE JK-FF
Dua buah flip-flop RS clock digandengkan akan membentuk J-K flip-
flop atau disebut flip-flop Master-Slave (Utama-Pembantu).

Simbol J-K Flip flop

JK-FF dengan input-input ASINKRON

R’D, S’D= input asinkron(set,reset)

Toggle
Timing diagram dari 74LS76 negative-edge triggered JK-FF
D-FLIP-FLOP
Flip-flop D (D = delay) yaitu suatu rangkaian yang hanya membutuhkan
sebuah masukan data

D-FF dengan INPUT ASINKRON Output Operating

IC 7475 adalah salah suatu rangkaian rangkai terintegrasi TTL (Transistor-
transistor logic) yang berisi empat buah D-latch

Empat buah flip-flop D didrive oleh clock yang sama. Pada saat clock naik →
data input dimuatkan ke dalam flip-flop dan muncul pada output. Pada
saat clock turun → output akan mempertahankan data atau menyimpan
data bersangkutan. Selama clock masih rendah, nilai-nilai D dapat
berubah tanpa mempengaruhi nilai-nilai Q.

Misalnya input: D3 D2 D1 D0 = 0 1 1 1 → maka output: Q3 Q2 Q1 Q0 = 0 1 1 1

 Flip-Flop JK

Dua buah flip-flop RS clock digandengkan akan membentuk J-K

flip-flop atau disebut flip-flop Master-Slave (Utama-
Pembantu).
Contoh penggunaan Flip-flop J-K sebagi pembagi frekuensi
Jika pulsa clock di input pada flip-flop J-K yang dihubungkan sebagai toggle,
maka output Q menghasilkan pulsa dengan frekuensi setengah dari
frekuensi input.
Flip-flop JK Sebagai 2 flip-flop R-S (Pembagi frekuensi)
 Pencacah (Counter)
Pencacah yang di drive oleh suatu clock dapat digunakan untuk
mencacah banyaknya cycle (daur) dari clock

Pada k (1) : 0001 → = 1(desimal), k (2) : 0010 → = 2 k (3) : 0011 → = 3 k

(4) : 0100 → = 4
 Pencacah Paralel
Untuk memeperkecil waktu tunda ap flip-flop pada serial