5

Tujuan

Rangkaian Logik
Multiplexer, FLIP-FLOP, Counter
: Setelah mempelajari Rangkaian Logik ini diharapkan
1. Memahami fungsi masukan, selektor, dan keluaran dari multiplexer.
2. Memahami prinsip kerja multiplexer.
3. Memahami aplikasi multiplexer pada rangkaian logika
4. Memahami macam-macam flip-flop
5. Memahami prinsip kerja flip-flop
6. Memahami aplikasi flip-flop pada rangkaian logika
7. Memahami macam-macam counter
8. Memahami prinsip kerja counter
9. Memahami aplikasi counter pada rangkaian logika
10. Memahami syarat multiplexer, flip-flop, dan counter.

Prasyarat : Untuk mempelajari Pembelajaran 5 diperlukan kegiatan dan kemampuan

seperti di bawah ini ,
1. Telah mengerjakan latihan-latihan pada Pembelajaran 4.
2. Semua latihan pada Pembelajaran 4 dijawab dengan Benar.

5. Rangkaian Logik
Dalam teknik komputer digital ada beberapa rangkaian logik yang harus kita mengerti
sebelumnya, karena rangkaian ini adalah rangkaian utama yang membangun fungsi
dari mikrokomputer itu sendiri. Hal-hal yang akan dibahas di sini hanyalah hal-hal yang
nantinya sangat erat hubungannya dengan teknik mikrokomputer. Rangkaian atau
fungsi yang dimaksud adalah :
Multiplexer, Decoder, Flip-Flop, Shift Register, dan Counter ( Penghitung )

Teknik Mikroprosessor

63

Rangkaian Logik

5. 1. Multiplexer
Multiplexer atau sering disebut Data Selector, adalah sakelar elektronik yang dapat
dikontrol oleh input pengontrol S. Salah satu dari input yang ada ( X0 .. X3 )dapat
sampai ke output tergantung dari keadaan pengontrol S1 dan S2.

input

Tabel Fungsi Multiplexer 4 ke 1

X0
X1

output

X2

Kontrol Input

X3

S1

S0

Output

S1

S0

X0

X1

X2

X3

Contoh
Variabel sinyal pada input adalah
pengontrol

X3 = H X2 = L X1 = L X0 = H

dan input pada

S1 = H S2 = L

input
X0
X1
X2
X3

H
L

Output Y = X 2 = L

L
H

H
S1

L
S0

Dari kombinasi pengontrol S, maka input variabel X2 dihantarkan menuju Output Y.

Teknik Mikroprosessor

64

Rangkaian Logik

5. 2. Decoder
Pada Decoder yang sering juga disebut Demultiplexer, sinyal L atau H pada outputnya
tergantung dari kombinasi inputnya. Decoder di bawah ini disebut juga decoder 3 ke 8
karena mempunyai 3 input X0 sampai X1 dan 8 ( 23 ) output Y0 sampai Y7.
Tabel Fungsi Decoder
X2 X1 X0

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

output

Y0
Y1
Y2
Y3
Y4
Y6
Y7
Y8

input
X0
X1
X2

Dapat dilihat pada tabel di atas bahwa tergantung dari kombinasi input, setiap output
dapat berupa logik H.
Contoh
Pada variabel input terdapat sinyal-sinyal

X2 = H

X1 = L

X0 = H

maka sesuai

dengan tabel di atas bahwa output H akan berada pada Y5 .

output
input
X0
X1
X2

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

H
L
H

L
L
L
L
L
H
L
L

Dalam kenyataannya decoder yang sering digunakan adalah decoder dengan output
inverter, sehingga tabel di atas outputnya harus diinverter

( H menjadi L

dan

sebaliknya ). Secara umum decoder mempunyai n input dan 2n output.

Teknik Mikroprosessor

65

Rangkaian Logik

5. 3. Rangkaian Flip - Flop

Flip - Flop dasar ( RS- FF ) digambarkan dalam bentuk simbol seperti di bawah ini,

Tabel Fungsi sebuah RS Flip - Flop

input

Sesuai sebelumya

Keadaan Stabil

Keadaan Stabil

Keadaan irregular

output

RS berarti S = Set sedangkan R = Reset. Tergantung dari sinyal input S dan R, sinyal
output pada Q dan Q dapat berupa logika L ataupun logika H dan keadaan disebut
bistabil triger. Tidak seperti fungsi gerbang dan rangkaian kombinasi yang sejauh ini
telah kita pelajari, pada FF ini sinyal output dapat tersimpan sekian lama sehingga
dapat digunakan sebagai elemen penyimpan. Dalam kenyataanya gerbang FF ini
direalisasikan dari 2 gerbang NAND yang disambung secara silang seperti gambar di
bawah ini,
S

Contoh
Dibawah ini adalah kombinasi dari input R dan S
Dengan kombinasi sinyal S = H

R=L
L

S
H

Teknik Mikroprosessor

FF akan diset seperti di bawah ini,

Dengan H pada S --- Q menjadi H

66

Rangkaian Logik

Dengan kombinasi sinyal S = H

R=H

FF akan menyimpan keadaan,

H
L

S
H

Dengan kombinasi sinyal S = L

Q
H

Q
L

Keadaan yang lama dipertahankan

R=H

FF akan direset seperti di bawah,

L
H

Dengan kombinasi sinyal S = H

Dengan H pada R --- Q menjadi L

R=H

FF akan menyimpan keadaan,

H
H

Keadaan lama akan dipertahankan

5. 4. Dua Penyimpan Flip - Flop ( Master - Slave Flip-Flop )

Jenis FF yang sangat penting adalah Master- Slave Flip-Flop. Secara prinsip FF ini
dibangun dari 2 FF yang disambung secara seri. Jalur pengaturannya dikontrol oleh
Clock melalui gerbang NAND tambahan. Pertama kita berkonsentrasi pada Master FF.
Jika clock input adalah L kedua output pada Kontrol Clock I adalah H ( ingat Teknik Mikroprosessor

67

Rangkaian Logik

gerbang NAND ). Ini berarti bahwa perubahan keadaan pada input S dan R tidak
mempunyai pengaruh pada master FF. Keadaan FF adalah seperti keadaan
sebelumnya. Disisi lain, jika clock input berlogika H keadaan S dan R menentukan
keadaan dari master FF. Slave mempunyai perilaku sama seperti pada Master, dimana
Kontrol Clock II diinverter dari Clock inputnya artinya bahwa Clock H pada Master FF
menghasilkan Clock L pada Slave FF atau sebaliknya.

S
Q
Clock

Q
R
Kontrol Clock I

Basis FF
Master

Kontrol Clock II

Basis FF
Slave

RS Master Slave Flip-Flop

UClock

H
Level H

L
Level L

t2

t3

t1

t
t4

Perilaku Sebuah Clock Input

Berdasar pada

gambar

dan perilaku Clock input, fungsi Master-Slave FF dapat

dijelaskan seperti dibalik ini.

Teknik Mikroprosessor

68

Rangkaian Logik

Pada Kasus t = t1 :
UClock

L
Level L

t1

H
H

Clock

L
H

R
L

Kontrol Clock I

Basis FF
Master

Kontrol Clock II

Basis FF
Slave

Kasus t = t1
Jika naiknya tegangan Clock yang sedang menuju level H telah meninggalkan batas
atas toleransi sinyal L output pada clock inverter berubah menjadi L, yang berarti
bahwa kedua output Kontrol Clock II dan juga input Slave FF berlogika H. Input dari
Slave FF tidak dilalukan ( disable ) dan Slave FF tetap bertahan pada keadaanya.

Pada Kasus t = t2 :
Jika tegangan clock telah mencapai batas bawah dari toleransi sinyal H, salah satu
output pada Kontrol Clock I berlogika L dan output yang lain berlogika H. Input pada
Master FF dilalukan ( enable ), yang berarti bahwa output pada Master FF mengambil
keadaan logika yang ditetapkan pada input R-S ( sama persis ) atau inverter dari
keluaran pada Kontrol Clock I. Untuk lebih jelasnya lihat perilaku clock input dan
Teknik Mikroprosessor

69

Rangkaian Logik

gambar yang dihasilkan akibat perilaku clock input tersebut.

H
Level H

t2

H
L

Clock

Kontrol Clock I

Basis FF
Master

Kontrol Clock II

Basis FF
Slave

Kasus t = t2
Pada Kasus t = t3 :
Jika turunya tegangan Clock yang sedang menuju level L telah meninggalkan batas
bawah toleransi sinyal H, input dari Master FF kembali tertutup ( disable ), yang berarti
bahwa outputnya menyimpan keadaan yang ada.
UClock
Level H

t3
Teknik Mikroprosessor

70

Rangkaian Logik

H
H

Clock

L
H

Kontrol Clock I

Basis FF
Master

Kontrol Clock II

Basis FF
Slave

Kasus t = t3
Pada Kasus t = t4 :
Jika tegangan clock mencapai batas atas toleransi sinyal L , input dari Slave FF
dihantarkan ( enable ) yang berarti bahwa Slave FF mengambil keadaan dari Master
FF. Dengan urutan yang pasti maka pada saat t4 informasi pada input RS sampai ke
output Q.
S

H
H

Clock

H
H

Kontrol Clock I

Basis FF
Master

Kontrol Clock II

Basis FF
Slave

Kasus t = t4

Dari seluruh penjelasan di atas dapat diambil kesimpulan bahwa, informasi yang ada
pada input R dan S selama interval t1 dan t2 ditransfer ke Flip-Flop, disimpan dan pada
t4 diteruskan ke output.
Teknik Mikroprosessor

71

Rangkaian Logik

5. 5. JK - Master - Slave Flip-Flop

JK Master - Slave Flip-Flop dibangun dengan menghubungkan Output RS MasterSlave FF ke inputnya secara bersilangan yaitu input S disambungkan dengan output Q
dan R disambungkan dengan output Q. Kita tahu bahwa kedua output tersebut selalu
mempunyai level sinyal yang berbeda sehingga pada saat yang bersamaan FF tidak
mungkin di SET dan di RESET sekaligus, dan sifat input ini berbeda dengan input RSFF. Karena mempunyai sifat yang berbeda maka digunakan nama yang berbeda yaitu
J untuk SET sedangkan K untuk RESET.

J
Q

Clock

Q
K

JK Master Slave Flip-Flop

Pada input J = K = L pada waktu tN

Tabel Fungsi

Outputnya tidak berubah sedangkan apabila

tN+1
Q
Q

Q = H dan Q = L atau sebaliknya. Sinyal

pada J = K = H setiap ada pulsa turun ( )

tN

input J = H dan K = L serta clock dalam

tidak berubah

toggle

keadaan pulsa turun ( ), keadaan output

outputnya akan komplemen

( toggle )

Tergantung dari type Flip-Flop, bahwa FF dapat bekerja dengan pulsa turun atau pulsa
naik artinya bahwa reaksi akan terjadi pada saat pulsa turun ( H L ) atau reaksi
akan terjadi pada saat pulsa naik ( L H ) . Seperti pada penjelasan sebelumnya,
maka di bawah ini akan dijelaskan prinsip kerja dari JK Master - Slave Flip-Flop.
Kasus

Teknik Mikroprosessor

72

Rangkaian Logik

Keadaan Awal

Q
L

K
H

Clock

T = H ini berarti bahwa pada keadaan Outputnya

Q=H

Q=L

tidak mengalami perubahan

L
H

J
H

L
H

1
H

K
H

Q
H

Teknik Mikroprosessor

73

Rangkaian Logik

Dengan pulsa turun

Q=L

pada

T ( )

Outputnya

akan berubah

menjadi

Q=H

J
H

2
H

Kasus

Q
H

II

Keadaan Awal

Q
L

K
L

Teknik Mikroprosessor

74

Rangkaian Logik

Clock

T = H ini berarti bahwa pada keadaan Outputnya

Q=H

Q=L

tidak mengalami perubahan

L
H

H
H

1
H

K
L

Dengan pulsa turun

Q=H

pada

T ( )

Outputnya

akan berubah

menjadi

Q=L

H
L

L
H

2
H

K
L

Teknik Mikroprosessor

H
L

75

Q
L

Rangkaian Logik